JPH08205143A - 並列復号化装置 - Google Patents

Abstract

(57)【要約】 【目的】 共有メモリシステムを用いることなく、並
列処理でき、符号化済みのディジタルビデオ信号を復号
化する新規な並列復号化装置号化装置を提供する。 【構成】 符号化済みのディジタルビデオ信号に基づ
きスライススタート検知信号を発生するためのスライス
スタートコード検知器31と、符号化済みのビットストリ
ームのスライススタートコードの個数をカウントし、そ
れに応答して、制御信号を発生する制御ユニット32と、
ビデオフレームデータを二つのサブフレームに分割する
ための切り替えブロック33と、分割済みのビデオフレー
ムデータを格納する二つの先入先出(FIFO)バッファ34,3
5と、その符号化済みのディジタルビデオ信号を伸長し
て、もとのビデオ映像信号を再生する映像処理装置40
と、その再生されたもとのビデオ映像信号をカップリン
グするフレーム形成器80とを含む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はビデオ映像システムに関
し、とくに、入来する圧縮済みのビデオ映像データを並
列に伸長するための２つの復号化モジュールを有する改
善されたビデオ映像復号化装置に関する。

【０００２】

【従来の技術】一般に、高精細度テレビジョンおよびビ
デオ電話システムのような多様な電子／電気的応用分野
において、映像信号はディジタル形態で伝送される必要
がある。この映像信号がディジタル形態で表現されるば
あい、相当量のディジタルデータが発生される。しか
し、通常の伝送チャネルの適用可能な周波数帯域幅に制
限があるため、映像信号を通常の伝送チャネルを通じて
伝送するためには、相当量のディジタルデータを圧縮す
る映像信号符号化装置が必要である。したがって、大部
分の映像信号符号化装置は、入力映像信号における空間
的および／または時間的冗長性を用いるかまたは、減ら
すことに基づいた多様な圧縮技法(または符号化技法)を
採用する。多様なビデオ圧縮技法のうち、統計的符号化
技法と時間的および空間的圧縮技法とを組み合わせし
た、名付けて「ハイブリッド符号化技法」がもっとも効
果的であると知られている。

【０００３】大部分のハイブリッド符号化技法は、動き
補償DPCM(差分パルスコード変調)、２次元DCT(離散的コ
サイン変換)、DCT係数の量子化およびVLC(可変長さ符号
化)を採用する。動き補償DPCMは現フレームとその以前
フレームとのあいだの物体の動きを決定し、その物体の
動きによって現フレームを予測して、現フレームと予測
されたフレーム間の差を表す差分信号を生成する。この
ような方法は、例えば、Staffan Ericssonの論文「Fixe
d and Adaptive Predictors for Hybrid Predictive/Tr
ansform Coding」,IEEE Transactions on Communicatio
ns,COM-33,No.12(1985年12月)と、NinomiyaおよびOhtsu
ka,「A Motion Compensated InterframeCoding Scheme
for Television Pictures」,IEEE Transactions on Com
munications,COM-30,No.1(1982年1月)とに開示されてい
る。

【０００４】２次元DCTは、動き補償DPCMデータのよう
な映像データ間の空間的冗長性を減らすか除去し、ディ
ジタル映像データのブロック（例えば、8x8画素）ブロ
ックを変換係数データのセットに変換する。このような
技法は、ChenおよびPrattの論文「Scene Adaptive Code
r」,IEEE Transactions on Communications,COM-32,No.
3(1984年3月)に開示されている。このような変換係数デ
ータを量子化器、ジグザグスキャナおよびVLC回路で処
理することによって、伝送されるデータの量を効果的に
減らし得る。

【０００５】とくに、動き補償DPCMにおいて、現フレー
ムのデータは、現在フレームと以前フレームとのあいだ
の動き推定に基づいた以前フレームのデータから予測さ
れる。このような推定された動きは、以前フレームと現
在フレームとのあいだの画素などの変位を表す２次元動
きベクトルなどで説明されてもよい。

【０００６】上述の技法で映像信号を圧縮するために
は、高速でデータを処理し得るプロセッサが必要であ
り、これは通常的に並列処理技法を用いて行われる。一
般に並列処理し得る映像信号復号化装置においては、一
つのビデオ映像フレームのエリアが多数のサブフレーム
に分割され、ビデオ映像フレームエリア内の映像データ
はサブフレーム単位で処理される。

【０００７】一方、現在フレーム内における探索ブロッ
クへの動きベクトルを特定するためには、現フレームの
探索ブロックと探索ブロックに対して同一の大きさを有
する多数の各候補ブロックとのあいだで、類似計算(sim
ilarity calculation)が行われる。この候補ブロックは
以前フレーム内の探索エリアに含まれ、候補エリアの大
きさは探索ブロックよりはるかに大きい。典型的に、探
索ブロックの大きさは、8x3および32x32画素のあいだの
レンジを有する。したがって、任意のサブフレームの仕
切り部を含む探索エリアは隣接するサブフレームの仕切
り部も含む。したがって、各々のプロセッサにより行わ
れる動き推定は、多重ランダムアクセス(multiple rand
om access)し得る共有メモリシステムが必要である。

【０００８】

【発明が解決しようとする課題】したがって、本発明の
主な目的は、多重ランダムアクセスし得る共有メモリシ
ステムを用いることなく並列処理しうる改善されたビデ
オ映像復号化装置を提供することにある。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明によれば、もとのビデオ映像信号を再生す
るために、符号化済みのビットストリーム内における符
号化済みのディジタルビデオ信号を復号化するものであ
って、この符号化済みのディジタルビデオ信号は多数の
ビデオフレームデータを含み、各々のビデオフレームデ
ータは各スライスの始まりを表す複数のスライススター
トコードを有する並列復号化装置において、前記符号化
済みのディジタルビデオ信号からスライススタートコー
ドを検知して、スライススタート検知信号を発生する手
段と、前記スライススタート検知信号に応答して、前記
符号化済みのビットストリームの前記スライススタート
コードの個数をカウントし、そのカウントされた前記ス
ライススタートコードの個数に応答して、制御信号を発
生する制御手段と、前記ビデオフレームデータを前記制
御信号に応答して、２つのサブフレームに分割する手段
と、前記分割されたビデオフレームデータを格納するた
めの２つの先入先出(FIFO)バッファと、前記符号化済み
の入力データを伸長して、もとのビデオ映像信号を再生
する映像処理手段と、前記再生されたもとのビデオ映像
信号をカップリングする手段とを含む。上記において、
前記映像処理手段は前記もとのビデオ映像信号を再生す
るために、２つのデコーダモジュールとフレームメモリ
部とを含むが、このデコーダモジュールは２つのサブフ
レーム各々を再生し、メモリ部は前記分割されたフレー
ムデータを格納するための２つのメモリモジュールを備
え、第１および第２選択信号と第１および第２アドレス
データを発生するためのメモリモジュール選択制御器
と、前記第１および第２選択信号に応答して相応するメ
モリモジュールに格納されている画素データを生成する
ための選択手段とをさらに含む。

【００１０】

【実施例】以下、本発明の並列復号化装置について図面
を参照しながらより詳しく説明する。

【００１１】本発明は送信装置から加入者の受信機への
高精細度テレビジョン(HDTV)信号の通信のために提供さ
れる。通信リンクのエンコーダ端部の送信機において、
テレビジョン画像の連続フレームへのディジタルビデオ
信号は多重化プロセッサで処理するためにサブフレーム
などに分けられる。本発明の復号化装置は２つのデコー
ダモジュールを備えて、各デコーダモジュールは、特定
のサブフレームからのビデオデータを復号化する目的に
割り当てられている。

【００１２】図１には、２つのサブフレームに分割され
たビデオ映像フレームエリア10が示されている。総フレ
ームエリアはM個の水平ピクチャーラインを備えて、各
々のピクチャーラインはN個の画素からなる。例えば、
単一のHDTVフレームは960個のピクチャーラインからな
り、各々のピクチャーラインは1408個の画素を含む。即
ち、単一のHDTVフレームは60個のスライスからなり、各
々のスライスは16個の水平ピクチャーラインを備える。

【００１３】本発明によれば、ビデオ映像フレームエリ
アは２つのサブフレーム、例えば、図１に示されたよう
なサブフレーム13,16に分割される。その分割された２
つのサブフレームを処理するために、プロセッサは、ビ
デオフレームにおけるサブフレームにより仕切られた、
圧縮されたディジタルデータを伸長する各々のサブフレ
ームに割り当てられる。符号化装置において、動き推定
／補償技法を用いて、現ビデオフレームと一つ以上の以
前ビデオフレームとのあいだのデータ冗長性を低減させ
る。

【００１４】図２には、本発明の並列映像復号化装置の
ブロック図が示されている。この並列映像復号化装置は
映像データ分割回路30と映像処理装置40とを含む。

【００１５】映像データ分割回路30は、スライススター
トコード(SSC)検知器31,制御ユニット32、切り替えブロ
ック33および２つの先入先出(first-in first-out:FIF
O)バッファ34,35を含み、映像処理装置40に結合され
て、サブフレーム単位でその処理するために符号化済み
のディジタルデータを２つのサブフレームに分割するよ
うにに働く。この映像処理装置40は２つのデコーダモジ
ュール50,60を含み、該デコーダモジュール50,60の各々
は可変長さ復号化(VLD)回路51,61、動き補償器52,62、
逆ジグザグスキャナ53,63、逆量子化器(IQ)54,64、逆離
散的コサイン変換(IDCT)回路55,65および加算器56,66を
各々含み、フレームメモリ部70と結合して圧縮済みの入
力ディジタルデータを伸長する。

【００１６】図２に示されたように、符号化装置(図示
せず)から入来した可変長さ符号化済みのディジタルビ
デオ信号は、ターミナル20を通じてスライススタートコ
ード(SSC)検知器31へ入力される。符号化済みのディジ
タルビデオ信号は多数のビデオフレームデータを備え、
ビデオ映像フレームエリアを占める各々の前記ビデオフ
レームデータは可変長さ符号化済みの変換係数など、動
きベクトルおよび複数のスライススタートコードを有す
る。ここで、各々のSSCは符号化されたビットストリー
ム内に含まれたスライスの始まりを表す。SSC検知器31
は符号化済みのディジタルビデオ信号からのスライスス
タートコードを検知して、切り替えブロック33を制御す
る制御ユニット32へスライススタート検知信号を発生さ
せる。この制御ユニット32はSSC検知器31から提供され
たスライススタート検知信号に応答して、SSCの個数を
カウントする。そのカウントされたSSCの個数が予め定
められた値（例えば、30）になる時ごとに、制御ユニッ
ト32はSSc検知器31からの符号化済みのディジタルビデ
オ信号をS1とS2とのあいだで切り替えるための制御信号
を発生させ、これによって、入来する符号化済みのディ
ジタル映像信号の各フレームは、２つのサブフレームな
どに分割されて２つのFIFOバッファ34,35に格納され
る。

【００１７】FIFOバッファは映像処理装置40内に取り付
けられた、相応するデコーダモジュール50,60へサブフ
レームデータを出力する。各々のデコーダモジュール
は、特定のサブフレームにより仕切りが定められたビデ
オ映像データを処理するように割り当てられており、実
質的に互いに同一である。映像処理装置40はDCT係数を
再構成し、動きベクトルに基づいて動き補償を行い、現
在フレーム内に与えられたブロックの映像データを構成
する。映像処理装置40からの復号化済みの復号化フレー
ムデータはフレーム形成器へ送って、そこで組み合わせ
られて、ディスプレー装置(図示せず)に表示されるもと
のビデオ映像信号を表す単一のデータストリームを形成
する。

【００１８】図３には、図２に示した映像データ分割回
路30に結合された映像処理装置40のブロック図が示され
ている。映像処理装置40内に取り付けられたデコーダモ
ジュール50,60は同一の機能を行う同一の構成要素から
なる。

【００１９】図３に示されたように、特定のサブフレー
ムにより仕切りが定められたビデオ映像データは、ライ
ン501,601を通じて映像データ分割回路30から可変長さ
復号化(VLD)回路51,61へ各々提供される。各々のVLD回
路51,61は相応するサブフレームにより仕切りが定めら
れたビデオ映像データを処理する。即ち、各々のVLD回
路は可変長さ符号化済みの変換係数と動きベクトルとを
復号化して、変換係数データおよび動きベクトルデータ
をデコーダモジュール50,60内に取り付けられた各々の
逆ジグザグスキャナ53,63および各々の動き補償器52,62
へ伝送する。このVLD回路は根本的にルックアップ表で
ある。即ち、VLD回路にては多数のコードセットが提供
されて、可変長さコードおよびランレングスコード(run
-length code)または、動きベクトルのあいだの関係を
各々定義する。しかるのち、各VLD回路からの出力は相
応するプロセッサに分散されるが、ここで相応するサブ
フレームにより仕切りが定められたビデオ映像データを
処理する。

【００２０】図１に示された第１のサブフレーム13によ
り仕切りが定められたビデオ映像データは、ライン503
を通じて、VLD回路51から逆ジグザグスキャナ53に提供
される。この逆ジグザグスキャナ53にて量子化されたDC
T係数などが再構成されて、量子化されたDCT係数のもと
のブロックを提供する。量子化されたDCT係数のブロッ
クは、逆量子化器(IQ)54にてDCT係数などに変換され
て、逆離散的コサイン変換(IDCT)回路55へ提供される。
このIDCT回路55はDCT係数を現副フレームのブロックと
その相応する以前副フレームのブロックとの間の差分デ
ータに変換する。しかるのち、IDCT回路55からのその差
分データは加算器56へ伝送される。

【００２１】一方、VLD回路51からの可変長さ復号化済
みの動きベクトルは、ライン502および701を通じて、動
き補償器52とフレームメモリ部70内のメモリモジュール
選択制御器75とに提供される。動き補償器52は動きベク
トルに基づいて、フレームメモリ部70内に格納されてい
る以前副フレームからその相応する画素データを引き出
し、その引き出し済みの画素データを加算器56へ伝送す
る。動き補償器52からの相当する画素データとIDCT回路
55からの差分データとは、現副フレームにおける与えら
れたブロックの映像データを構成するように加算器56で
合わせられて、第１メモリモジュール71に記録され、図
２に示されたフレーム形成器80へ伝送される。

【００２２】また、デコーダモジュール60は、仕組みと
取扱いにおいてデコーダモジュール50と同一である。即
ち、図１に示された第２のサブフレーム16により仕切り
が定められたビデオ映像データは、ライン603を通じ
て、VLD回路61から逆ジグザグスキャナ63へ提供され、
そののち、量子化済みのDCT係数などが再構成される。
この量子化済みのDCT係数などはIQ64にてDCT係数などに
変換されてIDCT回路65に提供され、これによって、この
DCT係数などは現副フレームのブロックとその相応する
以前副フレームのブロックとの間の差分データに変換さ
れる。しかるのち、IDCT回路65からのその差分データは
加算器66へ伝送される。

【００２３】一方、VLD回路61からの動きベクトルは、
ライン602および702を通じて、動き補償器62とメモリモ
ジュール選択制御器75とに提供される。動き補償器62は
動きベクトルに基づいて、フレームメモリ部70内に格納
されている以前副フレームからその対応する画素データ
を引き出し、その引き出済みの画素データを加算器66へ
伝送する。動き補償器62からの相応する画素データとID
CT回路65からの差分データとは、現副フレームにおける
与えられたブロックの映像データを構成するように加算
器66で合わせられて、第２メモリモジュール72に記録さ
れ、図２に示されたフレーム形成器80へ伝送される。

【００２４】本発明によれば、一つのビデオ映像フレー
ムエリアは、２つのサブフレームに分割され、各々のサ
ブフレームデータはその相応するデコーダモジュールを
用いてプロセスされる。このような場合において、２つ
のサブフレーム間の仕切り部、例えば、図１に示したス
ライス30またはスライス31の処理の際、動き補償器52、
62は２つのメモリモジュール71,72のうちのいずれか一
つをアクセスし得る。即ち、サブフレーム13内のスライ
ス30の処理中、VLD回路51から提供された第１の動きベ
クトルがサブフレーム16で発見されれば、動き補償器52
はメモリモジュール72をアクセスしなければならない。
同様に、サブフレーム16内のスライス31の処理中、VLD
回路61から印加された第２動きベクトルがサブフレーム
13にあれば、動き補償器62はメモリモジュール71をアク
セスしなければならない。このとき、２つのデコーダモ
ジュール各々により行われる動き補償プロセスは、２つ
の動き補償器が同時に同一のメモリモジュールをアクセ
スしないように制御される。即ち、２つのメモリモジュ
ールは２つの動き補償器が同時に同一のメモリモジュー
ルをアクセスしないように適切なデッドロックを有する
ように制御される。上述した動作に対するより詳しい説
明は、図４を参照して記述される。

【００２５】図３に示されたように、このような相互排
他的なメモリモジュールのアクセスのために、フレーム
メモリ部70は２つのメモリモジュール71,72、２つのマ
ルチプレクサ回路73,74およびメモリモジュール選択制
御器75を含む。メモリモジュール選択制御器75において
は、動きベクトルが隣接したサブフレーム内にあるかの
可否が検査される。

【００２６】メモリモジュール選択制御器75は、ライン
701,702を通じてVLD回路51,61から第１および第２動き
ベクトルを受信し、ライン703,704を通じて第１および
第２選択信号をマルチプレクサ回路73,74へ発生する。
また、このメモリモジュール選択制御器75は、ライン70
5,706を通じて第１および第２アドレスデータを生成し
てメモリモジュール71,72に提供する。

【００２７】VLD回路51,61からメモリモジュール選択制
御器75へ提供された各動きベクトルが、各々の相応する
サブフレーム内にあるとき、メモリモジュール選択制御
器75は第１および第２選択信号、例えば、論理値「ロ
ー」をマルチプレクサ回路73,74へ印加する。各マルチ
プレクサ回路は、論理値「ロー」である第１および第２
選択信号の応答して、その相応するメモリモジュールに
格納されている以前副フレームから動きベクトルに基づ
いた相応する画素データを出力する。即ち、第１選択信
号が論理値「ロー」である場合、マルチプレクサ回路73
はメモリモジュール71からの画素データを動き補償器52
へ提供する。同様に、第２選択信号が論理値「ロー」で
ある場合、マルチプレクサ回路74はメモリモジュール72
からの画素データを動き補償器62へ提供する。

【００２８】各々の動きベクトルが隣接した他のサブフ
レーム内にある場合、メモリモジュール選択制御器75
は、論理「ハイ」である第１および第２選択信号を生成
する。このようなばあい、マルチプレクサ回路73,74は
メモリモジュール71,72からの画素データを各々出力す
る。前述したように、メモリモジュール選択制御器75の
制御のもとで、２つのメモリモジュール71,72間の相互
排他的なメモリのアクセス取扱いが行われる。

【００２９】図４には、各サブフレームへの処理順序を
表すタイミング図が示されている。

【００３０】図４に示されたように、デコーダモジュー
ル50はサブフレーム13を占めるビデオ映像データを処理
し始める。サブフレーム13に含まれた全てのスライスを
処理したのち、デコーダモジュール60はサブフレーム16
の取扱いを処理する。このとき、デコーダモジュール50
は図３に示した２つの動き補償器52,62が同一のメモリ
モジュールをアクセスしないようにするために、サブフ
レーム16スライス31の処理が完了するまでデッドロック
状態を保持する。デコーダモジュール60におけるスライ
ス31の処理の際、デコーダモジュール50は次のビデオ映
像フレームエリアにおける次サブフレームデータ、例え
ば、スライス１’を処理し始める。デコーダモジュール
60は、デコーダモジュール50が次のビデオ映像フレーム
エリアにおけるスライス30’の処理までデッドロックを
保持する。このような方式により、各デコーダモジュー
ル50,60は、入来する全てのビデオ映像データが処理さ
れるまで復号化処理を繰り返す。

【００３１】上記において、本発明の実施例について説
明したが、本発明の範囲を逸脱することなく、当業者は
種々の改変をなし得るであろう。

【００３２】

【発明の効果】したがって、本発明によれば、圧縮済み
のディジタル映像データを並列に復号化する際、各デコ
ーダモジュールの動き推定プロセスは、各デコーダモジ
ュールが相互排他的に同一のメモリモジュールをアクセ
スしないように制御される。したがって、多重ランダム
アクセスし得る共有メモリシステムを用いることなく並
列処理ができる。

【図面の簡単な説明】

【図１】２つのサブフレームに分割されたビデオ映像フ
レームエリアを示した概略図である。

【図２】映像データ分割回路と映像処理装置とからなる
本発明の復号化装置に対するブロック図である。

【図３】図２に示した映像データ分割回路に結合された
映像処理装置を詳細に示したブロック図である。

【図４】各サブフレームに対する処理順序を表すタイミ
ング図である。

【符号の説明】

３０ 映像データ分割回路 ３１ スライススタートコード検知器 ３２ 制御ユニット ３３ 切り替えブロック ３４、３５ 先入先出(FIFO)バッファ ４０ 映像処理装置 ５０、６０ デコーダモジュール ７０ フレームメモリ部

Claims (2)

【特許請求の範囲】
1. 【請求項１】 もとのビデオ映像信号を再生するべ
   く、多数のビデオフレームデータを含み、多数のビデオ
   フレームデータの各々が可変長さ符号化済みの変換係数
   のセット、動きベクトルおよび各スライスの始まりを表
   す複数のスライススタートコードを有するような符号化
   済みのビットストリーム内における符号化済みのディジ
   タルビデオ信号を復号化するてめの並列復号化装置にお
   いて、 前記符号化済みのディジタルビデオ信号からスライスス
   タートコードを検知して、スライススタート検知信号を
   発生する手段と、 前記スライススタート検知信号に応答して、前記符号化
   済みのビットストリームの前記スライススタートコード
   の個数をカウントし、そのカウントされた前記スライス
   スタートコードの個数に応答して、制御信号を発生する
   制御手段と、 前記ビデオフレームデータを前記制御信号に応答して、
   ２つのサブフレームに分割する手段と、 前記分割されたビデオフレームデータを格納するための
   ２つの先入先出(FIFO)バッファと、 前記符号化済みの入力データを伸長して、もとのビデオ
   映像信号を再生する映像処理手段と、 前記再生されたもとのビデオ映像信号をカップリングす
   る手段とを含むことを特徴とする並列復号化装置。
2. 【請求項２】 前記映像処理手段が、前記もとのビデ
   オ映像信号を再生するための、２つのデコーダモジュー
   ルとフレームメモリ部とを備えるものであって、前記各
   デコーダモジュールは伸長されたディジタルビデオ信号
   を発生すると共に、前記フレームメモリ部は前記伸長さ
   れたディジタルビデオ信号を格納するための２つのメモ
   リモジュールと、第１および第２選択信号と第１および
   第２アドレスデータとを発生するためのメモリモジュー
   ル選択制御器と、前記第１および第２選択信号に応答し
   て、その相応するメモリモジュールに格納されている画
   素データを生成するための選択手段とをさらに含むこと
   を特徴とする請求項１に記載の並列復号化装置。