JPH0820912B2 - 半導体集積回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体集積回路に関し、フィルター，位相
回路等の特性を、素子の特性の変動値を検出して補正又
は所望の特性にするようにした回路である。

（従来の技術と発明が解決しようとする問題点） 半導体回路の高集積化が進むにつれて、フィルターや
位相回路も内蔵する回路を実現しようとする傾向にあ
る。しかし、周知の如く、半導体基板（以下半導体チッ
プと称する）上の素子の特性は、同種近似した素子間で
はその特性比を高精度で作ることができる反面、個々の
素子の絶対値特性は大きく変動し、IC化してもフィルタ
ーや位相回路等の特性は変動し、ディスクリート部品に
よる構成のものよりも劣っている。このためIC化により
電子回路は周辺部品の削減などで構成が簡単になる長所
を得るが、特性の安定した又はある特性内のフィルター
や位相回路を得ようとするIC化ができないという問題が
ある。

そこで、この発明は、フィルターや位相回路等をIC化
しても、その変動要因素子による特性劣化を自動的に補
正し得る特性安定化回路を有する半導体集積回路を得る
ことを目的とする。

［発明の構成］ （問題点を解決するための手段） この発明では、例えば第１図に示すように半導体基板
１上に形成された変動要因素子（抵抗及び又はコンデン
サ）を含んでなる被制御回路（機能回路）２の変動要因
素子の値の変動による特性の変動を抑制すべく、同一半
導体基板１上に構成された変動要因素子の値に比例した
出力を発生する制御回路（検出回路）３を設け、この出
力にて機能回路を制御し特性の変動を軽減するものであ
る。

（作用） 上記の手段によって、被制御回路（フィルターや位相
回路等）の特性は、所望の補正、切替による所定の範囲
内の特性に制御され、特性の精度向上を得る。

（実施例） 以下この発明の実施例を図面を参照して説明する。

第２図は最も簡単な被制御回路、例えば低域フィルタ
（以下LPFと記す）であり、第３図は低域通過のアクテ
ィブフィルターの例である。

P₁,P₂をそれぞれ入力，出力ピンとし、入力に信号e₁,
出力に信号e₂を考えると、各回路特性は次のようにな
る。ただし部品番号は特性値も示すものとする。

第２図の回路では、 第３図の回路では、 ただし、ωは２πで角周波数 半導体チップ上では、抵抗Ｒ、コンデンサＣはそれぞ
れ製造プロセスで抵抗値，容量値は大きく変動（ばらつ
き）、例えば30％の変動幅がある。しかもR,Cの値は独
立して変動するので、（１），（２）式から明らかなよ
うに、各回路の周波数特性や位相特性は大きく変動す
る。したがって、各回路がある機能を実現する回路であ
れば、その影響は大きく、その機能が損なわれることに
なる。

今、ＲとＣが独立に任意に変動する変数を１つの変数
Ｔで表現する方法として、 を考える。Ｔは、抵抗値とコンデンサのインピーダンス
値の比である。変数Ｔを（１）式に適用すると、 ただしT₃＝ωC₃R₃ このT₃の値が半導体の製造上、ある範囲で変動するこ
とになる。

第４図は本発明の基本動作を説明するための簡単な実
施例である。基準発振器OSCの出力e_OSCは、振幅一定で
ドランジスタ増幅器ＡのトランジスタQ₂のベースに入力
する。トランジスタQ₂は、エミッタに定電流源I_s1が接
続され、これに並列にコンデンサC_X1が接続される。ト
ランジスタQ₂のコレクタは抵抗R_X1を介して電流V_CCに接
続される。コレクタの出力e_Xは、振幅検波器DETに加わ
り、振幅に比例した検波直流信号E_Cを得る。SW₁は、第
２図の同形式のLPF、図示F₁ の抵抗R_3a,R_3b,R_3cを切替え
て容量C₃に接続するスイッチであり、信号E_Cに応じて接
点a,b,cを切替える。

図から ただしT_X1＝ωC_X1R_X1 E_CはT_X1に比例する値とする。

フィルターF₁の特性は、共通的には（４）式であらわ
されるが、スイッチSW₁の切替えによってT₃が次の３つ
に切替わる。

T_X1とT_a3,T_ab,T_3cは同一方向にほぼ同率変動する。

第５図は上記T_X1,T_3a,T_3b,T_3cの変動とスイッチSW₁の
切替え対応を示す図である。T_X1,T_3a,T_3b,T_3cの変動し
ない設計のセンター値をそれぞれT_X1O,T_3aO,T_3bO,T_3cO
とする。又、T_3aO＜T_3bO＜T_3cOに設定されている。

更に説明の便宜上次のように模式化しておく。即ち、
T_X1O＝T_3bOとおく。T_3aO,T_3cOはT_3bOと大きさが違うそ
の変動幅は等しいと仮定する。各Ｔのプラス，マイナス
の変動幅も等しいとおく。

今、第５図のようにT_3bOを基準として変動をΔT_Pと
し、変動幅を±ΔT_P1とする。T_X1が変動したとき、つま
りΔT_Pが変動したときは、スイッチSW₁がa,b,cの各接点
に切替ることになる。

第５図に示す区間Ｂ（−ΔT_P3＜T_P＜ΔT_P3）のときは
スイッチSW₁は接点ｂに切替り、区間Ａ（ΔT_P3≦ΔT_P≦
ΔT_P1）のときは接点ｂからａに切替り、区間Ｃ（−ΔT
_P1≦ΔT_P≦−ΔT_P3）のときは、接点ｂからｃに切替
る。ここで、T_3bO−T_3aO＝ΔT_P2,T_3cO−T_3bO＝ΔT_P2に
設定し、 に設定すると、Ｔの補正は第５図に示すようなモードと
なる。つまり第５図（ａ）はT_X1の変動、同図（ｂ）はT
_3bとT_3aの変動をT₃との関係で示し、同図（ｃ）はT_3bと
T_3aの変動をT₃との関係で示している。又同図（ｄ）
は、補正後のT₃の変動を示している。

今、T_X1と、抵抗R_3a,R_3bの変動が同じであるとする。
T_X1が変動して、図示のq₁点（○印）、つまり＋ΔT_P3に
変動したとすると、T_3b,T_3aも変動する。ここで、R_3bか
らR_3aにスイッチSW₁が切替ると、T_3aの変動位置は、第
５図（ｂ）の○印で示す変動位置−ΔT_P3である。従っ
てT₃の変動は、Ｂ領域の下限となる。

この状態で更にT_X1が変動し図示のr₁点（□印）、つ
まりΔT_P1まで変動したとしても、T_3aの変動は、Ｂ領域
の上限までに納まる。

逆に、T_X1が−ΔT_P3の方向へ変動し、今q₂点（○印）
の位置にあるとする。ここでR_3bからR_3cにスイッチSW₁
が切替ると、T_3cの変動位置は、第５図（ｃ）の○印で
示す変動位置ΔT_P3である。従ってT₃の変動はＢ領域の
上限となる。

この状態で更にT_X1が変動し図示の_r2点（□印）、つ
まり−ΔT_P1まで変動したとしても、T_3cの変動はＢ領域
の下限までに納まる。

つまり、フィルタF₁にR_3bのみを用いた場合は、本来
A,B,Cの全区間（±ΔT_P1）の変動を生じるのであるが、
R_3a,R_3c適宜選択することで、区間Ｂ（±ΔT_P3）内に抑
制でき、変動の幅を約1/3にすることができる。よって
フィルターの特性変動も又、これに比例して安定させる
ことができる。第４図の実施例では、３接点で切替えた
がさらに切替えを増加すれば変動幅を少なくすることが
できる。

第４図は、フィルターの特性を決める変数と同一の方
向へほぼ同率に変動する変数に比例した制御信号を発生
し、この信号によってフィルターの特性を安定化させん
とするものであり、制御信号を発生させる回路やフィル
ター特性を変化させる回路は、この他に種々実施でき
る。

第６図はフィルターの変数Ｔを制御する他の回路例で
ある。可変容量ダイオードC₃による接合容量を用いて制
御電圧E_Cによって容量値を変化させてもよい。可変容量
ダイオードC₃の変化の範囲の少ない場合は、第７図のよ
うに異なった可変容量ダイオードC_3a,C_3bを設け、さら
にスイッチSW₂で切替えて等価的に容量の変化範囲を拡
大することもできる。

第８図は、変数Ｔに比例した制御信号を得る回路の他
の実施例である。

これはトランジスタQ₃,Q₄を用いた差動増幅器形に構
成した例である。トランジスタQ₃,Q₄のエミッタ間には
コンデンサC_X1が接続され、各々のエミッタとアース間
にはそれぞれ電流源I_S2,I_S3が接続される。トランジス
タQ₃,Q₄のコレクタはそれぞれ抵抗R_Xa,R_Xbを介して電源
V_CCに接続され、トランジスタQ₃のベースには発振器OSC
の出力、トランジスタQ₄のベースにはバイアスV_B1が供
給される。各々のトランジスタQ₃,Q₄のコレクタには、
ωC_X1R_Xa,ωC_X1R_Xbに比例した信号を取り出すことがで
き、この信号は、振幅検波器DETに供給される。

第９図は第４図の回路を電源とアース間に直列に連ね
たタイプの回路である。即ち、Q₅,Q₆はトランジスタ、I
_S4,I_S5は定電流源、C_X1,C_X2はコンデンサ、R_X1,R_X2は抵
抗である。

この回路によると、振幅検波器DETの入力部では、 ただし、T_X1＝ｊωC_X1R_X1,T_X2＝ｊωC_X2R_X2 ……（９） ここで、T_X1とT_X2は変動に対して同一方向，同率に変動
するので、 とおける。よって（９）式は、 e_X＝−KT_X1 ²・e_OSC ……（11） 第９図の回路の場合、変数の２乗に比例した信号を得
ることができ、変動が小さくても、大きな制御信号を得
られ、又、細い識別をするのに有効である。

第10図は、C,Rの変動をＴ＝Ｃ・Ｒの変数として検出
する回路である。第10図に基本原理と各部の信号波形を
示す。ターミナルP₄にパルスT_gが印加され、T_gの印加期
間はスイッチSW₃が閉じて、スイッチSW₄が開放する。T_g
は第10図（ａ）のようにパルス期間t₁と次のパルスまで
の期間t₂を持つ。

パルスT_gの印加期間に電流源I_SXから電流I_SXがコンデ
ンサC_X3に充電される。BFはバッファ回路で入力インピ
ーダンスは充分大きいものとする。コンデンサC_X3の両
端電圧V_CX3は、第10図（ｂ）のようになる。t₁の期間
に、 となり、t₁の最後の時刻で最大値となって、このときの
（12）式の値がバッファ回路BFを介してコンデンサC_X4
に高速で充電され、C_X4の両端がV_CX3＝V_CX4となる。次
にt₂の期間のスタート時には、パルスTgがなくなり、ス
イッチSW₄が閉じ、スイッチSW₃が開く。このためコンデ
ンサC_X3の電荷は放電し、V_CX3＝０となる。同時にバッ
ファ回路BFがカットオフになり、コンデンサC_X4の電荷
はターミナルP₃より次段の回路へ放電される。このと
き、次段回路の入力インピーダンスを充分大きくすれ
ば、同図（_Ｃ）のようにほとんどV_CXt1に比例した直流
電圧を得る。

（12）式において、I_S4を K_SK;比例定数 として設定すれば、 となって、C_X3,R_SXの変動に比例するV_CRを得ることがで
きる。

V_CC,t₁はそれぞれ安定してつくることが必要である。
V_CCは代りに電源に依存しない電圧源を用いても良い。
上記の方式によると発振器は不要である。

第11図は他のCR値検出回路の実施例である。

スイッチSW₃,SW₄,SW₅には、第11図（ａ），（ｂ），
（ｃ）に示すようなゲートパルスT_g1,T_g2,T_g3が印加さ
れ、図のパルス波形のハイレベルのときスイッチはオン
する。つまり、ゲートパルスT_g1が印加されたときは、
スイッチSW₃がオン，スイッチSW₄,SW₅はオフ状態であ
り、コンデンサC_X3に電流I_SXが充電電流として流れt₁の
期間続く。このときの電流I_SXは、（13）式であらわさ
れる。このとき、コンデンサC_X3の両端の電圧V_CXは、第
11図（ｄ）のように上昇する。次にt₁の期間終了後、ス
イッチSW₃がオフすると、t₃の期間にスイッチSW₅がオン
する。バッファ回路BFの入力インピーダンスが充分高け
れば、電圧V_CXの値は、第11図（ｄ）のように保持され
たままである。この間バッファ回路BFの出力には、V_CX
と同じ電位が発生し、コンデンサC_X4に、V_CXと等しい電
圧を生ずる充電が生じる。（第11図（ｅ）の波形参
照）。

次にパルスT_g3が到来すると、スイッチSW₄がオンし、
スイッチSW₅がオフする。このため、コンデンサC_X3の電
荷はスイッチSW₄を介して放電され、電圧V_CXはアース電
位となる。一方スイッチSW₅によって、コンデンサC_X4へ
の経路がオフし、コンデンサC_X4は次段の入力回路へ放
電するが、次段の回路の入力インピーダンスを高くする
ことで、同図（ｅ）にみられるように、出力端P₃の電位
V_P3を、高い電圧状態のV_CXにほぼ等しい値に保持するこ
とができる。V_CXは、（14）式にあるように、C_X3,R_S3の
関数である。

第12図は、第10図の回路を更に具体的に示す回路図で
ある。第10図に対応する部分には対応する符号を付して
いる。

トランジスタQ₈,Q₉は、スイッチSW₃を形成する差動増
幅器形のスイッチであり、トランジスタQ₈,Q₉の相互接
続エミッタにトランジスタQ₇のコレクタが接続され、ト
ランジスタQ₇のエミッタは抵抗R_X3を介してアースに接
続される。抵抗R₅,ダイオードD₄,D₂、抵抗R₆の直列回路
は、抵抗R_X3に所定電流を流すためのトランジスタQ₇の
ベースバイアス設定回路である。ダイオードD₁,D₂は、
それぞれ実際にはダイオードをm,n個直列接続した複合
ダイオードである。トランジスタQ₉のベースには、所定
バイアスV_B2が印加され、トランジスタQ₈のベースに
は、入力点P₄からのゲートパルスT_gが印加される。パル
スT_gのハイレベル期間は、トランジスタQ₈が導通し、ト
ランジスタQ₉がカットオフ状態となる。パルスT_gの無
い、つまりローレベル期間は、トランジスタQ₈がオフ、
トランジスタQ₉がオンとなる。

トランジスタQ₁₀,Q₁₁及びQ₁₂,Q₁₃は、カレントミラー
回路を形成し、それぞれ、トランジスタQ₈,Q₉のコレク
タ電流を変換してトランジスタQ₁₁,Q₁₃のコレクタより
流出する。

トランジスタQ₁₄とQ₁₅は、カレントミラー回路をな
し、トランジスタQ₁₃のコレクタはトランジスタQ₁₄のベ
ース・コレクタに接続され、トランジスタQ₁₁とQ₁₅のコ
レクタは共にトランジスタQ₁₆のベースとコンデンサC_X3
の一端に接続される。コンデンサC_X3の他端はアースさ
れる。トランジスタQ₁₃のコレクタ電流は、トランジス
タQ₁₄,Q₁₅で電流変換され、トランジスタQ₁₁とQ₁₅のコ
レクタに流れる差電流がコンデンサC_X3に充電電流とし
て供給される。

トランジスタQ₁₆はバッファ回路BFとして作用し、エ
ミッタはコンデンサC_X4を介してアースされるととも
に、トランジスタQ₂₀のベースに接続される。トランジ
スタQ₁₉,Q₁₇,Q₁₈は、トランジスタQ₂₀のベース電流の補
償回路である。トランジスタQ₂₀のコレクタは、トラン
ジスタQ₁₉のエミッタに接続され、このトランジスタQ₁₉
のコレクタはアースされている。トランジスタQ₁₇,Q₁₈
は、カレントミラー回路であり、トランジスタQ₁₉のベ
ース電流をトランジスタQ₁₈のコレクタに変換してい
る。よって、トランジスタQ₁₈のコレクタがトランジス
タQ₂₀のベースに接続されていることにより、トランジ
スタQ₂₀のベース電流と近似したトランジスタQ₁₈のコレ
クタ電流を流すことになり、コンデンサC_X4への充電電
流を微少にしている。なお、トランジスタQ₁₆は、トラ
ンジスタQ₈がオンしたときにオンし、コンデンサC_X3の
電位をコンデンサC_X4に伝達する。

トランジスタQ₂₀のエミッタには、定電流源I_S6からの
電流が供給される。トランジスタQ₂₀,Q₂₁は、相補形の
トランジスタを用いたエミッタフォロア回路であり、ト
ランジスタQ₂₀のベース電位と実質的に等しい電圧をP₃
へ出力する。

動作について説明すると以下のようになる。ゲートパ
ルスT_gの到来期間は、トランジスタQ₈がオン，トランジ
スタQ₉がオフ、したがってトランジスタQ₁₁のコレクタ
電流は抵抗R_X3に流れる電流に等しく、トランジスタQ₁₅
にはカットオフにあるから、トランジスタQ₁₁のコレク
タ電流がコンデンサC_X3に充電される。トランジスタQ₁₁
のコレクタ電流、即ち、抵抗R_X3に流れる電流I_RX3は、 ただし、V_Fはダイオード及びトランジスタのベース・エ
ミッタ順方向電圧 ここで仮に に選べば、 I_RX3がコンデンサC_X3に充電され、その充電時間はゲー
トパルス幅t₁とすれば、コンデンサC_X3の両端の電圧V
_CX3は、 t₁,V_CC,R₅とR₆の比はそれぞれ安定して与えることがで
きるから、 とおける。

トランジスタQ₁₆のベースにV_CX3が加わると、ほぼこ
の電圧になるまでC_X4への充電作用が一瞬におこなわれ
る。厳密にはトランジスタQ₁₆のエミッタ・ベース間
は、C_X4の充電電圧V_CX4がV_CX3に近づくにつれて、イン
ピーダンスが大きくなるので、V_CX4はV_CX3に完全に等し
くならないが、実用的にほぼ等しいとおける。

したがって、トランジスタQ₂₁のエミッタでは が成立する。

次にゲートパルスがなくなったとき、トランジスタQ₈
はオフ，トランジスタQ₉はオンとなる。このときは、ト
ランジスタQ₁₁はオフ，トランジスタQ₁₅はオンし、コン
デンサC_X3の電荷はトランジスタQ₁₅を通って放電し、つ
いにはトランジスタQ₁₅が飽和して近似的にV_CX3はアー
ス電位まで達する。このときトランジスタQ₁₆のエミッ
タは（19）式のレベルにあり、そのベースはアース電位
となっているので、このトランジスタQ₁₆はカットオフ
する。充電したコンデンサC_X4の電荷は実質的にホール
ドされ、（19）式の電圧が次のゲートパルスの期間の到
来まで保持される。したがってP₃には常に（20）式の電
位があらわれる。

第13図は第10図の回路の出力をさらに展開し用いる回
路状態を示している。P₃には、（20）式で与えられるC
_X3,R_X3に反比例した出力を得る。A₁は、逆関数器であ
り、その出力点P₅にフィルターＦが接続されている。フ
ィルタＦは第２図のものと同じLPFの例であり、C₃は接
合容量で形成されたコンデンサであり一端にP₄からの制
御信号が印加される。（20）式のC_X3もまた接合容量の
ものであるとする。

半導体の接合容量でベース・エミッタ間の逆バイアス
利用の接合容量とすると、その容量Ｃは、コンデンサの
両端電圧V_Cに依存する。その関数は一般に の形で示される。K₂は所定の容量を得るために決る要素
であり、製造上のプロセスの変化でばらつく。

したがって、（21）式から、C_X3,C₃は、 とおける。ただし、K_X3,K_C3は容量設定の係数であり、V
_X3,V_C3はそれぞれC_X3,C₃の両端の印加電圧である。

（22）式を（20）式に代入すると、 よって A₁の関係をK₃/_X（K₃は比例係数、_Ｘは入力）とすると、
この逆関数器の出力V_A1は、 V_A1の値がC₃の両端の電圧に等しいものとすれば、 V_A1＝V_C3 ……（26） よって、（26），（25）式より （５）式より となる。

K₁は（19）式から定数値として扱える。K₃は電圧の２
乗の次元であり、電圧設定はV_CCを基本として分割した
値（抵抗比の値でつくれる）で設定できるので同様に定
数値として扱える。

よってω・（K₁/K₃）は定数の係数である。

K_C3とK_X3は共に接合容量の係数により個々に変動して
もその比は一定である。またR₃,R_X3は共に抵抗であり、
同様に一定となる。

この結果からT₃は素子の変動によらず一定の値にする
ことができる。

接合容量C_Jは印加電圧V_Cによって一般に次のようにな
る。

K_Jは容量設定で決める係数であり、ｍは接合の構造で
決まる値である。（28）式のように一般的な場合、補償
システムは第14図に示すようになる。

第14図において、コンデンサC_Xと抵抗R_Xの積に比例し
た出力を得る素子特性のばらつき検出回路A₂の出力は、
逆関数の（ｍ−１）番関数回路A₃にて処理され、その出
力が所望のフィルター又は位相回路A₄の特性を決めるコ
ンデンサの一部又は全部に加えられる。図のA₄は、第６
図の構成と同じである。

検出回路A₂の出力V_Xは次の関係の出力とする。

逆関数回路A₃の関数は出力V_Cとして C_T,R_TはA₄のコンデンサ、抵抗の中の任意の１つと
し、V_CがC_Tの両端に加わるものとする。

C_X,C_Tは（28）式から次のようにおける。

K_JX,K_JTは容量値を決める係数。V_XはC_Xの両端に印加
するものとする。

（29）式に（30）式を代入して、整理すると （32）式を（30）式に代入して よって とすると K_JT/K_JXは容量値の比に比例する値、R_T/R_Xは抵抗値の比
であって製造プロセスで変動しない値となる。

第15図は、第14図の回路を更に具体的に示した例であ
る。また、検出回路A₂としては、第11図のブロック構成
を具体的に示して採用している。

抵抗R₈,R₇の直列回路は、その中点よりトランジスタQ
₂₃のベースに接続され、このトランジスタQ₂₃のエミッ
タは、トランジスタQ₂₂のコレクタ及びトランジスタQ₂₄
のベースに接続される。トランジスタQ₂₂のエミッタは
抵抗R₁₀を介してアースされる。このトランジスタQ₂₂に
はオン時に一定電流が流れる。トランジスタQ₂₄のコレ
クタは、トランジスタQ₂₆のベース、トランジスタQ₂₅の
コレクタ、コンデンサC_X3の一端に接続される。コンデ
ンサC_X3の他端はアースされる。トランジスタQ₂₅は、抵
抗R₁₁を介してベースにゲートパルスT_gが印加されるも
ので、スイッチング動作を得る。ゲートパルスTg₁が抵
抗R₉を介して印加されると、トランジスタQ₂₂,Q₂₃,Q₂₄
がオンし、トランジスタQ₂₅はカットオフする。トラン
ジスタQ₂₅がカットオフのときコンデンサC_X3に充電電流
が流れる。第11図のt₁期間の充電の後、トランジスタQ
₂₂,Q₂₃,Q₂₄はオフし、充電は終了し、充電した電圧V_CX3
はゲートパルスT_g2が印加されるまで保持される。

電圧V_CX3は、トランジスタQ₂₆のベースに印加され
る。トランジスタQ₂₆のエミッタは、ベース・コレクタ
を直結したダイオード動作のトランジスタQ₂₇,Q₂₈を介
してトランジスタQ₂₉のコレクタに接続される。トラン
ジスタQ₃₀,Q₂₉はカレントミラー回路を形成し、トラン
ジスタQ₃₁のコレクタがトランジスタQ₃₀のベース・コレ
クタ及びトランジスタQ₂₉のベースに接続される。トラ
ンジスタQ₃₁は、そのベースがトランジスタQ₂₈のアノー
ド側に接続され、そのエミッタは、トランジスタQ₃₃の
ベース、コンデンサC₄の一端に接続される。コンデンサ
C₄の他端はアースされる。トランジスタQ₃₂は、ゲート
パルスT_g3が抵抗R₁₂を介してベースに供給されスイッチ
ング動作を得る。そしてトランジスタQ₃₂がオンのとき
コンデンサC₄の電荷を放電し、実質的にトランジスタQ
₃₃のベースをアース電位にする。

トランジスタQ₂₆乃至Q₃₁の構成は、トランジスタQ₂₆
のベース電位を2V_Fレベルシフトし、トランジスタQ₃₁の
エミッタに低インピーダンスで変換するエミッタフオロ
ア動作を得る。しかしトランジスタQ₃₂がオフのとき
は、エミッタフォロアが動作せず、カットオフとなり、
第11図で示したスイッチSW₅の働きをする。トランジス
タQ₃₃は、エミッタフォロアとして動作する。

以上が検出回路A₂の説明であり、次に逆関数回路A₃に
ついて説明する。

トランジスタQ₃₃のエミッタは、抵抗R₁₃を介してトラ
ンジスタQ₃₄,Q₃₅から成るカレントミラー回路に接続さ
れる。トランジスタQ₃₄,Q₃₅のベースに供給された電流
は、トランジスタQ₃₅のコレクタに変換されてあらわれ
る。トランジスタQ₃₅のコレクタは、ダイオード構成の
トランジスタQ₃₆を介してトランジスタQ₃₇のエミッタと
トランジスタQ₃₈のベースに接続される。

トランジスタQ₃₇のベースは、トランジスタQ₄₀のエミ
ッタに接続され、トランジスタQ₄₀のベースはバイアスV
_B3に接続される。トランジスタQ₃₈,Q₃₉は、エミッタを
定電流源I_S7に接続した差動増幅器を構成しており、ト
ランジスタQ₃₉のベースはダイオード構成のトランジス
タQ₄₁,Q₄₂を介してトランジスタQ₄₃のエミッタと、トラ
ンジスタQ₄₄のコレクタに接続される。トランジスタQ₄₃
のベースは、バイアスV_B3に接続される。

トランジスタQ₄₄のベースは、トランジスタQ₄₅のエミ
ッタに接続され、トランジスタQ₄₅のエミッタは定電流
源I_S8に接続され、ベースは抵抗R₁₅,R₁₆の接続点に接続
されバイアスが供給される。トランジスタQ₃₉のコレク
タは、トランジスタQ₄₀のエミッタに接続され、トラン
ジスタQ₃₉に流れる電流とトランジスタQ₄₀に流れる電流
を実質的に等しくさせる。トランジスタQ₃₈のコレクタ
は、カレントミラー回路を構成するトランジスタQ₄₆の
ベースコレクタに接続される。トランジスタQ₄₇のコレ
クタは、抵抗R₁₇を介してバイアスV_B4に接続され、また
トランジスタQ₄₈のベースに接続される。トランジスタQ
₄₈のエミッタは、定電流源I_S9に接続されるとともに、
次段のフィルタA₄のコンデンサC₃の一端に接続される。

上記の回路の動作は次のようになる。

コンデンサC_X3にt₁期間トランジスタQ₂₄のコレクタ電
流が充電されるので I₂₄がカットオフされた後、t₃期間V_CX3は保持され、
スイッチSW₅のオンによりトランジスタQ₃₁のエミッタ電
位、即ちV_CX4は V_CX4＝V_CX3＋2V_F （37） となる。C₄は急速な充電によってトランジスタQ₃₁のエ
ミッタ電位に達して終了する。スイッチSW₅のオフによ
ってC₄の電荷は保持される。

したがってR₁₃には常時 が流れる。

I_R13は、トランジスタQ₃₄,Q₃₅からなるカレントミラ
ー回路で電流変換され、I_Q35,I_Q36,I_Q37と等しくなる。
Ｉに付加した符号は各素子を指すものとする。

I_Q37＝I_Q3＝I_R13 ……（39） 次に、I_Q36（＝I_Q37）とトランジスタQ₄₇に流れるI
_Q47との関係を求める。

トランジスタQ_nのベース・エミッタ電圧をV_Fn,電流を
I_Qnとすると、図より次式が成立する。

V_B3からトランジスタQ₄₀,Q₃₇,Q₃₆,Q₃₈のエミッタまで
の経路と、V_B3からトランジスタQ₄₃,Q₄₂,Q₄₁,Q₃₉のエミ
ッタまでの経路の電位は等しいから、 V_F46＋V_F37＋V_F36＋V_F38 ＝V_F43＋V_F42＋V_F41＋V_F39 ……（40） トランジスタのベースエミッタ接合は次の関係式が与
えられる。

ただしＫはボルツマン定数、Ｔは絶対温度、ｑは電子の
電荷、I_nはトランジスタのエミッタ電流（実質的にコレ
クタ電流も等しい）、I_Sはトランジスタの飽和電流。

同一半導体のチップ上のトランジスタは近似的に構成
でき、各トランジスタのI_Sとほぼ等しいとおくと（41）
式を用いて（40）式に代入すると次のようになる。

I_Q40・I_Q37・I_Q36・I_Q38＝I_Q43・I_Q42・I_Q41・I_Q39 （4
2） ここで （43）式を（42）式に代入してまとめると （38）式と（44）式に代入して計算すると、トランジス
タQ₄₈のエミッタでは 今P₁に印加されるDC電圧を V_P1＝V_B4−V_F （46） に選べはC₃の両端の電圧V_C3は C_X3,C₃を次の関係とすると （48）式と（36）式より これを（47）式に入れて よって変数 を得る。

とおきK₄を変形すると となる。（53）式よりK₄は V_CC,t₁と抵抗の比で決まる値であって、 V_CC,t₁を一定に与えればK₄は一定の値として与えるこ
とができる。よって（52）は素子の値にかかわらずT₃一
定となる。

第３図のフィルターは（２）式より T₁＝ωC₁R₁ T₂＝ωC₂R₁ （54） とおくと はC₁/C₂とR₁/R₂の比で決まるのでT₁/T₂＝K_Tとおくと、K
_Tは定数として扱える。（54）式のK_Tを用いると（２）
式は （56）式にみるように、（２）式による特性はT₁によっ
て変動するから、T₁を制御することによって特性を補正
できる。T₁はC₁を制御することで変えることができる。
しかし、（55）式にみられるように、C₁とC₂の比は、一
定に保つ必要があるからC₁,C₂は共に制御する必要があ
る。

第16図は、第３図のコンデンサを制御する場合の実施
例である。抵抗R₁,R₂、コンデンサC₁,C₂、トランジスタ
Q₁、抵抗R₄は、第３図の素子と同等の素子に対応する。
トランジスタQ₁のエミッタは、抵抗R₄を介してトランジ
スタQ₄₉のコレクタに接続され、トランジスタQ₄₉のエミ
ッタは、抵抗R₁₈を介してアースされる。トランジスタQ
₄₉のベースは、制御端子P₄に接続される。トランジスタ
Q₅₀は、ベースがトランジスタQ₄₉のコレクタと抵抗R₄の
接続点に接続され、エミッタは定電流源I_S10に接続され
る。トランジスタQ₅₀のエミッタは、コンデンサC₁の一
端に接続される。トランジスタQ₁のエミッタの信号は、
抵抗R₄、トランジスタQ₅₀を介してコンデンサC₁に帰還
され、等価的に第３図の場合と同じになる。トランジス
タQ₅₂は、ベースにバイアスV_B5が接続され、そのエミッ
タは抵抗R₂₀を介してトランジスタQ₅₃のベース及びトラ
ンジスタQ₅₁のコレクタに接続される。トランジスタQ₅₁
のエミッタは抵抗R₁₉を介してアースされ、ベースはP₄
に接続される。トランジスタQ₅₃のエミッタは、定電流
源I_S11に接続されるとともにコンデンサC₂の一端に接続
される。P₄に印加されるC_X・R_Xに比例した信号によっ
て、トランジスタQ₄₉,Q₅₁の直流電流が変化し、その結
果抵抗R₄,R₂₆の電圧降下量が変化し、この電圧がコンデ
ンサC₁,C₂に与えられその容量値を変化させる。コンデ
ンサC₁,C₂の両端に印加される電圧を等しくなるように
素子値又はバイアスの条件を設定すれば、C₁とC₂の容量
変化はするもののその比は常に一定に保持することがで
きる。

半導体チップ上のC,R又はCR（横）に比例した変動を
検出する検出回路は、以上の他に種々実施できる。例え
ば第17図は、位相検波形の検出回路であり、第18図はそ
のベクトル図である。

第17図において、P₆は入力端子、P₇は検波出力端子と
する。A₅,A₆は差動増幅器であり、A₇は掛算回路であ
る。P₆に一定の連続波e_aが供給されると、抵抗R₂₁とコ
ンデンサC₅の直列回路の素子接続点には信号e_bがあらわ
れ、抵抗R₂₂,R₂₃の素子接続点には信号e_cがあらわれ
る。信号e_b,e_cは、差動増幅器A₆の差動入力部に供給さ
れる。また信号e_cは、差動増幅器A₅の一方端に供給され
る。差動増幅器A₅,A₆の出力e_d,e_eはそれぞれ掛算回路A₇
に供給される。

上記信号の位相関係は、第18図に示すようになる。

信号e_aは、抵抗R₂₁、コンデンサC₅で遅相（例えば45
゜）し、信号e_bとなる。信号e_cは、信号e_aが抵抗R₂₂とR
₂₃で分圧されたものであり、45゜に対応したとき に相当する。このとき、信号e_cとe_bの差（図ではe_cb）
が差動増幅器A₆で増幅され、信号e_eとなる。またe_cは差
動増幅器A₅増幅され信号e_dとなる。所定の値のとき、e_e
とe_dは直角関係となる。このとき掛算回路A₇によって掛
算された後の出力、平滑出力が生じるものとすれば、こ
れは90゜検波出力である。

次に、コンデンサC₅、抵抗R₂₁の変動が生じた場合を
説明する。信号e_bの遅れ位相は、C₅×R₂₁に比例し、C₅
とR₂₁が大きくなる方向へ変動すると遅れが大きくな
り、このときは第18図のように信号e_b1のようになる。
逆に小さい方向へ変動すれば、信号e_b2のようになる。
信号e_cは抵抗R₂₂とR₂₃の分圧比で決まるので、抵抗値の
変動に関係なくe_c位相は一定である。したがって、信号
e_eは、信号e_cとe_b1の差又はe_cとe_b2の差によって生じ、
信号e_e1,e_e2のようになる。

このため、C₅又はR₂₁が大きい値の方向へ変動すれ
ば、e_eとe_dは90゜未満の関係で掛算され、C₅又はR₂₁が
小さい値の方向へ変動すれば、90゜より大きい関係で掛
算され、出力点P₇の出力V_P7は、第19図に示すような特
性となる。

したがって、C₅,R₂₁のセンターの値のとき出力を中心
としてC₅,R₂₁の変動の方向、大きさに比例した検波出力
を取り出すことができる。この検波出力を利用すること
でフィルターや位相回路等の特性を安定な特性に補償す
ることができる。

第17図の回路は、コンデンサC₅と抵抗R₂₁を入れかえ
た構成でもよい。さらに、抵抗R₂₁、コンデンサC₅によ
る回路は、一般的には位相回路であって良く、差動増幅
器A₆の入力点でのe_bが位相回路を構成する抵抗及びコン
デンサの値の変動に比例して動き（e_b−e_c）の位相変動
に変換されればよい。よってこれを満足する回路は種々
実施可能であり、第17図の回路に限定されない。抵抗R
₂₂,R₂₃の直列回路は入力と同相での分圧回路として働
く。

上記した説明において、制御信号を発生させるための
回路、又は被制御回路はこの実施例に限定されるもので
はなく種々の実施例が可能である。被制御回路としては
増幅度、電流値、位相、周波数特性、電圧値、入出力イ
ンピーダンス等補正対象は種々である。

［発明の効果］ 以上説明したようにこの発明によると以下の効果を得
る。半導体集積回路上の素子の絶対値（C,R）の変動
にかかわらず回路の特性の変動を抑制して安定した信頼
性の高いものとすることができる。この性能によっ
て、従来より多くの回路をIC化することが可能である。
ICの部留り向上となり経済的である。IC化のための
設計が容易である。調整が不要となる。温度変化に
対しても変動を抑圧でき回路の信頼性向上を得る。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、 第２図，第３図はそれぞれフィルターを示す図、 第４図はこの発明の一実施例を示す回路図、 第５図は第４図の回路の動作説明図、 第６図，第７図はそれぞれ第１図の被制御回路を示す
図、 第８図，第９図はそれぞれ本発明に係る素子ばらつきの
検出回路を示す図、 第10図，第11図もそれぞれ検出回路の具体例と動作波形
を示す図、 第12図は第10図の回路を更に具体的に示す回路図、第13
図，第14図はそれぞれ素子ばらつき検出回路の更に他の
実施例を示す図、 第15図は第14図の回路を更に具体的に示す回路図、第16
図は、被制御回路（フィルター）の更に他の例を示す回
路図、第17図は本発明に係る検出回路の例を示す回路
図、 第18図は第17図の回路の信号ベクトル図、 第19図は第17図の回路の特性図である。 １……半導体基板、２……機能回路、３……検出回路。

Claims (4)

【特許請求の範囲】
1. 【請求項１】半導体基板上に形成された所定の電気的特
   性を得るための回路であって、変動要因素子としての抵
   抗および容量素子を含み、該回路を形成する前記抵抗お
   よび容量素子の少なくとも一方の値を制御可能にした被
   制御回路と、 前記被制御回路を構成する前記変動要因素子、または前
   記半導体基板上に形成され前記変動要因素子の特性に比
   例した特性を有する他の変動要因素子の少なくとも一方
   を利用し、利用した変動要因素子の値の変動を表す制御
   信号を発生する制御回路と、 前記被制御回路における前記変動要因素子の値の変動に
   伴う電気的特性の変化を補正するため、前記制御回路か
   らの制御信号に応答して前記抵抗および容量素子の少な
   くとも一方の値を変更させる補正手段とを具備し、 前記被制御回路の特性が変化するのを抑制するようにし
   たことを特徴とする半導体集積回路。
2. 【請求項２】前記変動要因素子としての容量素子は、可
   変容量ダイオードで成ることを特徴とする特許請求の範
   囲第１項記載の半導体集積回路。
3. 【請求項３】前記補正手段は、前記制御信号に応答して
   前記被制御回路の前記変動要因素子の電気的特性を等価
   的に変化させるものであることを特徴とする特許請求の
   範囲第１項記載の半導体集積回路。
4. 【請求項４】前記被制御回路は複数の変動要因素子を含
   み、前記補正手段はこれら複数の変動要因素子のいずれ
   かを選択するスイッチ手段を含み、前記補正手段からの
   制御信号に応答して前記スイッチ手段を制御し、いずれ
   かの変動要因素子を選択するようしたことを特徴とする
   特許請求の範囲第１項記載の半導体集積回路。