JPH082093B2 - パルス混合装置 - Google Patents
パルス混合装置Info
- Publication number
- JPH082093B2 JPH082093B2 JP30798788A JP30798788A JPH082093B2 JP H082093 B2 JPH082093 B2 JP H082093B2 JP 30798788 A JP30798788 A JP 30798788A JP 30798788 A JP30798788 A JP 30798788A JP H082093 B2 JPH082093 B2 JP H082093B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- output
- pulse
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、複合映像信号の自動利得制御装置等に利用
されるパルス混合装置に関するものである。
されるパルス混合装置に関するものである。
従来の技術 例えば、複合映像信号の自動利得制御装置において映
像信号の大小にかかわらず同期信号のレベルを一定に保
つため、パルス混合装置を用いて複合映像信号の水平同
期信号のバックポーチに所定レベルの基準パルスを混合
し、同期信号のレベルと基準パルスの和が一定になるよ
うに利得を制御する場合が多い。
像信号の大小にかかわらず同期信号のレベルを一定に保
つため、パルス混合装置を用いて複合映像信号の水平同
期信号のバックポーチに所定レベルの基準パルスを混合
し、同期信号のレベルと基準パルスの和が一定になるよ
うに利得を制御する場合が多い。
第３図に従来のパルス混合装置を用いた自動利得制御
装置の一例を示す。
装置の一例を示す。
第３図において、入力端子１に印加された複合映像信
号は利得制御増幅器２（以下GCAと略す）を介して出力
端子３へ出力されるとともにクランプ回路４へ供給され
る。クランプ回路４の出力は制御パルス発生器５へ供給
されるとともにパルス混合器６の第１の入力端子61に供
給され、抵抗62とパルス混合器出力端子63を介して比較
器７の正相入力端子に供給される。比較器７の逆相入力
端子には可変電圧源８が接続される。制御パルス発生器
５の出力は、パルス混合器６の第２の入力端子64を介し
てNPNトランジスタ（以下Trと略す）65のベースへ供給
される。NPNTr65のエミッタは対になるNTNTr66のエミッ
タと定電流源67の一端に接続される。定電流源67の他端
は接地される。NPNTr65のコレクタは電源供給端子72に
接続される。NPNTr66のベースは抵抗68を介して電源供
給端子72に接続されるとともに抵抗69を介して接地され
る。NPNTr66のコレクタはPNPTr70のコレクタ及びベース
に接続されるとともにPNPTr71のベースに接続される。P
NPTr70,71のエミッタはともに電源供給端子72に接続さ
れる。PNPTr71のコレクタは抵抗62とパルス混合器出力
端子63との接続点に接続される。
号は利得制御増幅器２（以下GCAと略す）を介して出力
端子３へ出力されるとともにクランプ回路４へ供給され
る。クランプ回路４の出力は制御パルス発生器５へ供給
されるとともにパルス混合器６の第１の入力端子61に供
給され、抵抗62とパルス混合器出力端子63を介して比較
器７の正相入力端子に供給される。比較器７の逆相入力
端子には可変電圧源８が接続される。制御パルス発生器
５の出力は、パルス混合器６の第２の入力端子64を介し
てNPNトランジスタ（以下Trと略す）65のベースへ供給
される。NPNTr65のエミッタは対になるNTNTr66のエミッ
タと定電流源67の一端に接続される。定電流源67の他端
は接地される。NPNTr65のコレクタは電源供給端子72に
接続される。NPNTr66のベースは抵抗68を介して電源供
給端子72に接続されるとともに抵抗69を介して接地され
る。NPNTr66のコレクタはPNPTr70のコレクタ及びベース
に接続されるとともにPNPTr71のベースに接続される。P
NPTr70,71のエミッタはともに電源供給端子72に接続さ
れる。PNPTr71のコレクタは抵抗62とパルス混合器出力
端子63との接続点に接続される。
比較器７の出力はレベル検出器10を介してGCA2の制御
端子へ供給されGCA2の出力レベルを制御する。
端子へ供給されGCA2の出力レベルを制御する。
第４図に、第３図に示した従来例の動作を説明するた
めの波形図を示す。
めの波形図を示す。
入力端子１に第４図ａに示すような複合映像信号が入
力された場合、出力端子３には第４図ａと同じ波形でか
つ利得が制御された信号が出力され、またクランプ回路
４の出力にはさらに同期信号先端の電位が一定値にクラ
ンプされた信号が得られる。
力された場合、出力端子３には第４図ａと同じ波形でか
つ利得が制御された信号が出力され、またクランプ回路
４の出力にはさらに同期信号先端の電位が一定値にクラ
ンプされた信号が得られる。
次に制御パルス発生器５が、第４図ｂのように入力さ
れた複合映像信号の同期信号を所定の時間だけ遅らせた
充分に大振幅のパルス信号を発生するとき、NPNTr66の
ベースに第４図ｂのＶB66に示すような電位が与えられ
れば、NPNTr65,66は比較器として動作し、NPNTr66のコ
レクタ電流は第４図ｃのようになる。ここでＩ1は定電
流源67の電流値である。PNPTr70,71はカレントミラーを
構成しているので、抵抗62と出力端子63の接続点には第
４図ｄのような信号が得られる。ここでＶOはクランプ
回路４の出力における同期信号先端の電位、ＶRは可変
電圧源８の出力電位、 ｖp＝Ｒ62×Ｉ1は混合されるパルスのレベル、ｖsはク
ランプ回路４の出力における同期信号レベルである。す
なわち、もし比較器７の二つの入力電位に差があれば、
その誤差電圧が増幅されて出力され、レベル検出器10を
介してGCA2を制御してその差を零にするように動作する
ので、ｖpとｖsの和がＶRとＶOの差に等しくなる。
れた複合映像信号の同期信号を所定の時間だけ遅らせた
充分に大振幅のパルス信号を発生するとき、NPNTr66の
ベースに第４図ｂのＶB66に示すような電位が与えられ
れば、NPNTr65,66は比較器として動作し、NPNTr66のコ
レクタ電流は第４図ｃのようになる。ここでＩ1は定電
流源67の電流値である。PNPTr70,71はカレントミラーを
構成しているので、抵抗62と出力端子63の接続点には第
４図ｄのような信号が得られる。ここでＶOはクランプ
回路４の出力における同期信号先端の電位、ＶRは可変
電圧源８の出力電位、 ｖp＝Ｒ62×Ｉ1は混合されるパルスのレベル、ｖsはク
ランプ回路４の出力における同期信号レベルである。す
なわち、もし比較器７の二つの入力電位に差があれば、
その誤差電圧が増幅されて出力され、レベル検出器10を
介してGCA2を制御してその差を零にするように動作する
ので、ｖpとｖsの和がＶRとＶOの差に等しくなる。
ここでｖpは所定の値であるからｖsすなわち同期信号
レベルが一定になるように動作する。また映像信号レベ
ルがｖpよりも大きくなった場合は、映像信号レベルと
同期信号レベルとの和すなわち複合映像信号のレベルが
一定になるように動作する。
レベルが一定になるように動作する。また映像信号レベ
ルがｖpよりも大きくなった場合は、映像信号レベルと
同期信号レベルとの和すなわち複合映像信号のレベルが
一定になるように動作する。
発明が解決しようとする課題 一般に、映像信号の階調を忠実にするためにｖpの値
を充分に大きくとり、映像信号レベルの変化をそのまま
出力するように設定されるが、入力される複合映像信号
の同期信号が大幅に縮んでいる場合には同時信号が正規
のレベルに近づくようにGCA2の利得が大きくなるので、
出力端子３のレベルが異常に大きくなることがある。
を充分に大きくとり、映像信号レベルの変化をそのまま
出力するように設定されるが、入力される複合映像信号
の同期信号が大幅に縮んでいる場合には同時信号が正規
のレベルに近づくようにGCA2の利得が大きくなるので、
出力端子３のレベルが異常に大きくなることがある。
したがって、ビデオカメラのように同期信号レベルが
安定して正規のレベルとなっている信号を入力とする場
合と、テレビジョンチューナーのように同期信号レベル
が正規のレベルから逸脱する可能性がある信号を入力と
する場合とでｖpの値を切換えることが必要となる。
安定して正規のレベルとなっている信号を入力とする場
合と、テレビジョンチューナーのように同期信号レベル
が正規のレベルから逸脱する可能性がある信号を入力と
する場合とでｖpの値を切換えることが必要となる。
しかしながら、第３図において単純に定電流源67の電
流値Ｉ1を切換えることによってｖpを切換えると、第４
図ｄからわかるようにｖsのレベルが変化するすなわち
出力端子３における複合映像信号のレベルが変化すると
いう不都合が生じる。
流値Ｉ1を切換えることによってｖpを切換えると、第４
図ｄからわかるようにｖsのレベルが変化するすなわち
出力端子３における複合映像信号のレベルが変化すると
いう不都合が生じる。
したがって、第４図ｄにおいてｖpの変化と同じだけ
ＶRもしくはＶOを変化できるようなパルス混合器を実現
することが望まれる。
ＶRもしくはＶOを変化できるようなパルス混合器を実現
することが望まれる。
課題を解決するための手段 前記問題点を解決するために、本発明によるパルス混
合装置は、第１の入力端子に印加される入力信号に第１
の所定レベルの直流電位を第２の入力端子に印加される
制御パルスによって決められる所定の期間だけ混合する
第１の混合手段と、前記入力信号に第２の所定レベルの
直流電位が混合される期間を第３の入力端子に印加され
る選択信号によって前記所定の期間かもしくは常時のい
ずれかに選択する第２の混合手段とを具備するような構
成としたものである。
合装置は、第１の入力端子に印加される入力信号に第１
の所定レベルの直流電位を第２の入力端子に印加される
制御パルスによって決められる所定の期間だけ混合する
第１の混合手段と、前記入力信号に第２の所定レベルの
直流電位が混合される期間を第３の入力端子に印加され
る選択信号によって前記所定の期間かもしくは常時のい
ずれかに選択する第２の混合手段とを具備するような構
成としたものである。
作用 本発明は前述したような構成によって、第２の所定レ
ベルの直流電位を、混合されるパルスのレベルｖpの一
部とするか、クランプ回路４の出力における同期信号先
端の電位ＶOからのオフセット電圧とするかを選択でき
るので、混合されるパルスの先端の電位を変化させるこ
となく、パルスの振幅だけを切換えることができる。す
なわち第４図ｄにおいてｖpの変化と同じだけＶOに相当
する電位を変化させることができる。
ベルの直流電位を、混合されるパルスのレベルｖpの一
部とするか、クランプ回路４の出力における同期信号先
端の電位ＶOからのオフセット電圧とするかを選択でき
るので、混合されるパルスの先端の電位を変化させるこ
となく、パルスの振幅だけを切換えることができる。す
なわち第４図ｄにおいてｖpの変化と同じだけＶOに相当
する電位を変化させることができる。
実施例 以下本発明によるパルス混合装置の実施例について図
面を参照しながら説明する。
面を参照しながら説明する。
第１図は本発明の一実施例を用いた自動利得制御装置
の一例のブロック図を示すものであり、第３図と同一部
分については同一符号を付している。
の一例のブロック図を示すものであり、第３図と同一部
分については同一符号を付している。
第１図において、入力端子１に印加された複合映像信
号はGCA2を介して出力端子３へ出力されるとともにクラ
ンプ回路４へ供給される。クランプ回路４の出力は制御
パルス発生器５へ供給されるとともにパルス混合器６の
第１の入力端子61に供給され、抵抗62とパルス混合器出
力端子63を介して比較器７の正相入力端子に供給され
る。比較器７の逆相入力端子には可変電圧源８が接続さ
れる。制御パルス発生器５の出力は第２の入力端子64を
介してNPNTr65のベースに供給される。NPNTr65のエミッ
タは対になるNPNTr66のエミッタと定電流源67の一端に
接続される。定電流源67の他端は接地される。NPNTr65
のコレクタは電源供給端子72に接続される。NPNTr66の
ベースは抵抗73を介して電源供給端子72に接続されると
ともに抵抗74と抵抗75を介して接地される。コレクタは
PNPTr70のコレクタ及びベースに接続されるとともにPNP
Tr71のベースに接続される。PNPTr70,71のエミッタはと
もに電源供給端子72に接続され、Tr71のコレクタは抵抗
62と出力端子63との接続点に接続される。
号はGCA2を介して出力端子３へ出力されるとともにクラ
ンプ回路４へ供給される。クランプ回路４の出力は制御
パルス発生器５へ供給されるとともにパルス混合器６の
第１の入力端子61に供給され、抵抗62とパルス混合器出
力端子63を介して比較器７の正相入力端子に供給され
る。比較器７の逆相入力端子には可変電圧源８が接続さ
れる。制御パルス発生器５の出力は第２の入力端子64を
介してNPNTr65のベースに供給される。NPNTr65のエミッ
タは対になるNPNTr66のエミッタと定電流源67の一端に
接続される。定電流源67の他端は接地される。NPNTr65
のコレクタは電源供給端子72に接続される。NPNTr66の
ベースは抵抗73を介して電源供給端子72に接続されると
ともに抵抗74と抵抗75を介して接地される。コレクタは
PNPTr70のコレクタ及びベースに接続されるとともにPNP
Tr71のベースに接続される。PNPTr70,71のエミッタはと
もに電源供給端子72に接続され、Tr71のコレクタは抵抗
62と出力端子63との接続点に接続される。
抵抗74,75の接続点はNPNTr76のベースに接続され、NP
NTr76のコレクタはTr65,66の共通エミッタに接続され、
エミッタは対になるNPNTr77のエミッタと定電流源78の
一端に接続される。定電流源78の他端は接地される。NP
NTr77のコレクタはTr66のコレクタに接続され、ベース
は抵抗79を介してパルス混合器６の第３の入力端子80に
接続されるとともに抵抗81を介して接地される。
NTr76のコレクタはTr65,66の共通エミッタに接続され、
エミッタは対になるNPNTr77のエミッタと定電流源78の
一端に接続される。定電流源78の他端は接地される。NP
NTr77のコレクタはTr66のコレクタに接続され、ベース
は抵抗79を介してパルス混合器６の第３の入力端子80に
接続されるとともに抵抗81を介して接地される。
比較器７の出力はレベル検出器10を介してGCAの制御
端子へ供給されGCA2の出力レベルを制御する。
端子へ供給されGCA2の出力レベルを制御する。
第２図に、第１図に示した一実施例の動作を説明する
ための波形図を示す。
ための波形図を示す。
入力端子１に第２図ａに示すような複合映像信号が入
力され、制御パルス発生器５の出力に第２図ｂに示すよ
うな入力された複合映像信号の同期信号を所定の時間だ
け遅らせた充分に大振幅のパルス信号が得られる場合、
NTNTr66のベースに第２図ｂのＶB66に示すような電位が
与えられれば、NPNTr65,66は比較器として動作する。さ
らに第３の入力端子80がローレベルのとき、定電流源78
の電流Ｉ2はNPNTr76を介してNPNTr65,66の共通エミッタ
から流れ込むので、NPNTr66のコレクタ電流は第２図ｃ
の左側のようになる。ここでＩ1は定電流源67の電流値
である。さらにPNPTr70,71はカレントミラーを構成して
いるので、PNPTr71のコレクタ電流も第２図ｃの左側の
ようになる。
力され、制御パルス発生器５の出力に第２図ｂに示すよ
うな入力された複合映像信号の同期信号を所定の時間だ
け遅らせた充分に大振幅のパルス信号が得られる場合、
NTNTr66のベースに第２図ｂのＶB66に示すような電位が
与えられれば、NPNTr65,66は比較器として動作する。さ
らに第３の入力端子80がローレベルのとき、定電流源78
の電流Ｉ2はNPNTr76を介してNPNTr65,66の共通エミッタ
から流れ込むので、NPNTr66のコレクタ電流は第２図ｃ
の左側のようになる。ここでＩ1は定電流源67の電流値
である。さらにPNPTr70,71はカレントミラーを構成して
いるので、PNPTr71のコレクタ電流も第２図ｃの左側の
ようになる。
一方、第３の入力端子80がハイレベルのとき、定電流
源78の電流Ｉ2はNPNTr77を介してPNPTr70のコレクタか
ら流れ込むので、PNPTr71のコレクタ電流は第２図ｃの
右側のように常にＩ2と同じかそれ以上となる。
源78の電流Ｉ2はNPNTr77を介してPNPTr70のコレクタか
ら流れ込むので、PNPTr71のコレクタ電流は第２図ｃの
右側のように常にＩ2と同じかそれ以上となる。
したがって、出力端子63には各々第２図ｄの左側及び
右側のような信号が得られる。ここでＶOはクランプ回
路４の出力における同期信号先端の電位、ＶRは可変電
圧源８の出力電位、 ｖp＝Ｒ62×（Ｉ1＋Ｉ2）ｖs1は各々第３の入力端子80
がローレベルのときに混合されるパルスのレベルとクラ
ンプ回路４の出力における同期信号レベル、ｖp2＝Ｒ62
×Ｉ1,vs2は各々第３の入力端子80がハイレベルのとき
に混合されるパルスのレベルとクランプ回路４の出力に
おける同期信号レベル、ｖo2＝Ｒ62×Ｉ2はこのときの
抵抗62の両端で発生するオフセット電圧である。
右側のような信号が得られる。ここでＶOはクランプ回
路４の出力における同期信号先端の電位、ＶRは可変電
圧源８の出力電位、 ｖp＝Ｒ62×（Ｉ1＋Ｉ2）ｖs1は各々第３の入力端子80
がローレベルのときに混合されるパルスのレベルとクラ
ンプ回路４の出力における同期信号レベル、ｖp2＝Ｒ62
×Ｉ1,vs2は各々第３の入力端子80がハイレベルのとき
に混合されるパルスのレベルとクランプ回路４の出力に
おける同期信号レベル、ｖo2＝Ｒ62×Ｉ2はこのときの
抵抗62の両端で発生するオフセット電圧である。
すなわち、もし比較器７の二つの入力電位に差があれ
ば、その誤差電圧が増幅されて出力され、レベル検出器
10を介してGCA2を制御してその差を零にするように動作
するので、第３の入力端子80がローレベルのときには、 ｖp1＋ｖs1＝ＶR−ＶO ……（１） また第３の入力端子80がハイレベルのときには、 ｖp2＋ｖs2＋ｖo2＝ＶR−ＶO ……（２） となる。（１），（２）式より ｖs1−ｖs2＝ｖp1−（ｖp2＋ｖo2） ……（３） となり、上記のように ｖp1＝Ｒ62（Ｉ1＋Ｉ2）＝ｖp2＋ｖ02であるから（３）
式の右辺は零となる。したがって、第３の入力端子80が
ローレベルでもハイレベルでも、すなわち混合されるパ
ルスのレベルを切換えても、クランプ回路４の出力にお
ける同期信号レベルすなわち出力端子３における同期信
号レベルは一定となる。
ば、その誤差電圧が増幅されて出力され、レベル検出器
10を介してGCA2を制御してその差を零にするように動作
するので、第３の入力端子80がローレベルのときには、 ｖp1＋ｖs1＝ＶR−ＶO ……（１） また第３の入力端子80がハイレベルのときには、 ｖp2＋ｖs2＋ｖo2＝ＶR−ＶO ……（２） となる。（１），（２）式より ｖs1−ｖs2＝ｖp1−（ｖp2＋ｖo2） ……（３） となり、上記のように ｖp1＝Ｒ62（Ｉ1＋Ｉ2）＝ｖp2＋ｖ02であるから（３）
式の右辺は零となる。したがって、第３の入力端子80が
ローレベルでもハイレベルでも、すなわち混合されるパ
ルスのレベルを切換えても、クランプ回路４の出力にお
ける同期信号レベルすなわち出力端子３における同期信
号レベルは一定となる。
発明の効果 以上の説明から明らかなように本発明によれば、比較
的簡単な構成で、混合されるパルスのレベルを切換えた
ときでもパルス先端の電位が変化しないという特徴を持
つパルス混合装置を実現できる。
的簡単な構成で、混合されるパルスのレベルを切換えた
ときでもパルス先端の電位が変化しないという特徴を持
つパルス混合装置を実現できる。
第１図は本発明によるパルス混合装置の一実施例を用い
た自動利得制御装置を示すブロック図、第２図は同装置
の動作を示すための波形図、第３図は従来のパルス混合
装置を用いた自動利得制御装置を示すブロック図、第４
図は同装置の動作を説明するための波形図である。 １……入力端子、２……利得制御アンプ、３……出力端
子、４……クランプ回路、５……制御パルス発生器、６
……パルス混合装置、７……比較器、８……可変電圧
源、10……レベル検出器。
た自動利得制御装置を示すブロック図、第２図は同装置
の動作を示すための波形図、第３図は従来のパルス混合
装置を用いた自動利得制御装置を示すブロック図、第４
図は同装置の動作を説明するための波形図である。 １……入力端子、２……利得制御アンプ、３……出力端
子、４……クランプ回路、５……制御パルス発生器、６
……パルス混合装置、７……比較器、８……可変電圧
源、10……レベル検出器。
Claims (1)
- 【請求項１】第１の入力端子に印加される入力信号に第
１の所定レベルの直流電位を第２の入力端子に印加され
る制御パルスによって決められる所定の期間だけ混合す
る第１の混合手段と、前記入力信号に第２の所定レベル
の直流電位が混合される期間を第３の入力端子に印加さ
れる選択信号によって前記所定の期間かもしくは常時の
いずれかに選択する第２の混合手段とを具備することを
特徴とするパルス混合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30798788A JPH082093B2 (ja) | 1988-12-06 | 1988-12-06 | パルス混合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30798788A JPH082093B2 (ja) | 1988-12-06 | 1988-12-06 | パルス混合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02154584A JPH02154584A (ja) | 1990-06-13 |
| JPH082093B2 true JPH082093B2 (ja) | 1996-01-10 |
Family
ID=17975541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30798788A Expired - Fee Related JPH082093B2 (ja) | 1988-12-06 | 1988-12-06 | パルス混合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH082093B2 (ja) |
-
1988
- 1988-12-06 JP JP30798788A patent/JPH082093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02154584A (ja) | 1990-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495470A (en) | Offset balancing method and apparatus for a DC amplifier | |
| US4064406A (en) | Generator for producing a sawtooth and a parabolic signal | |
| JPH01136419A (ja) | 発振回路 | |
| JPS6228908B2 (ja) | ||
| US3812387A (en) | Monolithic horizontal processing circuit with selectable duty cycle | |
| JPH02154584A (ja) | パルス混合装置 | |
| JP2540849B2 (ja) | 映像信号処理回路 | |
| JP3322890B2 (ja) | ガンマオフセット調整回路 | |
| JP2587917B2 (ja) | カツトオフ調整装置 | |
| JP2553676B2 (ja) | クランプ回路 | |
| KR940002931B1 (ko) | 수평 afc 회로 | |
| JP3271078B2 (ja) | ゲインコントロール回路 | |
| JPS6314531Y2 (ja) | ||
| KR0115461Y1 (ko) | 영상신호의 포화 보상 회로 | |
| JPH0748864B2 (ja) | Ｓｅｃａｍ色光度復調器 | |
| JP2925243B2 (ja) | ビデオ信号切換回路 | |
| US5999221A (en) | Horizontal synchronization pulse generation circuit | |
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| JPH0325050B2 (ja) | ||
| JPH0518307B2 (ja) | ||
| JPH0294872A (ja) | クランプ回路 | |
| JPH0139014Y2 (ja) | ||
| KR850001618Y1 (ko) | 텔레비젼 수평발진기 위상제어 장치 | |
| KR830001146B1 (ko) | 신호 변환회로 | |
| JP2778034B2 (ja) | ダブルバランスミキサー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |