JPH08212019A - 半導体ディスク装置 - Google Patents

半導体ディスク装置

Info

Publication number
JPH08212019A
JPH08212019A JP1403095A JP1403095A JPH08212019A JP H08212019 A JPH08212019 A JP H08212019A JP 1403095 A JP1403095 A JP 1403095A JP 1403095 A JP1403095 A JP 1403095A JP H08212019 A JPH08212019 A JP H08212019A
Authority
JP
Japan
Prior art keywords
data
storage area
erase block
block number
chain information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1403095A
Other languages
English (en)
Inventor
Shigenori Miyauchi
成典 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1403095A priority Critical patent/JPH08212019A/ja
Priority to GB9525537A priority patent/GB2297637B/en
Priority to US08/580,410 priority patent/US5627783A/en
Priority to KR1019960001047A priority patent/KR100193779B1/ko
Publication of JPH08212019A publication Critical patent/JPH08212019A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0664—Virtualisation aspects at device level, e.g. emulation of a storage device or system

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

(57)【要約】 【構成】 論理消去ブロック番号格納領域と、データを
格納する複数のデータ格納領域と、前記データ格納領域
にデータが格納されているか否かを表すデータ状態フラ
グを格納する前記データ格納領域毎のデータ状態フラグ
領域と、更新先の場所を表す連鎖情報を格納する前記デ
ータ格納領域毎の更新データ連鎖情報格納領域とから構
成される消去ブロックを複数有するフラッシュメモリ８
Ａと、論理セクタアドレスを論理消去ブロック番号とそ
のオフセット値に変換し、この変換した論理消去ブロッ
ク番号とそのオフセット値に基づいて前記フラッシュメ
モリ８Ａ上の該当消去ブロック及び該当データ格納領域
を捜し出し、該当更新データ連鎖情報格納領域に連鎖情
報が存在しなければ前記該当データ格納領域の内容を読
み出すＣＰＵ４とを備える。 【効果】 データ管理用のアドレス変換テーブルが不要
となり、その分データエリアを大きくできる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、フラッシュメモリを
記憶媒体として用いた半導体ディスクカード等の半導体
ディスク装置に関するものである。
【０００２】
【従来の技術】今日、パーソナルコンピュータの分野に
おいて比較的大容量のデータを記憶させておく際には、
ハードディスク装置などの磁気記憶媒体が用いられるこ
とが多い。これは、消費電力こそ大きいがコストパフォ
ーマンスが非常によいためである。
【０００３】一方、フラッシュメモリ等の半導体メモリ
を上記ハードディスク装置のように動作させる半導体デ
ィスク装置が出現した。この半導体ディスク装置は上記
ハードディスク装置と違いモーターなどのメカニカルな
部分が存在しないため、コストパフォーマンスは磁気記
憶媒体に遅れをとるものの低消費電力、高信頼性という
面を生かし携帯情報端末などに普及しつつある。
【０００４】なお、フラッシュメモリの特徴は以下のと
おりである。第１に、電気的にデータの書き込み、消去
が可能な不揮発メモリである。第２に、データが既に書
き込まれているメモリセルにデータを上書きすることは
できない（このため、常に消去動作がつきまとう）。第
３に、データの消去単位は、数Ｋ〜数十ＫＢｙｔｅ単位
である。第４に、書き込み、消去回数に制限がある。
【０００５】従来の半導体ディスク装置の構成について
図１０、図１１、図１２及び図１３を参照しながら説明
する。図１０は、従来の半導体ディスク装置の全体構成
を示すブロック図である。図１１は、図１０のアドレス
変換テーブルの内部構成を示す図である。図１２は、図
１０のフラッシュメモリの内部構成を示す図である。ま
た、図１３は、図１２の消去ブロックの内部構成を示す
図である。
【０００６】図１０において、従来の半導体ディスク装
置２は、インターフェイス回路３と、ＣＰＵ４と、アド
レス変換テーブル５と、フラッシュ制御回路６と、デー
タ入出力用セクタバッファ７と、フラッシュメモリ８と
を備える。
【０００７】半導体ディスク装置２と接続するホスト１
の代表的な例は、ノートパソコンや携帯情報端末であ
る。半導体ディスク装置２は、現在の所、カード型のリ
ムーバブルタイプが主流である。インターフェイス回路
３は、ホスト１との情報をやりとりする。ＣＰＵ４は、
データの入出力及びフラッシュメモリ８への命令を出力
する。
【０００８】論理セクタ／物理セクタアドレス変換テー
ブル５は、論理セクタアドレスを物理セクタアドレスに
変換するためのテーブルである。論理セクタアドレス
（ＬＳＡ：Logical Sector Address）とはホスト１が半
導体ディスク装置２に指定するセクタアドレスのことで
ある。また、物理セクタアドレス（ＰＳＡ：Physical S
ector Address）とは、半導体ディスク装置２内で使用
されるフラッシュメモリ８のアドレスのことである。
【０００９】フラッシュ制御回路６は、複雑でないフラ
ッシュメモリ８のデータ処理を行う。単純なデータの受
け渡し等はフラッシュ制御回路６で行い、他の処理はＣ
ＰＵ４で行う。データ入出力用セクタバッファ７は、デ
ータをフラッシュメモリ８からインターフェース回路３
を通して出力、あるいはインターフェース回路３を通し
てフラッシュメモリ８にデータを入力する際に用いられ
る。
【００１０】図１１において、アドレス変換テーブル５
は、論理セクタアドレス（ＬＳＡ）格納部と物理セクタ
アドレス（ＰＳＡ）格納部とから構成される。
【００１１】ＬＳＡ格納部には論理セクタアドレスが保
存されている。内容は固定されている。ＰＳＡ格納部に
は任意の（図では１〜ｎ）フラッシュメモリ８のセクタ
番号が保存される。このアドレス変換テーブル５を用い
ることで、ホスト１が指定する論理セクタアドレスに左
右されることなく内部管理に都合のよい物理セクタアド
レスにデータを保存することができる。このアドレス変
換テーブル５は、頻繁に書き込み・消去されるのでＳＲ
ＡＭで構成するのが一般的である。
【００１２】このアドレス変換テーブル５の容量は、次
のような条件のとき以下のようになる。２０メガバイト
（ＭByte）のフラッシュメモリ８を使用し、データの入
出力単位（セクタ）を５１２バイト（Byte）とすると、
半導体ディスク装置２内のセクタ数は次のようになる。 半導体ディスク装置２内のセクタ数＝２０メガバイト÷
５１２バイト＝４０９６０セクタ
【００１３】次に、「４０９６０」を２進数表現する際
に必要なビット数は、ｌｎ４０９６０÷ｌｎ２＝１５.
３となり、１６桁必要となる。
【００１４】これにより必要なアドレス変換テーブル５
の容量は、４０９６０×１６＝６５５３６０ビットとな
り、最終的に、８０キロバイト（ＫByte）必要となる。
【００１５】図１２において、フラッシュメモリ８は、
複数の消去ブロック９と、予備の複数の消去ブロック９
とから構成される。
【００１６】フラッシュメモリ８は電気的に書き込み消
去可能な不揮発メモリである。不揮発であるためＤＲＡ
Ｍ・ＳＲＡＭのように電池によるバックアップの必要も
なく、また電気的にデータの消去が可能なのでＥＰＲＯ
Ｍと違いボードから外すことなくデータを変更すること
ができる。１セルで１ビットのデータを記憶することが
できるため、ＥＥＲＲＯＭより安価にメモリを作製する
ことができる。以上の点がフラッシュメモリ８の長所に
あたる。短所としては、消去回数に１万回〜１０万回程
度の上限があること、書き込みの際には必ず消去動作が
必要なこと（このためデータがすでに書き込まれている
セルに上書きすることは不可能）、消去単位は数Ｋ〜数
十ＫByteのブロック単位であること、等が上げられる。
【００１７】図１３において、１つの消去ブロック９
は、先頭に消去ブロック情報格納領域１０と、複数のデ
ータ格納領域１１と、ＬＳＡ格納領域１２とを有する。
【００１８】消去ブロック情報格納領域１０に現在のブ
ロック消去回数を格納しておく。データ格納領域１１
は、通常５１２バイト（＝１セクタ）の大きさである。
ＬＳＡ格納領域１２はセクタごとに存在し、データを書
き込む際にホスト１が指定したＬＳＡを格納しておく。
これは、論理セクタ／物理セクタアドレス変換テーブル
５をＳＲＡＭで構成した際、電源オフと同時にデータが
消えてしまうためである。電源をオンにしたときに全て
のセクタのＬＳＡ格納領域１２を検索しＳＲＡＭテーブ
ル５を再構築する際に用いられる。
【００１９】つぎに、従来の半導体ディスク装置の動作
について図１４、図１５及び図１６を参照しながら説明
する。図１４は、従来の半導体ディスク装置の読み出し
動作を説明するための図である。また、図１５及び図１
６は、従来の半導体ディスク装置の書き込み動作を説明
するための図である。
【００２０】フラッシュメモリ８を用いた半導体ディス
ク装置２はハードディスク装置とは異なり、データを上
書きすることができない。従って、ホスト１から送られ
てくるデータの論理セクタアドレスとそのデータをフラ
ッシュメモリ８のどの物理セクタアドレスに書き込むか
を示すアドレス変換テーブル５をＳＲＡＭ内に記憶させ
ておくことが行われる。このテーブル５を用いることで
ＬＳＡに左右されることなくフラッシュメモリ８の記憶
領域を有効に使用することが可能となる。
【００２１】まず、半導体ディスク装置２からのデータ
の読み出し動作を図１４で説明する。ホスト１は読み出
したいデータのセクタアドレスを半導体ディスク装置２
に送る。ホスト１から送られてくるアドレスデータには
２種類ある。ＬＳＡ形式とＣＨＳ形式である。ＬＳＡ形
式が１〜ｎまでの通し番号でセクタを指定するのに対
し、ＣＨＳ形式はハードディスク装置で使用されるシリ
ンダ・ヘッド・セクタという３つのデータの組み合わせ
でデータ領域を指定する。半導体ディスク装置２内では
ＬＳＡ／ＰＳＡアドレス変換テーブル５を用いるため、
ホスト１からＣＨＳ形式のデータが入力された場合は、
例えばインターフェース回路内でＬＳＡに変換し次の作
業に移る。
【００２２】ＣＰＵ４は、アドレス変換テーブル５を用
いてホスト１が指定したＬＳＡをＰＳＡにアドレス変換
する。最後にＰＳＡに対応したフラッシュメモリ８内か
らデータが読み出される。
【００２３】例えば、ホスト１が指定したＬＳＡが
「２」であった場合、アドレス変換テーブル５により
「６」というＰＳＡに変換される。これにより、「Ａ」
というデータが読み出されることになる。ＬＳＡ格納領
域１２にはＬＳＡである「２」が格納されている。
【００２４】次に、半導体ディスク装置２へのデータの
書き込み動作を図１５及び図１６で説明する。「Ａ」、
「Ｂ」、「Ｃ」というデータがＰＳＡの「１」、
「３」、「７」に格納されている状態を初期状態とす
る。データを書き込む際に注意しなければならないのは
フラッシュメモリ８はデータの再書き込みができないと
いう点である。上記初期状態の場合、ＰＳＡ「１」、
「３」、「７」の領域である。
【００２５】データが書き込まれていないＬＳＡをホス
ト１が指定してきた場合は、ＣＰＵ４は、フラッシュメ
モリ８内の適当な空き領域（ＰＳＡ「２」、「４」〜
「６」、「８」〜「１２」）にデータを書き込み、アド
レス変換テーブル５内のデータを更新する。図１５は、
ＬＳＡ「４」へ「Ｄ」というデータの書き込みをホスト
が指定した場合の例である。データ「Ｄ」とホスト１が
指定したＬＳＡを空き領域ＰＳＡ「４」に書き込み、ア
ドレス変換テーブル５のＬＳＡ「４」に対応したＰＳＡ
の部分にＰＳＡの値「４」を書き込む。
【００２６】ホスト１から、既にデータが書き込まれて
いる領域への再書き込みが要求された場合（例えば、同
名ファイルの上書き保存）であっても、再書き込みデー
タをフラッシュメモリ８の空き領域に書き込み、アドレ
ス変換テーブル５を更新する。図１６は、ＬＳＡ「２」
のデータを再書き込みした際の結果である。更新データ
「Ｂ’」を空き領域ＰＳＡ「５」に書き込み、アドレス
変換テーブル５のＬＳＡ「２」に対応するＰＳＡを
「５」と更新する。なお、ＰＳＡ「３」が使用済みデー
タであることは、カード内のＣＰＵ４は認識しておかな
ければならない。
【００２７】
【発明が解決しようとする課題】上述したような従来の
半導体ディスク装置では、アドレス変換テーブル５がセ
クタ（データ管理の最小単位）ごとに１つのＰＳＡを格
納するメモリ領域が必要となるため、フラッシュメモリ
８が大容量になるにつれアドレス変換テーブル５も大容
量となるという問題点があった。
【００２８】この発明は、前述した問題点を解決するた
めになされたもので、メモリ管理用アドレス変換テーブ
ルを必要としない半導体ディスク装置を得ることを目的
とする。
【００２９】また、この発明は、アドレス変換テーブル
の容量を小さくできる半導体ディスク装置を得ることを
目的とする。
【００３０】
【課題を解決するための手段】この発明に係る半導体デ
ィスク装置は、論理消去ブロック番号を格納する論理消
去ブロック番号格納領域と、データを格納する複数のデ
ータ格納領域と、前記データ格納領域にデータが格納さ
れているか否かを表すデータ状態フラグを格納する前記
データ格納領域毎のデータ状態フラグ領域と、更新先の
場所を表す連鎖情報を格納する前記データ格納領域毎の
更新データ連鎖情報格納領域とから構成される消去ブロ
ックを複数有するフラッシュメモリと、前記論理消去ブ
ロック番号、前記データ状態フラグ、及び前記連鎖情報
に基づいて前記フラッシュメモリ上のデータを管理する
ＣＰＵとを備えたものである。
【００３１】また、この発明に係る半導体ディスク装置
は、前記ＣＰＵが、論理セクタアドレスを論理消去ブロ
ック番号とそのオフセット値に変換し、この変換した論
理消去ブロック番号とそのオフセット値に基づいて前記
フラッシュメモリ上の該当消去ブロック及び該当データ
格納領域を捜し出し、該当更新データ連鎖情報格納領域
に連鎖情報が存在しなければ前記該当データ格納領域の
内容を読み出し、前記該当更新データ連鎖情報格納領域
に前記連鎖情報が存在すればその連鎖情報に基づいて該
当データ格納領域の内容を読み出すものである。
【００３２】また、この発明に係る半導体ディスク装置
は、前記ＣＰＵが、論理セクタアドレスを論理消去ブロ
ック番号とそのオフセット値に変換し、この変換した論
理消去ブロック番号とそのオフセット値に基づいて前記
フラッシュメモリ上の該当消去ブロック及び該当データ
格納領域を捜し出し、該当データ状態フラグが未使用を
示すときは前記該当データ格納領域にデータを書き込
み、前記該当データ状態フラグを使用中にし、前記該当
データ状態フラグが使用中を示すときは空きのデータ格
納領域を捜し出してそこにデータを書き込み、このデー
タ格納領域に対応するデータ状態フラグを使用中にする
とともに、前の使用中のデータ格納領域に対応する更新
データ連鎖情報格納領域に連鎖情報を書き込むものであ
る。
【００３３】また、この発明に係る半導体ディスク装置
は、論理消去ブロック番号を格納する論理消去ブロック
番号格納領域と、データを格納する複数のデータ格納領
域と、前記データ格納領域にデータが格納されているか
否かを表すデータ状態フラグを格納する前記データ格納
領域毎のデータ状態フラグ領域と、更新先の場所を表す
連鎖情報を格納する前記データ格納領域毎の更新データ
連鎖情報格納領域とから構成される消去ブロックを複数
有するフラッシュメモリと、前記論理消去ブロック番号
を物理消去ブロック番号へ変換するためのアドレス変換
テーブルと、前記論理消去ブロック番号、前記データ状
態フラグ、及び前記連鎖情報に基づいて前記フラッシュ
メモリ上のデータを管理するＣＰＵとを備えたものであ
る。
【００３４】また、この発明に係る半導体ディスク装置
は、前記ＣＰＵが、論理セクタアドレスを論理消去ブロ
ック番号とそのオフセット値に変換し、前記アドレス変
換テーブルに基づいて前記論理消去ブロック番号を物理
消去ブロック番号へ変換し、この物理消去ブロック番号
とそのオフセット値に基づいて前記フラッシュメモリ上
の該当消去ブロック及び該当データ格納領域を捜し出
し、該当更新データ連鎖情報格納領域に連鎖情報が存在
しなければ前記該当データ格納領域の内容を読み出すも
のである。
【００３５】さらに、この発明に係る半導体ディスク装
置は、前記ＣＰＵが、論理セクタアドレスを論理消去ブ
ロック番号とそのオフセット値に変換し、前記アドレス
変換テーブルに基づいて前記論理消去ブロック番号を物
理消去ブロック番号へ変換し、この物理消去ブロック番
号とそのオフセット値に基づいて前記フラッシュメモリ
上の該当消去ブロック及び該当データ格納領域を捜し出
し、該当データ状態フラグが未使用を示すときは前記該
当データ格納領域にデータを書き込み、前記該当データ
状態フラグを使用中にするものである。
【００３６】
【作用】この発明に係る半導体ディスク装置において
は、論理消去ブロック番号を格納する論理消去ブロック
番号格納領域と、データを格納する複数のデータ格納領
域と、前記データ格納領域にデータが格納されているか
否かを表すデータ状態フラグを格納する前記データ格納
領域毎のデータ状態フラグ領域と、更新先の場所を表す
連鎖情報を格納する前記データ格納領域毎の更新データ
連鎖情報格納領域とから構成される消去ブロックを複数
有するフラッシュメモリと、前記論理消去ブロック番
号、前記データ状態フラグ、及び前記連鎖情報に基づい
て前記フラッシュメモリ上のデータを管理するＣＰＵと
を備えたので、データ管理用のアドレス変換テーブルが
不要となり、その分データエリアを大きくできる。
【００３７】また、この発明に係る半導体ディスク装置
においては、前記ＣＰＵが、論理セクタアドレスを論理
消去ブロック番号とそのオフセット値に変換し、この変
換した論理消去ブロック番号とそのオフセット値に基づ
いて前記フラッシュメモリ上の該当消去ブロック及び該
当データ格納領域を捜し出し、該当更新データ連鎖情報
格納領域に連鎖情報が存在しなければ前記該当データ格
納領域の内容を読み出し、前記該当更新データ連鎖情報
格納領域に前記連鎖情報が存在すればその連鎖情報に基
づいて該当データ格納領域の内容を読み出すので、デー
タ管理用のアドレス変換テーブルが不要となり、その分
データエリアを大きくできる。
【００３８】また、この発明に係る半導体ディスク装置
においては、前記ＣＰＵが、論理セクタアドレスを論理
消去ブロック番号とそのオフセット値に変換し、この変
換した論理消去ブロック番号とそのオフセット値に基づ
いて前記フラッシュメモリ上の該当消去ブロック及び該
当データ格納領域を捜し出し、該当データ状態フラグが
未使用を示すときは前記該当データ格納領域にデータを
書き込み、前記該当データ状態フラグを使用中にし、前
記該当データ状態フラグが使用中を示すときは空きのデ
ータ格納領域を捜し出してそこにデータを書き込み、こ
のデータ格納領域に対応するデータ状態フラグを使用中
にするとともに、前の使用中のデータ格納領域に対応す
る更新データ連鎖情報格納領域に連鎖情報を書き込むの
で、データ管理用のアドレス変換テーブルが不要とな
り、その分データエリアを大きくできる。
【００３９】また、この発明に係る半導体ディスク装置
においては、論理消去ブロック番号を格納する論理消去
ブロック番号格納領域と、データを格納する複数のデー
タ格納領域と、前記データ格納領域にデータが格納され
ているか否かを表すデータ状態フラグを格納する前記デ
ータ格納領域毎のデータ状態フラグ領域と、更新先の場
所を表す連鎖情報を格納する前記データ格納領域毎の更
新データ連鎖情報格納領域とから構成される消去ブロッ
クを複数有するフラッシュメモリと、前記論理消去ブロ
ック番号を物理消去ブロック番号へ変換するためのアド
レス変換テーブルと、前記論理消去ブロック番号、前記
データ状態フラグ、及び前記連鎖情報に基づいて前記フ
ラッシュメモリ上のデータを管理するＣＰＵとを備えた
ので、データ管理用のアドレス変換テーブルを小さくで
き、その分データエリアを大きくできる。
【００４０】また、この発明に係る半導体ディスク装置
においては、前記ＣＰＵが、論理セクタアドレスを論理
消去ブロック番号とそのオフセット値に変換し、前記ア
ドレス変換テーブルに基づいて前記論理消去ブロック番
号を物理消去ブロック番号へ変換し、この物理消去ブロ
ック番号とそのオフセット値に基づいて前記フラッシュ
メモリ上の該当消去ブロック及び該当データ格納領域を
捜し出し、該当更新データ連鎖情報格納領域に連鎖情報
が存在しなければ前記該当データ格納領域の内容を読み
出すので、データ管理用のアドレス変換テーブルを小さ
くでき、その分データエリアを大きくできる。
【００４１】さらに、この発明に係る半導体ディスク装
置においては、前記ＣＰＵが、論理セクタアドレスを論
理消去ブロック番号とそのオフセット値に変換し、前記
アドレス変換テーブルに基づいて前記論理消去ブロック
番号を物理消去ブロック番号へ変換し、この物理消去ブ
ロック番号とそのオフセット値に基づいて前記フラッシ
ュメモリ上の該当消去ブロック及び該当データ格納領域
を捜し出し、該当データ状態フラグが未使用を示すとき
は前記該当データ格納領域にデータを書き込み、前記該
当データ状態フラグを使用中にするので、データ管理用
のアドレス変換テーブルを小さくでき、その分データエ
リアを大きくできる。
【００４２】
【実施例】
実施例１．以下、この発明の実施例１の構成について図
１、図２、図３及び図４を参照しながら説明する。図１
は、この発明の実施例１の全体構成を示すブロック図で
ある。図２は、図１のフラッシュメモリの内部構成を示
す図である。図３は、図２の消去ブロックの内部構成を
示す図である。図４は、図３の消去ブロック情報格納領
域の内部構成を示す図である。なお、各図中、同一符号
は同一又は相当部分を示す。
【００４３】図１において、この実施例１に係る半導体
ディスク装置２Ａは、インターフェイス回路３と、ＣＰ
Ｕ４と、フラッシュ制御回路６と、データ入出力用セク
タバッファ７と、フラッシュメモリ８Ａとを備える。
【００４４】従来の半導体ディスク装置２との違いは、
論理セクタ／物理セクタアドレス変換テーブルがない点
である。その分、フラッシュメモリ８Ａが大きくなって
いる。
【００４５】図２において、フラッシュメモリ８Ａは、
複数の消去ブロック９Ａと、予備の複数の消去ブロック
９Ａとから構成される。
【００４６】メインメモリに使用するフラッシュメモリ
８Ａは、従来と同様ブロック消去型（消去ブロック単位
は数Ｋ〜数十Ｋバイト）のフラッシュメモリを用いる。
このため、フラッシュメモリ内部ブロック構成は従来と
同様である。
【００４７】図３において、１つの消去ブロック９Ａ
は、先頭に消去ブロック情報格納領域２０と、複数のデ
ータ格納領域２１と、データ格納領域２１毎のデータ状
態フラグ２２と更新データ連鎖情報（連鎖データ）格納
領域２３とを有する。なお、データ格納領域２１は、５
１２バイト（＝１セクタ）程度の大きさが一般的であ
る。
【００４８】データ状態フラグ２２には、データ格納領
域２１に格納されているデータがどのような状態のもの
かを示すためのデータが格納される。データ格納領域２
１の状態は、未使用領域、使用領域（連鎖データな
し）、使用領域（連鎖データあり）、不必要データ領域
（他の領域に更新済みで消去待ち領域）の４状態が考え
られる。
【００４９】「０００」は未使用領域、「００１」は使
用領域（連鎖データなし）、「０１１」は使用領域（連
鎖データあり）、「１１１」は不必要データ領域という
ように、各状態はビットの組み合わせで表現する。フラ
ッシュメモリ８Ａは上書き不可能であるのでこのような
ビット表現を用いることになる（「０１０」等の表現は
使えない）。
【００５０】連鎖データは、同一領域に上書き命令がホ
スト１から要求された場合に用いる。フラッシュメモリ
８Ａは上書き不可能なメモリであるため、データの上書
きを要求された場合に他の空き領域にデータを書き込む
ことで対応する。この際、更新データ先を更新前のデー
タ領域から検索できる必要があるので更新先の場所を記
憶しておくために更新データ連鎖情報格納領域２３内の
連鎖データが使われる。
【００５１】図４において、消去ブロック情報格納領域
２０は、消去回数格納領域２４と、論理消去ブロック番
号格納領域２５と、その他の情報の格納領域２６とから
構成される。
【００５２】消去回数格納領域２４には、今まで行われ
たブロック消去回数を格納する。フラッシュメモリ８Ａ
は消去回数が１０万〜１００万回程度であるから３バイ
トもあれば十分である。論理消去ブロック番号格納領域
２５には、論理消去ブロック番号が格納される。論理消
去ブロック番号（ＰＬＢＮ：Physical-Logical BlockNu
mber）とは、物理的な（固定された）消去ブロック番号
（ＰＢＮ：PhysicalBlock Number）とちがい、全ての消
去ブロックにつけられるものでどの論理消去ブロック番
号も重ならない。このため、物理的な消去ブロック番号
とメモリ管理に使われる論理消去ブロック番号は１対１
で対応させることができる。仮に２０ＭＢの半導体ディ
スクカードを作製する場合、消去ブロック数は３２０ブ
ロック程度で構成されるから論理消去ブロック番号格納
領域には２バイト必要である。
【００５３】この実施例１によるアドレスの算出方法に
ついて説明する。ホスト１から送られてくるアドレスは
ＣＨＳもしくはＬＳＡの形式である。もし、ＣＨＳ形式
で送られてきた場合は例えばインターフェース回路３で
ＬＳＡ形式に変換する。次にＰＳＡと対応づける。具体
的には、どの消去ブロックのどのデータ格納領域を扱う
のかを決定する。
【００５４】データの上書きが可能で消去回数を意識し
ないでもよい記憶媒体を使用した装置の場合は、ＬＳＡ
とＰＳＡを１対１（ＬＳＡが１ならＰＳＡも１）で対応
づけて管理しても問題は生じない。よって、ＬＳＡを管
理ブロック（消去ブロックと同一）内のデータ領域の数
で割ったときの商を物理ブロック番号、余りを物理ブロ
ック内のオフセット値として、計算を行えば容易に読み
出し／書き込みデータのＰＳＡを決定することができ
る。
【００５５】この実施例１では、論理／物理アドレス変
換テーブルを用いることなく消去ブロックごとの消去回
数を均一化する方法を用いる。このため、消去ブロック
９Ａごとに論理消去ブロック番号（ＰＬＢＮ）をもたせ
る。また、ホスト１から送られてくるＬＳＡを管理ブロ
ック（消去ブロックと同一）内のデータ領域の数で割っ
たときの商を論理消去ブロック番号（ＰＬＢＮ）、余り
を論理消去ブロック番号内のオフセット値とする。これ
により、アドレス変換テーブルを用いることなく消去ブ
ロック９Ａ内の論理消去ブロック番号格納領域２５を書
き換えることで消去ブロック９Ａごとの消去回数の均一
化を図ることができる。
【００５６】つぎに、この実施例１の動作について図
５、図６及び図７を参照しながら説明する。図５は、こ
の実施例１の読み出し動作を説明するための図である。
図６は、この実施例１の読み出し動作を示すフローチャ
ートである。図７は、この実施例１の書き込み動作を示
すフローチャートである。
【００５７】まず、半導体ディスク装置２Ａからのデー
タ読み出し動作を図５及び図６で説明する。フラッシュ
メモリ８Ａの消去ブロック９Ａは説明しやすいよう消去
ブロック９Ａ内のデータ格納領域２１は３つ、論理消去
ブロック「４」、「５」はデータ退避用の予備ブロック
とする。つまり、この半導体ディスク装置２Ａの容量は
ホスト１から見た場合、５１２バイト×３×４＝６キロ
バイトであり、ホスト１から送られてくるＬＳＡは「０
〜１１」である。
【００５８】初めに、ホスト１から読み出すべきデータ
のセクタ情報を受け取る（ステップ３０）。これはＬＳ
Ａの形式かもしくはＣＨＳ形式で送られてくる。ＬＳＡ
形式に統一するためにＣＨＳデータ形式で送られてきた
場合はＬＳＡ形式に変換する（ステップ３１〜３２）。
この変換は、半導体ディスク装置２Ａ内のＣＰＵ４を用
いてもかまわないし、専用の回路を半導体ディスク装置
内部に持たせてもかまわない。次にＬＳＡ形式のデータ
をＰＬＢＮ形式に変換する（ステップ３３）。変換に用
いられる計算は以前述べた通りである。この変換も専用
の回路もしくは内部ＣＰＵを用いて計算することができ
る。
【００５９】これにより論理消去ブロック番号（ＰＬＢ
Ｎ）とそのオフセット値が決まる。最後に計算した論理
消去ブロック番号がフラッシュメモリ８Ａのどの消去ブ
ロック９Ａに対応しているかを求める（ステップ３４〜
３６）。まず、目的の論理消去ブロック番号がフラッシ
ュメモリ８Ａのどの消去ブロック９Ａの消去ブロック情
報格納領域２０に格納されているかを調べる。
【００６０】ホスト１からＬＳＡ＝５というデータが送
られてきた場合、ＰＬＢＮ変換によれば、論理消去ブロ
ック番号＝５÷３＝１、オフセット値＝５−１×３＝２
となり、以後（１，２）と表現することとする。次に、
更新データ連鎖情報格納領域２３内の連鎖情報を読みと
る（ステップ３７〜３８）。この場合、連鎖情報がない
ため読み出すべきデータは「Ａ」である（ステップ３
９）。
【００６１】また、ホスト１からＬＳＡ＝６というデー
タが送られてきた場合、ＰＬＢＮ変換で（２，０）とわ
かる。アドレス（２，０）の更新データ連鎖情報格納領
域２３には「４０」が格納されている。これは、データ
が論理消去ブロック番号４のオフセット０にデータが更
新されていることを表している。これにより読み出すべ
きデータが「Ｂ’」であるとわかる（ステップ３８、３
４、３５、３７〜３９）。
【００６２】２０ＭＢのフラッシュメモリ（消去ブロッ
クサイズは６４ＫＢ）を用いた半導体ディスク装置を例
に考えると、検索する最大値は半導体ディスク装置内の
消去ブロック数であるから、２０ＭＢ／６４ＫＢ＝３２
０ブロックとなる。最大値は３２０であるが、実際のフ
ァイルアクセスを考えた場合ファイルは連続したディス
ク領域に書き込まれるのが通例であるため次回の検索を
現在の消去ブロック９Ａから始めることでファイル検索
数は大幅に減少すると考えられる。
【００６３】また、この部分をテーブルとして持たせた
ものが次の実施例２でこの問題を回避することができ
る。この際、用いられるテーブルのサイズは後述するよ
うに従来の論理／物理アドレス変換テーブルの約２２７
分の１ですむ。ただし、ＳＲＡＭで構成した場合電源オ
フとともにデータが揮発してしまうため半導体ディスク
立ち上げ時に論理消去ブロック番号と実際の物理消去ブ
ロック番号との対応をＣＰＵで確認しＲＡＭテーブルを
再構築する必要がある。
【００６４】次に、半導体ディスク装置２Ａへのデータ
書き込み動作を図７で説明する。図７のステップ４０〜
４６は、図６のステップ３０〜３６と同様であるので説
明を省略する。読み出したデータ状態フラグ２２が「０
００」であれば、該当データ格納領域２１にデータを書
き込み、データ状態フラグ２２を「００１」とする（ス
テップ４７〜５０）。
【００６５】また、ステップ４８において該当データ状
態フラグ２２が「０００」でない場合、つまり、ホスト
１から既にデータが書き込まれているデータ格納領域２
１への書き込み命令を受けた場合は、同一消去ブロック
９Ａ内の適当な空きデータ格納領域２１にデータを書き
込み、対応するデータ状態フラグ２２を「００１」とす
る。そして、既にデータが書き込まれていたデータ格納
領域２１に対応するデータ状態フラグ２２を「００１」
から「０１１」とし、更新データ連鎖情報格納領域２３
に書き込みを行なった空きデータ格納領域２１の論理消
去ブロック番号とオフセット値を書き込む（ステップ４
８、５１〜５４）。これによりこの連鎖をたどることで
常に最新のデータを読み出すことが可能となる。
【００６６】さらに、ステップ５２において同一消去ブ
ロック９Ａ内に適当な空きデータ格納領域２１がない場
合は、データ状態フラグ「１１１」が多く存在する消去
ブロック９Ａを捜す。このデータ状態フラグ「１１１」
はデリート（データ消去）命令で書き込まれる。この場
合は、消去ブロック９Ａの入れ換えという作業を用いる
ことで対応する（ステップ５２、５５〜５８）。なお、
消去回数も考慮する。まずはじめに、上記条件で捜し出
してきた転送元の消去ブロック９Ａ内の有効データを何
も書き込まれていない転送先の空き消去ブロック９Ａ上
に移動する。この際、上書きなどの過程で不必要となっ
たデータは移動しない。また、移動しなければならない
データのオフセット値と移動先のオフセット値は対応さ
せて移動させる。連鎖データが存在する場合はそのデー
タももれなく書き込む。データの移動が終了した時点で
転送元の論理消去ブロック番号を転送先の消去ブロック
９Ａの論理消去ブロック番号格納領域２５に書き込む。
その後、転送元の消去ブロック９Ａのブロック消去を行
う。
【００６７】この実施例１は、従来の半導体ディスクカ
ードのパフォーマンスを落とすことなく論理セクタ／物
理セクタアドレス変換テーブルをなくしてしまうことが
できる。アドレス変換テーブルをなくすことで、無理な
く半導体ディスクカードの大容量化を進めることができ
る。従来のアドレス変換テーブルを用いると２０ＭＢの
半導体ディスク装置で８０ＫＢのアドレス変換テーブル
が、４０ＭＢの半導体ディスク装置で１６０ＫＢ（１.
２５Ｍｂｉｔ）のアドレス変換テーブルが必要となる。
これがなくなればＳＲＡＭにかかっていたコストを削減
することができ、またアドレス変換テーブル用ＳＲＡＭ
メモリが搭載されていたスペースにフラッシュメモリを
搭載できるため半導体ディスク装置の容量を増大させる
ことができる。
【００６８】実施例２．この発明の実施例２について図
８及び図９を参照しながら説明する。図８は、この発明
の実施例２の全体構成を示すブロック図である。図９
は、図８のアドレス変換テーブルの内部構成を示す図で
ある。
【００６９】図８において、この実施例２に係る半導体
ディスク装置２Ｂは、インターフェイス回路３と、ＣＰ
Ｕ４と、アドレス変換テーブル５Ａと、フラッシュ制御
回路６と、データ入出力用セクタバッファ７と、フラッ
シュメモリ８Ｂとを備える。
【００７０】図９において、アドレス変換テーブル５Ａ
は、論理消去ブロック番号（ＰＬＢＮ）格納部と物理消
去ブロック番号（ＰＢＮ）格納部とから構成される。
【００７１】このアドレス変換テーブル５Ａの容量は、
以下のようになる。２０メガバイトのフラッシュメモリ
８Ｂを使用し、１ブロック（消去ブロック）を６４キロ
バイトとすると、半導体ディスク装置２Ｂ内のブロック
数は次のようになる。半導体ディスク装置２Ｂ内のブロ
ック数＝２０メガバイト÷６４キロバイト＝３２０ブロ
ック
【００７２】次に、「３２０」を２進数表現する際に必
要なビット数は、ｌｎ３２０÷ｌｎ２＝９となり、９桁
必要となる。これにより必要なアドレス変換テーブル５
Ａの容量は、３２０×９＝２８８０ビットとなり、最終
的に、３６０バイト必要となる。これは、従来の１／２
２７である。
【００７３】この実施例２の動作は、基本的には上記実
施例１と同様であり、異なる点はアドレス変換テーブル
５Ａを用いてストレートにフラシュメモリ８Ｂ上の消去
ブロック９Ａをアクセスすることができることである。
【００７４】この実施例２は、従来の半導体ディスクカ
ードのパフオーマンスを落とすことなくアドレス変換テ
ーブルの容量を小さくしてしまうことができる。アドレ
ス変換テーブルの容量を小さくすることで、無理なく半
導体ディスクカードの大容量化を進めることができる。
従来のアドレス変換テーブルを用いると２０ＭＢの半導
体ディスクで８０ＫＢのアドレス変換テーブルが、４０
ＭＢの半導体ディスクで１６０ＫＢ（１.２５Ｍｂｉ
ｔ）のアドレス変換テーブルが必要となる。これが１／
２２７に小さくなればＳＲＡＭにかかっていたコストを
削減することができ、またアドレス変換テーブル用ＳＲ
ＡＭメモリが搭載されていたスペースにフラッシュメモ
リを搭載できるため半導体ディスク装置の容量を増大さ
せることができる。
【００７５】
【発明の効果】この発明に係る半導体ディスク装置は、
以上説明したとおり、論理消去ブロック番号を格納する
論理消去ブロック番号格納領域と、データを格納する複
数のデータ格納領域と、前記データ格納領域にデータが
格納されているか否かを表すデータ状態フラグを格納す
る前記データ格納領域毎のデータ状態フラグ領域と、更
新先の場所を表す連鎖情報を格納する前記データ格納領
域毎の更新データ連鎖情報格納領域とから構成される消
去ブロックを複数有するフラッシュメモリと、前記論理
消去ブロック番号、前記データ状態フラグ、及び前記連
鎖情報に基づいて前記フラッシュメモリ上のデータを管
理するＣＰＵとを備えたので、データ管理用のアドレス
変換テーブルが不要となり、その分データエリアを大き
くできるという効果を奏する。
【００７６】また、この発明に係る半導体ディスク装置
は、以上説明したとおり、前記ＣＰＵが、論理セクタア
ドレスを論理消去ブロック番号とそのオフセット値に変
換し、この変換した論理消去ブロック番号とそのオフセ
ット値に基づいて前記フラッシュメモリ上の該当消去ブ
ロック及び該当データ格納領域を捜し出し、該当更新デ
ータ連鎖情報格納領域に連鎖情報が存在しなければ前記
該当データ格納領域の内容を読み出し、前記該当更新デ
ータ連鎖情報格納領域に前記連鎖情報が存在すればその
連鎖情報に基づいて該当データ格納領域の内容を読み出
すので、データ管理用のアドレス変換テーブルが不要と
なり、その分データエリアを大きくできるという効果を
奏する。
【００７７】また、この発明に係る半導体ディスク装置
は、以上説明したとおり、前記ＣＰＵが、論理セクタア
ドレスを論理消去ブロック番号とそのオフセット値に変
換し、この変換した論理消去ブロック番号とそのオフセ
ット値に基づいて前記フラッシュメモリ上の該当消去ブ
ロック及び該当データ格納領域を捜し出し、該当データ
状態フラグが未使用を示すときは前記該当データ格納領
域にデータを書き込み、前記該当データ状態フラグを使
用中にし、前記該当データ状態フラグが使用中を示すと
きは空きのデータ格納領域を捜し出してそこにデータを
書き込み、このデータ格納領域に対応するデータ状態フ
ラグを使用中にするとともに、前の使用中のデータ格納
領域に対応する更新データ連鎖情報格納領域に連鎖情報
を書き込むので、データ管理用のアドレス変換テーブル
が不要となり、その分データエリアを大きくできるとい
う効果を奏する。
【００７８】また、この発明に係る半導体ディスク装置
は、以上説明したとおり、論理消去ブロック番号を格納
する論理消去ブロック番号格納領域と、データを格納す
る複数のデータ格納領域と、前記データ格納領域にデー
タが格納されているか否かを表すデータ状態フラグを格
納する前記データ格納領域毎のデータ状態フラグ領域
と、更新先の場所を表す連鎖情報を格納する前記データ
格納領域毎の更新データ連鎖情報格納領域とから構成さ
れる消去ブロックを複数有するフラッシュメモリと、前
記論理消去ブロック番号を物理消去ブロック番号へ変換
するためのアドレス変換テーブルと、前記論理消去ブロ
ック番号、前記データ状態フラグ、及び前記連鎖情報に
基づいて前記フラッシュメモリ上のデータを管理するＣ
ＰＵとを備えたので、データ管理用のアドレス変換テー
ブルを小さくでき、その分データエリアを大きくできる
という効果を奏する。
【００７９】また、この発明に係る半導体ディスク装置
は、以上説明したとおり、前記ＣＰＵが、論理セクタア
ドレスを論理消去ブロック番号とそのオフセット値に変
換し、前記アドレス変換テーブルに基づいて前記論理消
去ブロック番号を物理消去ブロック番号へ変換し、この
物理消去ブロック番号とそのオフセット値に基づいて前
記フラッシュメモリ上の該当消去ブロック及び該当デー
タ格納領域を捜し出し、該当更新データ連鎖情報格納領
域に連鎖情報が存在しなければ前記該当データ格納領域
の内容を読み出すので、データ管理用のアドレス変換テ
ーブルを小さくでき、その分データエリアを大きくでき
るという効果を奏する。
【００８０】さらに、この発明に係る半導体ディスク装
置は、以上説明したとおり、前記ＣＰＵが、論理セクタ
アドレスを論理消去ブロック番号とそのオフセット値に
変換し、前記アドレス変換テーブルに基づいて前記論理
消去ブロック番号を物理消去ブロック番号へ変換し、こ
の物理消去ブロック番号とそのオフセット値に基づいて
前記フラッシュメモリ上の該当消去ブロック及び該当デ
ータ格納領域を捜し出し、該当データ状態フラグが未使
用を示すときは前記該当データ格納領域にデータを書き
込み、前記該当データ状態フラグを使用中にするので、
データ管理用のアドレス変換テーブルを小さくでき、そ
の分データエリアを大きくできるという効果を奏する。
【図面の簡単な説明】
【図１】 この発明の実施例１の全体構成を示すブロッ
ク図である。
【図２】 この発明の実施例１のフラッシュメモリ内の
構成を示す図である。
【図３】 この発明の実施例１のフラッシュメモリ内の
消去ブロックの構成を示す図である。
【図４】 この発明の実施例１の消去ブロック内の消去
ブロック情報格納領域の構成を示す図である。
【図５】 この発明の実施例１のデータ読み出し動作を
説明するための図である。
【図６】 この発明の実施例１のデータ読み出し動作を
示すフローチャートである。
【図７】 この発明の実施例１のデータ書き込み動作を
示すフローチャートである。
【図８】 この発明の実施例２の全体構成を示すブロッ
ク図である。
【図９】 この発明の実施例２のアドレス変換テーブル
の構成を示す図である。
【図１０】 従来の半導体ディスク装置の全体構成を示
すブロック図である。
【図１１】 従来の半導体ディスク装置のアドレス変換
テーブルの構成を示す図である。
【図１２】 従来の半導体ディスク装置のフラッシュメ
モリの構成を示す図である。
【図１３】 従来の半導体ディスク装置のフラッシュメ
モリ内の消去ブロックの構成を示す図である。
【図１４】 従来の半導体ディスク装置のデータ読み出
し動作を説明するための図である。
【図１５】 従来の半導体ディスク装置のデータ書き込
み動作を説明するための図である。
【図１６】 従来の半導体ディスク装置のデータ書き込
み動作を説明するための図である。
【符号の説明】
１ ホスト、２Ａ、２Ｂ 半導体ディスク装置、３ イ
ンターフェース回路、４ ＣＰＵ、５Ａ アドレス変換
テーブル、６ フラッシュ制御回路、７ データ入出力
用セクタバッファ、８Ａ、８Ｂ フラッシュメモリ。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 論理消去ブロック番号を格納する論理消
    去ブロック番号格納領域と、データを格納する複数のデ
    ータ格納領域と、前記データ格納領域にデータが格納さ
    れているか否かを表すデータ状態フラグを格納する前記
    データ格納領域毎のデータ状態フラグ領域と、更新先の
    場所を表す連鎖情報を格納する前記データ格納領域毎の
    更新データ連鎖情報格納領域とから構成される消去ブロ
    ックを複数有するフラッシュメモリ、並びに前記論理消
    去ブロック番号、前記データ状態フラグ、及び前記連鎖
    情報に基づいて前記フラッシュメモリ上のデータを管理
    するＣＰＵを備えたことを特徴とする半導体ディスク装
    置。
  2. 【請求項２】 前記ＣＰＵは、論理セクタアドレスを論
    理消去ブロック番号とそのオフセット値に変換し、この
    変換した論理消去ブロック番号とそのオフセット値に基
    づいて前記フラッシュメモリ上の該当消去ブロック及び
    該当データ格納領域を捜し出し、該当更新データ連鎖情
    報格納領域に連鎖情報が存在しなければ前記該当データ
    格納領域の内容を読み出し、前記該当更新データ連鎖情
    報格納領域に前記連鎖情報が存在すればその連鎖情報に
    基づいて該当データ格納領域の内容を読み出すことを特
    徴とする請求項１記載の半導体ディスク装置。
  3. 【請求項３】 前記ＣＰＵは、論理セクタアドレスを論
    理消去ブロック番号とそのオフセット値に変換し、この
    変換した論理消去ブロック番号とそのオフセット値に基
    づいて前記フラッシュメモリ上の該当消去ブロック及び
    該当データ格納領域を捜し出し、該当データ状態フラグ
    が未使用を示すときは前記該当データ格納領域にデータ
    を書き込み、前記該当データ状態フラグを使用中にし、
    前記該当データ状態フラグが使用中を示すときは空きの
    データ格納領域を捜し出してそこにデータを書き込み、
    このデータ格納領域に対応するデータ状態フラグを使用
    中にするとともに、前の使用中のデータ格納領域に対応
    する更新データ連鎖情報格納領域に連鎖情報を書き込む
    ことを特徴とする請求項１記載の半導体ディスク装置。
  4. 【請求項４】 論理消去ブロック番号を格納する論理消
    去ブロック番号格納領域と、データを格納する複数のデ
    ータ格納領域と、前記データ格納領域にデータが格納さ
    れているか否かを表すデータ状態フラグを格納する前記
    データ格納領域毎のデータ状態フラグ領域と、更新先の
    場所を表す連鎖情報を格納する前記データ格納領域毎の
    更新データ連鎖情報格納領域とから構成される消去ブロ
    ックを複数有するフラッシュメモリ、前記論理消去ブロ
    ック番号を物理消去ブロック番号へ変換するためのアド
    レス変換テーブル、並びに前記論理消去ブロック番号、
    前記データ状態フラグ、及び前記連鎖情報に基づいて前
    記フラッシュメモリ上のデータを管理するＣＰＵを備え
    たことを特徴とする半導体ディスク装置。
  5. 【請求項５】 前記ＣＰＵは、論理セクタアドレスを論
    理消去ブロック番号とそのオフセット値に変換し、前記
    アドレス変換テーブルに基づいて前記論理消去ブロック
    番号を物理消去ブロック番号へ変換し、この物理消去ブ
    ロック番号とそのオフセット値に基づいて前記フラッシ
    ュメモリ上の該当消去ブロック及び該当データ格納領域
    を捜し出し、該当更新データ連鎖情報格納領域に連鎖情
    報が存在しなければ前記該当データ格納領域の内容を読
    み出すことを特徴とする請求項４記載の半導体ディスク
    装置。
  6. 【請求項６】 前記ＣＰＵは、論理セクタアドレスを論
    理消去ブロック番号とそのオフセット値に変換し、前記
    アドレス変換テーブルに基づいて前記論理消去ブロック
    番号を物理消去ブロック番号へ変換し、この物理消去ブ
    ロック番号とそのオフセット値に基づいて前記フラッシ
    ュメモリ上の該当消去ブロック及び該当データ格納領域
    を捜し出し、該当データ状態フラグが未使用を示すとき
    は前記該当データ格納領域にデータを書き込み、前記該
    当データ状態フラグを使用中にすることを特徴とする請
    求項４記載の半導体ディスク装置。
JP1403095A 1995-01-31 1995-01-31 半導体ディスク装置 Pending JPH08212019A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1403095A JPH08212019A (ja) 1995-01-31 1995-01-31 半導体ディスク装置
GB9525537A GB2297637B (en) 1995-01-31 1995-12-13 Semiconductor disk device
US08/580,410 US5627783A (en) 1995-01-31 1995-12-28 Semiconductor disk device
KR1019960001047A KR100193779B1 (ko) 1995-01-31 1996-01-18 반도체 디스크 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1403095A JPH08212019A (ja) 1995-01-31 1995-01-31 半導体ディスク装置

Publications (1)

Publication Number Publication Date
JPH08212019A true JPH08212019A (ja) 1996-08-20

Family

ID=11849770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1403095A Pending JPH08212019A (ja) 1995-01-31 1995-01-31 半導体ディスク装置

Country Status (4)

Country Link
US (1) US5627783A (ja)
JP (1) JPH08212019A (ja)
KR (1) KR100193779B1 (ja)
GB (1) GB2297637B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990019377A (ko) * 1997-08-29 1999-03-15 윤종용 플래시 메모리 이용 보조기억장치 및 그 방법
US6639843B2 (en) 2001-08-31 2003-10-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with block-unit erase type nonvolatile memory
JP2005516264A (ja) * 1999-06-11 2005-06-02 レクサー・メディア・インコーポレイテッド 不揮発性メモリ上で実行されるブロック書き込み動作時間を低減させる方法および装置
JP2006509304A (ja) * 2002-12-09 2006-03-16 サンディスク　コーポレイション 不揮発性メモリにおける欠陥のためのゾーン境界調整
KR100578427B1 (ko) * 1997-06-25 2006-09-20 소니 가부시끼 가이샤 메모리관리방법
JP2008130088A (ja) * 2006-11-20 2008-06-05 Samsung Electronics Co Ltd 不揮発性メモリ管理方法及び装置
JP2009503729A (ja) * 2005-08-03 2009-01-29 サンディスク コーポレイション 論理アドレス空間と直接データファイル方式で動作するインターフェイスシステム
US7657702B2 (en) 2001-01-19 2010-02-02 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US8041885B2 (en) 2007-06-22 2011-10-18 Samsung Electronics Co., Ltd. Memory system and method with flash memory device
JP2012505472A (ja) * 2008-10-13 2012-03-01 マイクロン テクノロジー， インク． ソリッドステート記憶装置におけるトランスレーションレイヤ
JP4933269B2 (ja) * 2003-12-30 2012-05-16 サンディスク コーポレイション 不揮発性メモリおよびメモリプレーン配列を伴う方法
JP4933267B2 (ja) * 2003-12-30 2012-05-16 サンディスク コーポレイション 大きな消去ブロックを有する不揮発性メモリシステムの管理

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5838614A (en) * 1995-07-31 1998-11-17 Lexar Microsystems, Inc. Identification and verification of a sector within a block of mass storage flash memory
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
JP3604466B2 (ja) * 1995-09-13 2004-12-22 株式会社ルネサステクノロジ フラッシュディスクカード
JPH09171486A (ja) * 1995-10-16 1997-06-30 Seiko Epson Corp Ｐｃカード
JPH09185551A (ja) * 1996-01-08 1997-07-15 Mitsubishi Electric Corp 半導体記憶装置
JPH09212411A (ja) * 1996-02-06 1997-08-15 Tokyo Electron Ltd メモリシステム
JPH09244961A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp フラッシュａｔａ−ｐｃカード
JP3615299B2 (ja) * 1996-03-29 2005-02-02 三洋電機株式会社 書換え可能ｒｏｍの記憶方法及び記憶装置
US5860124A (en) * 1996-09-30 1999-01-12 Intel Corporation Method for performing a continuous over-write of a file in nonvolatile memory
JPH10124381A (ja) * 1996-10-21 1998-05-15 Mitsubishi Electric Corp 半導体記憶装置
US5748537A (en) * 1997-02-13 1998-05-05 Garbers; Jeffrey Paul Method and apparatus for storing items in flash memory
JPH10260876A (ja) * 1997-03-19 1998-09-29 Hitachi Ltd データベースのデータ構造及びデータベースのデータ処理方法
US5956743A (en) * 1997-08-25 1999-09-21 Bit Microsystems, Inc. Transparent management at host interface of flash-memory overhead-bytes using flash-specific DMA having programmable processor-interrupt of high-level operations
US6000006A (en) * 1997-08-25 1999-12-07 Bit Microsystems, Inc. Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage
US5822251A (en) * 1997-08-25 1998-10-13 Bit Microsystems, Inc. Expandable flash-memory mass-storage using shared buddy lines and intermediate flash-bus between device-specific buffers and flash-intelligent DMA controllers
JP2000122935A (ja) * 1998-10-20 2000-04-28 Sanyo Electric Co Ltd 不揮発性メモリのアドレス変換装置
JP4141581B2 (ja) * 1999-04-05 2008-08-27 株式会社ルネサステクノロジ フラッシュメモリを搭載する記憶装置
FR2799046B1 (fr) * 1999-09-24 2004-02-27 Aton Systemes Sa Procede pour l'ecriture aleatoire de secteurs d'une taille inferieure a celle d'un bloc d'effacement dans une memoire effacable par bloc pour laquelle toute ecriture d'une donnee necessite l'effacement du bloc qui contient ladite donnee
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
EP1139210B1 (en) * 2000-03-28 2004-03-17 STMicroelectronics S.r.l. Method of logic partitioning of a nonvolatile memory array
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
US6715036B1 (en) 2000-08-01 2004-03-30 International Business Machines Corporation Method, system, and data structures for transferring blocks of data from a storage device to a requesting application
KR100644602B1 (ko) * 2000-10-11 2006-11-10 삼성전자주식회사 플래시메모리를 위한 재사상 제어방법 및 그에 따른플래시 메모리의 구조
US6938144B2 (en) * 2001-03-22 2005-08-30 Matsushita Electric Industrial Co., Ltd. Address conversion unit for memory device
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123417D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
JP2003196142A (ja) * 2001-12-25 2003-07-11 Sony Corp ライトワンス型メモリ装置及びファイル管理方法
US6839826B2 (en) * 2002-02-06 2005-01-04 Sandisk Corporation Memory device with pointer structure to map logical to physical addresses
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
WO2005059854A2 (en) 2003-12-17 2005-06-30 Lexar Media, Inc. Electronic equipment point-of-sale activation to avoid theft
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
KR100568115B1 (ko) * 2004-06-30 2006-04-05 삼성전자주식회사 점진적 머지 방법 및 그것을 이용한 메모리 시스템
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
JP2006085380A (ja) * 2004-09-15 2006-03-30 Toshiba Corp ファイルストレージデバイス、プログラム、及び不揮発性半導体メモリの書込方法
JP2009003880A (ja) * 2007-06-25 2009-01-08 Toshiba Corp 不揮発性メモリの制御装置及びその制御方法及び記憶装置
US7962683B2 (en) * 2007-08-15 2011-06-14 Silicon Motion, Inc. Flash memory, and method for operating a flash memory
US8959307B1 (en) 2007-11-16 2015-02-17 Bitmicro Networks, Inc. Reduced latency memory read transactions in storage devices
US9135190B1 (en) 2009-09-04 2015-09-15 Bitmicro Networks, Inc. Multi-profile memory controller for computing devices
US8665601B1 (en) 2009-09-04 2014-03-04 Bitmicro Networks, Inc. Solid state drive with improved enclosure assembly
US8447908B2 (en) 2009-09-07 2013-05-21 Bitmicro Networks, Inc. Multilevel memory bus system for solid-state mass storage
US8560804B2 (en) 2009-09-14 2013-10-15 Bitmicro Networks, Inc. Reducing erase cycles in an electronic storage device that uses at least one erase-limited memory device
EP2515237A1 (en) * 2011-04-18 2012-10-24 Gemalto SA Portable secure device providing storage service
US9372755B1 (en) 2011-10-05 2016-06-21 Bitmicro Networks, Inc. Adaptive power cycle sequences for data recovery
US9043669B1 (en) 2012-05-18 2015-05-26 Bitmicro Networks, Inc. Distributed ECC engine for storage media
US9423457B2 (en) 2013-03-14 2016-08-23 Bitmicro Networks, Inc. Self-test solution for delay locked loops
US9734067B1 (en) 2013-03-15 2017-08-15 Bitmicro Networks, Inc. Write buffering
US9875205B1 (en) 2013-03-15 2018-01-23 Bitmicro Networks, Inc. Network of memory systems
US9798688B1 (en) 2013-03-15 2017-10-24 Bitmicro Networks, Inc. Bus arbitration with routing and failover mechanism
US9672178B1 (en) 2013-03-15 2017-06-06 Bitmicro Networks, Inc. Bit-mapped DMA transfer with dependency table configured to monitor status so that a processor is not rendered as a bottleneck in a system
US9400617B2 (en) 2013-03-15 2016-07-26 Bitmicro Networks, Inc. Hardware-assisted DMA transfer with dependency table configured to permit-in parallel-data drain from cache without processor intervention when filled or drained
US10489318B1 (en) 2013-03-15 2019-11-26 Bitmicro Networks, Inc. Scatter-gather approach for parallel data transfer in a mass storage system
US9842024B1 (en) 2013-03-15 2017-12-12 Bitmicro Networks, Inc. Flash electronic disk with RAID controller
US9501436B1 (en) 2013-03-15 2016-11-22 Bitmicro Networks, Inc. Multi-level message passing descriptor
US9971524B1 (en) 2013-03-15 2018-05-15 Bitmicro Networks, Inc. Scatter-gather approach for parallel data transfer in a mass storage system
US9934045B1 (en) 2013-03-15 2018-04-03 Bitmicro Networks, Inc. Embedded system boot from a storage device
US9720603B1 (en) 2013-03-15 2017-08-01 Bitmicro Networks, Inc. IOC to IOC distributed caching architecture
US9858084B2 (en) 2013-03-15 2018-01-02 Bitmicro Networks, Inc. Copying of power-on reset sequencer descriptor from nonvolatile memory to random access memory
US9430386B2 (en) 2013-03-15 2016-08-30 Bitmicro Networks, Inc. Multi-leveled cache management in a hybrid storage system
US9916213B1 (en) 2013-03-15 2018-03-13 Bitmicro Networks, Inc. Bus arbitration with routing and failover mechanism
US10055150B1 (en) 2014-04-17 2018-08-21 Bitmicro Networks, Inc. Writing volatile scattered memory metadata to flash device
US9811461B1 (en) 2014-04-17 2017-11-07 Bitmicro Networks, Inc. Data storage system
US9952991B1 (en) 2014-04-17 2018-04-24 Bitmicro Networks, Inc. Systematic method on queuing of descriptors for multiple flash intelligent DMA engine operation
US10042792B1 (en) 2014-04-17 2018-08-07 Bitmicro Networks, Inc. Method for transferring and receiving frames across PCI express bus for SSD device
US10078604B1 (en) 2014-04-17 2018-09-18 Bitmicro Networks, Inc. Interrupt coalescing
US10025736B1 (en) 2014-04-17 2018-07-17 Bitmicro Networks, Inc. Exchange message protocol message transmission between two devices
CN106294203B (zh) * 2016-08-01 2019-06-28 深圳市瑞耐斯技术有限公司 一种3d闪存的控制方法及控制系统
US10552050B1 (en) 2017-04-07 2020-02-04 Bitmicro Llc Multi-dimensional computer storage system
TWI880534B (zh) * 2023-12-19 2025-04-11 群聯電子股份有限公司 資料寫入方法、記憶體儲存裝置及記憶體控制電路單元

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065364A (en) * 1989-09-15 1991-11-12 Intel Corporation Apparatus for providing block erasing in a flash EPROM
JP2582487B2 (ja) * 1991-07-12 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体メモリを用いた外部記憶システム及びその制御方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100578427B1 (ko) * 1997-06-25 2006-09-20 소니 가부시끼 가이샤 메모리관리방법
KR19990019377A (ko) * 1997-08-29 1999-03-15 윤종용 플래시 메모리 이용 보조기억장치 및 그 방법
JP2005516264A (ja) * 1999-06-11 2005-06-02 レクサー・メディア・インコーポレイテッド 不揮発性メモリ上で実行されるブロック書き込み動作時間を低減させる方法および装置
US7818490B2 (en) 2001-01-19 2010-10-19 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US7970987B2 (en) 2001-01-19 2011-06-28 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US8316177B2 (en) 2001-01-19 2012-11-20 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US7657702B2 (en) 2001-01-19 2010-02-02 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
US6639843B2 (en) 2001-08-31 2003-10-28 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with block-unit erase type nonvolatile memory
JP2006509304A (ja) * 2002-12-09 2006-03-16 サンディスク　コーポレイション 不揮発性メモリにおける欠陥のためのゾーン境界調整
JP4933267B2 (ja) * 2003-12-30 2012-05-16 サンディスク コーポレイション 大きな消去ブロックを有する不揮発性メモリシステムの管理
JP4933269B2 (ja) * 2003-12-30 2012-05-16 サンディスク コーポレイション 不揮発性メモリおよびメモリプレーン配列を伴う方法
JP4938460B2 (ja) * 2003-12-30 2012-05-23 サンディスク コーポレイション 不揮発性メモリおよびブロック管理システムを伴う方法
JP2009503729A (ja) * 2005-08-03 2009-01-29 サンディスク コーポレイション 論理アドレス空間と直接データファイル方式で動作するインターフェイスシステム
JP2008130088A (ja) * 2006-11-20 2008-06-05 Samsung Electronics Co Ltd 不揮発性メモリ管理方法及び装置
US8041885B2 (en) 2007-06-22 2011-10-18 Samsung Electronics Co., Ltd. Memory system and method with flash memory device
JP2012505472A (ja) * 2008-10-13 2012-03-01 マイクロン テクノロジー， インク． ソリッドステート記憶装置におけるトランスレーションレイヤ
JP2014063511A (ja) * 2008-10-13 2014-04-10 Micron Technology Inc ソリッドステート記憶装置におけるトランスレーションレイヤ
US9176868B2 (en) 2008-10-13 2015-11-03 Micron Technology, Inc. Translation layer in a solid state storage device
US9405679B2 (en) 2008-10-13 2016-08-02 Micron Technology, Inc. Determining a location of a memory device in a solid state device

Also Published As

Publication number Publication date
GB2297637A (en) 1996-08-07
GB2297637B (en) 1997-01-08
KR960029984A (ko) 1996-08-17
GB9525537D0 (en) 1996-02-14
US5627783A (en) 1997-05-06
KR100193779B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
JPH08212019A (ja) 半導体ディスク装置
JP3706167B2 (ja) 半導体ディスク装置
US5946714A (en) Semiconductor storage device utilizing address management tables and table state maps for managing data storage and retrieval
US5924113A (en) Direct logical block addressing flash memory mass storage architecture
US7191306B2 (en) Flash memory, and flash memory access method and apparatus
JP4695801B2 (ja) 不揮発性メモリ上で実行されるブロック書き込み動作時間を低減させる方法および装置
US7552311B2 (en) Memory device with preread data management
US6034897A (en) Space management for managing high capacity nonvolatile memory
US6477616B1 (en) Storage device, storage system, memory management method, recording medium, and computer data signal
US6477632B1 (en) Storage device and accessing method
US6262918B1 (en) Space management for managing high capacity nonvolatile memory
US7475185B2 (en) Nonvolatile memory system, nonvolatile memory device, memory controller, access device, and method for controlling nonvolatile memory device
JPH08137634A (ja) フラッシュディスクカード
JPH09185551A (ja) 半導体記憶装置
JP3421581B2 (ja) 不揮発性半導体メモリを用いた記憶装置
JPWO2006067923A1 (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法
US6347355B1 (en) Non-volatile storage, the controlling method, and information memory medium
JP5036078B2 (ja) 記憶装置
US6532513B1 (en) Information recording and reproduction apparatus
JP2000181784A (ja) 書き換え可能な不揮発性記憶装置
JP3976764B2 (ja) 半導体ディスク装置
CN113448771B (zh) 存储器控制器与数据处理方法
JP4042898B2 (ja) メモリコントローラ及びこれを備えるメモリシステム並びにフラッシュメモリの制御方法
CN116368472A (zh) 数据处理方法及相关设备
JP2002222120A (ja) メモリ・アクセス管理装置並びに管理方法