JPH08213420A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH08213420A JPH08213420A JP7039180A JP3918095A JPH08213420A JP H08213420 A JPH08213420 A JP H08213420A JP 7039180 A JP7039180 A JP 7039180A JP 3918095 A JP3918095 A JP 3918095A JP H08213420 A JPH08213420 A JP H08213420A
- Authority
- JP
- Japan
- Prior art keywords
- wire
- electrode
- gold wire
- gold
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/521—Structures or relative sizes of bond wires
- H10W72/527—Multiple bond wires having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/537—Multiple bond wires having different shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/926—Multiple bond pads having different sizes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Bipolar Transistors (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 低抵抗化とコストの抑制を両立する。
【構成】 バイポーラ・トランジスタ1は半導体ペレッ
ト2におけるエミッタ電極16のパッド16aおよびベ
ース電極15のパッド15aと各インナリード4b、4
bとの間に金線5A、5Bが両端部をボンディングされ
て橋絡されている。エミッタ電極16側の金線5Aと、
ベース電極15側の金線5Bは線径が異なっており、エ
ミッタ電極16側の金線5Aが太く、ベース電極15側
の金線5Bが細く形成されている。
【効果】 大電流が流れるエミッタ電極16側の金線5
Aが太く形成されているため低抵抗化を図ることができ
るとともに、ベース電極15側の金線5Bは細く形成さ
れているためコストの増加を抑制できる。
(57) [Summary] [Purpose] To achieve both low resistance and cost reduction. The bipolar transistor 1 includes a pad 16a of an emitter electrode 16 and a pad 15a of a base electrode 15 and respective inner leads 4b, 4 of a semiconductor pellet 2.
Gold wires 5A, 5B are bridged to both ends b by bonding both ends. A gold wire 5A on the emitter electrode 16 side,
The gold wire 5B on the base electrode 15 side has a different wire diameter, and the gold wire 5A on the emitter electrode 16 side is thick and the gold wire 5B on the base electrode 15 side is thin. [Effect] The gold wire 5 on the side of the emitter electrode 16 through which a large current flows
Since A is formed thick, it is possible to reduce the resistance, and since the gold wire 5B on the base electrode 15 side is formed thin, an increase in cost can be suppressed.
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置、特に、半
導体ペレットの各電極と各リードとが金線が使用された
ワイヤにより電気的に接続されている半導体装置に関
し、例えば、低周波中出力のバイポーラ・トランジスタ
に利用して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which each electrode of a semiconductor pellet and each lead are electrically connected by a wire using a gold wire. The present invention relates to a technique effectively used for an output bipolar transistor.
【0002】[0002]
【従来の技術】一般に、バイポーラ・トランジスタは消
費電力は大きいが高速であるので、ディスクリートデバ
イスとしては低周波中出力のトランジスタとして使用さ
れている。この種のバイポーラ・トランジスタにおいて
は大消費電力に対処しつつ高速性能を生かすため、半導
体ペレットにおけるベース電極およびエミッタ電極と各
リードとの間を電気的に接続するワイヤに金線が使用さ
れている。2. Description of the Related Art Generally, a bipolar transistor consumes a large amount of power but operates at a high speed, so that it is used as a low frequency medium output transistor as a discrete device. In this type of bipolar transistor, gold wires are used to electrically connect the base electrode and emitter electrode of the semiconductor pellet to each lead in order to take advantage of high-speed performance while coping with large power consumption. .
【0003】そして、従来のバイポーラ・トランジスタ
においては、ベース電極とエミッタ電極およびコレクタ
電極とにそれぞれ使用されるワイヤはいずれも同一径の
金線が使用されている。In the conventional bipolar transistor, the wires used for the base electrode, the emitter electrode and the collector electrode are gold wires having the same diameter.
【0004】なお、このような例を述べているものとし
て、「半導体デバイスの信頼性技術日科技連 1989
年2月3日第2刷発行 監修 安食恒雄」があり、P1
30における図5.11の断面図に同一径の金線が使用
されているものが示されている。As an example of describing such an example, "Reliability Technology for Semiconductor Devices, Nikka Giren 1989.
Issued on February 3, 2013, edited by Tsuneo Azumi, "P1
The cross-sectional view of FIG. 5.11 at 30 shows the use of gold wire of the same diameter.
【0005】[0005]
【発明が解決しようとする課題】バイポーラ・トランジ
スタは低抵抗化のためにはワイヤの金線径を太くするこ
とが望まれる。しかしながら、金線は高価であるため
に、ベース電極、エミッタ電極およびコレクタ電極に接
続されているワイヤの線径を単に太くすると、バイポー
ラ・トランジスタの製造コストが高くなる。In order to reduce the resistance of the bipolar transistor, it is desired that the wire have a thicker gold wire diameter. However, since the gold wire is expensive, simply increasing the wire diameter of the wire connected to the base electrode, the emitter electrode, and the collector electrode increases the manufacturing cost of the bipolar transistor.
【0006】本発明の目的は、低抵抗化とコストの抑制
を両立することができる半導体装置を提供することにあ
る。An object of the present invention is to provide a semiconductor device which can achieve both low resistance and cost reduction.
【0007】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0008】[0008]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。The typical ones of the inventions disclosed in the present application will be outlined below.
【0009】すなわち、半導体ペレットの各電極と各リ
ードとが金線が使用された各ワイヤによりそれぞれ電気
的に接続されている半導体装置において、小電流が流れ
る電極に接続されたワイヤが細く形成され、大電流が流
れる電極に形成されたワイヤが太く形成されていること
を特徴とする。That is, in a semiconductor device in which each electrode of a semiconductor pellet and each lead are electrically connected by a wire using a gold wire, the wire connected to the electrode through which a small current flows is formed thin. The wire formed on the electrode through which the large current flows is thick.
【0010】[0010]
【作用】前記した手段によれば、例えば、バイポーラ・
トランジスタにおいて、エミッタ電極に接続されたワイ
ヤの金線径がベース電極に接続されたワイヤの金線径に
比べて相対的に太く、ベース電極側ワイヤの金線径がエ
ミッタ電極側ワイヤの金線径に比べて相対的に細くされ
る。According to the above-mentioned means, for example, a bipolar
In a transistor, the gold wire diameter of the wire connected to the emitter electrode is relatively thicker than the gold wire diameter of the wire connected to the base electrode, and the gold wire diameter of the base electrode side wire is the gold wire diameter of the emitter electrode side wire. It is made relatively thin compared to the diameter.
【0011】したがって、エミッタ電極側ワイヤの金線
径が従来よりも太く形成され、ベース電極側ワイヤの金
線径が従来よりも細く形成されると、大電流が流れるエ
ミッタ電極側ワイヤの金線径が太いことによって低抵抗
化を実現できるとともに、ベース電極側ワイヤの金線径
は細いので、コストの増加を抑制できる。Therefore, if the gold wire diameter of the emitter electrode side wire is formed thicker than the conventional one and the gold wire diameter of the base electrode side wire is made thinner than the conventional one, the gold wire of the emitter electrode side wire through which a large current flows is formed. Since the diameter is large, low resistance can be realized, and since the gold wire diameter of the base electrode side wire is small, an increase in cost can be suppressed.
【0012】また、エミッタ電極側ワイヤの金線径を従
来通りとしたまま、ベース電極側ワイヤの金線径を細く
すれば、電気抵抗を略同一に維持した状態で製造コスト
の低減を実現することができる。Further, by reducing the gold wire diameter of the base electrode side wire while keeping the gold wire diameter of the emitter electrode side wire as in the conventional case, the manufacturing cost can be reduced while keeping the electrical resistance substantially the same. be able to.
【0013】[0013]
【実施例】図1は本発明の一実施例であるバイポーラ・
トランジスタを示し、(a)は正面縦断面図、(b)は
側面縦断面図である。図2はリードフレームを示す一部
省略平面図、図3はワイヤ・ボンディング工程後のリー
ドフレームの一部省略平面図、図4の(a)は図3のa
−a線に沿う拡大断面図、(b)はペレット部分の拡大
縦断面図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a schematic circuit diagram of a bipolar
FIG. 3 shows a transistor, (a) is a front vertical sectional view, and (b) is a side vertical sectional view. 2 is a partially omitted plan view showing the lead frame, FIG. 3 is a partially omitted plan view of the lead frame after the wire bonding process, and FIG.
An enlarged cross-sectional view taken along line -a, and (b) is an enlarged vertical cross-sectional view of a pellet portion.
【0014】本実施例において、本発明に係る半導体装
置は、バイポーラ・トランジスタとして構成されてい
る。このバイポーラ・トランジスタ(以下、トランジス
タという。)1は、バイポーラ・トランジスタ回路素子
が作り込まれている半導体ペレット2と、半導体ペレッ
ト2がボンディングされているタブ3と、3本のリード
4と、半導体ペレット2とリード4との間に橋絡されて
いる2本のワイヤ5A、5Bと、半導体ペレット2、タ
ブ3、各リード4の一部および各ワイヤ5A、5Bを樹
脂封止した樹脂封止体6とを備えており、2本のワイヤ
5A、5Bが線径の異なる金線をそれぞれ使用されて形
成されている。In this embodiment, the semiconductor device according to the present invention is constructed as a bipolar transistor. This bipolar transistor (hereinafter referred to as transistor) 1 includes a semiconductor pellet 2 in which a bipolar transistor circuit element is formed, a tab 3 to which the semiconductor pellet 2 is bonded, three leads 4, and a semiconductor. Two wires 5A and 5B bridging between the pellet 2 and the lead 4, a semiconductor pellet 2, a tab 3, a part of each lead 4 and each wire 5A, 5B are resin-sealed. The body 6 and the two wires 5A and 5B are formed by using gold wires having different wire diameters.
【0015】図4に示されている半導体ペレット2は、
半導体装置の製造工程における所謂前工程においてウエ
ハ状態にてバイポーラ・トランジスタ回路素子を作り込
まれた後に、小さい正方形の薄板形状に分断(ダイシン
グ)されることにより、製作されたものである。この半
導体ペレット2はサブストレート10を備えており、サ
ブストレート10の上部にはベース11とエミッタ12
とが形成され、下部にコレクタ13が形成されている。The semiconductor pellet 2 shown in FIG.
The semiconductor device is manufactured by forming bipolar transistor circuit elements in a wafer state in a so-called pre-process in the manufacturing process of a semiconductor device, and then dividing (dicing) into a small square thin plate shape. The semiconductor pellet 2 has a substrate 10, and a base 11 and an emitter 12 are provided on the substrate 10.
Are formed, and the collector 13 is formed in the lower part.
【0016】サブストレート10の上にはシリコン酸化
膜14がベース11およびエミッタ12を被覆するよう
に形成されている。このシリコン酸化膜14におけるベ
ース11に対向する所定の位置にはベース用コンタクト
ホールがベース11に貫通するように形成されており、
そのコンタクトホールにはベース電極15が形成されて
いる。同様に、シリコン酸化膜14におけるエミッタ1
2に対向する所定の位置にはエミッタ用コンタクトホー
ルがエミッタ12に貫通するように形成されており、そ
のコンタクトホールにはエミッタ電極16が形成されて
いる。さらに、シリコン酸化膜14の上には絶縁材料か
らなる保護膜17がベース電極15およびエミッタ電極
16の表面も含めて被覆するように被着されており、こ
の保護膜17のベース電極15およびエミッタ電極16
に対向する位置にはパッド用のホールがそれぞれ開設さ
れ、この各ホールによりベース電極15上およびエミッ
タ電極16上に各パッド15a、16aがそれぞれ形成
されている。A silicon oxide film 14 is formed on the substrate 10 so as to cover the base 11 and the emitter 12. A base contact hole is formed at a predetermined position of the silicon oxide film 14 facing the base 11 so as to penetrate the base 11.
A base electrode 15 is formed in the contact hole. Similarly, the emitter 1 in the silicon oxide film 14
An emitter contact hole is formed so as to penetrate the emitter 12 at a predetermined position opposite to 2, and an emitter electrode 16 is formed in the contact hole. Further, a protective film 17 made of an insulating material is deposited on the silicon oxide film 14 so as to cover the surfaces of the base electrode 15 and the emitter electrode 16, and the base electrode 15 and the emitter of the protective film 17 are covered. Electrode 16
Holes for pads are respectively formed at positions opposed to, and the pads 15a and 16a are formed on the base electrode 15 and the emitter electrode 16 by the holes.
【0017】前記ベース電極15およびエミッタ電極1
6は、アルミニウム材料(アルミニウムまたはその合
金)がスパッタリング蒸着等の適当な手段によりシリコ
ン酸化膜14の上に被着された後に、写真食刻法によっ
てパターニングされて形成されたものである。また、各
パッドはPIQ等の絶縁材料が塗布法等の適当な手段に
より被着されて保護膜17が形成された後に、写真食刻
法によってパターニングされて開口されることによって
形成される。他方、サブストレート10の下面にはコレ
クタ13用のコレクタ電極18がアルミニウム材料等を
被着されて形成されている。The base electrode 15 and the emitter electrode 1
Reference numeral 6 is formed by depositing an aluminum material (aluminum or its alloy) on the silicon oxide film 14 by an appropriate means such as sputtering deposition and then patterning it by photolithography. In addition, each pad is formed by depositing an insulating material such as PIQ by an appropriate means such as a coating method to form the protective film 17, and then patterning and opening by photolithography. On the other hand, on the lower surface of the substrate 10, a collector electrode 18 for the collector 13 is formed by depositing an aluminum material or the like.
【0018】前記2本のワイヤのうちの一本のワイヤ5
Aは太い金線が使用されており、このワイヤ(以下、太
い金線という。)5Aは、半導体ペレット2に形成され
ているエミッタ電極16のパッド16aと一方のリード
4のインナ部(以下、インナリードという。)4bとの
間に橋絡されている。もう1本のワイヤ5Bは細い金線
が使用されており、このワイヤ(以下、細い金線とい
う。)5Bは半導体ペレット2に形成されているベース
電極15のパッド15aと他方のインナリード4bとの
間に橋絡されている。なお、半導体ペレット2に形成さ
れているコレクタ電極18はタブ3を介して残りのイン
ナリード4bに電気的に接続されている。このようにし
て、樹脂封止体6内の半導体ペレット2に作り込まれて
いるバイポーラ・トランジスタ回路素子が、リード4に
よって樹脂封止体6の外部に電気的に引き出されてい
る。One wire 5 of the two wires
A thick gold wire is used for A, and this wire (hereinafter referred to as a thick gold wire) 5A includes a pad 16a of the emitter electrode 16 formed on the semiconductor pellet 2 and an inner portion of one lead 4 (hereinafter, referred to as a thick gold wire). It is called Inner Reed.) It is bridged with 4b. A thin gold wire is used as the other wire 5B, and this wire (hereinafter referred to as a thin gold wire) 5B includes the pad 15a of the base electrode 15 formed on the semiconductor pellet 2 and the other inner lead 4b. Is bridged between. The collector electrode 18 formed on the semiconductor pellet 2 is electrically connected to the remaining inner lead 4b via the tab 3. In this way, the bipolar transistor circuit element built in the semiconductor pellet 2 in the resin sealing body 6 is electrically pulled out to the outside of the resin sealing body 6 by the lead 4.
【0019】そして、本実施例においては、エミッタ電
極16側の太い金線5Aはベース電極15側の細い金線
5Bに比べて相対的に太く形成されており、ベース電極
15側の細い金線5Bはエミッタ電極16側の太い金線
5Aに比べて相対的に細く形成されている。エミッタ電
極16側の太い金線5Aとベース電極15側の細い金線
5Bとの線径比は5:2が限度とされる。In this embodiment, the thick gold wire 5A on the emitter electrode 16 side is formed relatively thicker than the thin gold wire 5B on the base electrode 15 side, and the thin gold wire 5A on the base electrode 15 side is formed. 5B is formed relatively thinner than the thick gold wire 5A on the emitter electrode 16 side. The wire diameter ratio between the thick gold wire 5A on the emitter electrode 16 side and the thin gold wire 5B on the base electrode 15 side is limited to 5: 2.
【0020】上記トランジスタ1は次のようにして製造
される。リードフレームは樹脂封止パッケージを備えて
いるトランジスタに使用されるものとして構成されてお
り、多連リードフレーム20に構成されている。多連リ
ードフレーム20は銅材料(銅または銅合金)等のよう
な導電性の良好な材料からなる薄板が用いられて、図2
に示されているように長方形の板形状に一体成形されて
おり、複数の単位リードフレーム21が長手方向に繰り
返すように隣り合わせに並べられて連設されている。但
し、図示および説明は一単位について行われる。The transistor 1 is manufactured as follows. The lead frame is configured to be used in a transistor including a resin-sealed package, and is configured as the multiple lead frame 20. As the multiple lead frame 20, a thin plate made of a material having good conductivity such as a copper material (copper or copper alloy) is used.
As shown in FIG. 5, the unit lead frames 21 are integrally formed in a rectangular plate shape, and the unit lead frames 21 are arranged side by side so as to be repeated in the longitudinal direction. However, illustration and description will be made for one unit.
【0021】各単位リードフレーム21は一対の外枠2
2、22を備えており、両外枠22、22には3本のリ
ード4におけるアウタ部(以下、アウタリードとい
う。)4aが交互に接続されている。各アウタリード4
aには各インナリード4bがそれぞれ直線状に連設され
ている。隣り合うアウタリード4a、4a間にはダム2
3がそれぞれ架橋されている。また、中央のインナリー
ド4bの先端にはタブ3が一体的に形成されている。そ
して、外枠22には複数個の位置決め孔24が適当に配
されて開設されており、各単位リードフレーム21、2
1間は両外枠22間に架橋されているセクション枠25
により区画されている。さらに、タブ3および2本のイ
ンナリード4b、4bの先端部における表面には、ボン
ダビリティーを高めるための銀めっき皮膜部26がそれ
ぞれ形成されている。Each unit lead frame 21 is a pair of outer frames 2.
Outer portions (hereinafter referred to as outer leads) 4a of the three leads 4 are alternately connected to the outer frames 22 and 22. Each outer lead 4
Each inner lead 4b is linearly connected to a. Dam 2 between adjacent outer leads 4a, 4a
3 are each crosslinked. Further, the tab 3 is integrally formed at the tip of the inner lead 4b at the center. A plurality of positioning holes 24 are appropriately arranged and opened in the outer frame 22, and each unit lead frame 21, 2 is formed.
Section frame 25 that is bridged between both outer frames 22 between 1
It is divided by. Further, silver plating film portions 26 for enhancing bondability are formed on the surfaces of the tabs 3 and the two inner leads 4b, 4b at their tips.
【0022】この多連リードフレーム20が使用され
て、ペレット・ボンディング工程において、リードフレ
ームのタブ3上に半導体ペレット2がボンディングされ
る。その後、ワイヤ・ボンディング工程において、超音
波熱圧着式ワイヤボンディング装置等の適当なワイヤボ
ンディング装置(図示せず)が使用されて半導体ペレッ
ト2と2本のインナリード4b、4bとの間に太い金線
5A、細い金線5Bが橋絡される。すなわち、図3およ
び図4に示されているように、半導体ペレット2のエミ
ッタ電極16のパッド16aに太い金線5Aの一端が第
1ボンディングされた後に、この太い金線5Aの中間部
がこのパッド16aに対向するインナリード4bに第2
ボンディングされて引き契られる。同様に、ベース電極
15のパッド15aに細い金線5Bの一端が第1ボンデ
ィングされた後に、この細い金線5Bの中間部がこのパ
ッド15aに対向するインナリード4bに第2ボンディ
ングされて引き契られる。The multiple lead frame 20 is used to bond the semiconductor pellets 2 onto the tabs 3 of the lead frame in the pellet bonding process. After that, in the wire bonding process, a suitable wire bonding device (not shown) such as an ultrasonic thermocompression bonding wire bonding device is used, and a thick metal is used between the semiconductor pellet 2 and the two inner leads 4b, 4b. The wire 5A and the thin gold wire 5B are bridged. That is, as shown in FIGS. 3 and 4, after one end of the thick gold wire 5A is first bonded to the pad 16a of the emitter electrode 16 of the semiconductor pellet 2, the middle part of the thick gold wire 5A is The second inner lead 4b facing the pad 16a is
Bonded and triggered. Similarly, after one end of the thin gold wire 5B is first bonded to the pad 15a of the base electrode 15, the middle portion of the thin gold wire 5B is second bonded to the inner lead 4b facing the pad 15a and triggered. To be
【0023】このワイヤボンディング工程において、エ
ミッタ電極16およびベース電極15にそれぞれ接続さ
れる太い金線5A、細い金線5Bは互いに線径が異なっ
ているため、エミッタ電極16側のワイヤ・ボンディン
グ作業と、ベース電極15側のワイヤ・ボンディング作
業は2箇所のステーションでそれぞれ実施される。この
ように2箇所のステーションで太い金線5Aによるワイ
ヤ・ボンディング作業と細い金線5Bによるワイヤ・ボ
ンディング作業が実施される場合には、多連リードフレ
ーム20において両方のワイヤ・ボンディング作業が同
時に進行するので、時間増は起きない。In this wire bonding step, since the thick gold wire 5A and the thin gold wire 5B respectively connected to the emitter electrode 16 and the base electrode 15 have different wire diameters, it is different from the wire bonding work on the emitter electrode 16 side. The wire bonding work on the side of the base electrode 15 is carried out at two stations. In this way, when the wire bonding work with the thick gold wire 5A and the wire bonding work with the thin gold wire 5B are performed at the two stations, both wire bonding operations are simultaneously performed in the multiple lead frame 20. As it does, there is no increase in time.
【0024】次に、図示および詳細な説明は省略する
が、トランスファ成形装置により、樹脂封止体6が略長
方形の平盤形状に一体成形される。この樹脂封止体6に
より、半導体ペレット2、太い金線5A、細い金線5B
および各インナリード4bが樹脂封止され、樹脂封止体
6の2つの側面から三本のアウタリード4aが突出され
た状態になる。Next, although illustration and detailed description are omitted, the resin molding 6 is integrally molded into a substantially rectangular flat plate shape by a transfer molding device. The resin encapsulant 6 allows the semiconductor pellet 2, the thick gold wire 5A, and the thin gold wire 5B.
And each inner lead 4b is resin-sealed, and the three outer leads 4a are projected from the two side surfaces of the resin-sealed body 6.
【0025】その後、切断工程において、樹脂封止体6
の外側におけるリードフレームの不要な部分が切断除去
される。続いて、アウタリード4aはリード成形工程に
おいて成形加工され、所望のガル・ウイング形状に成形
される。Thereafter, in the cutting step, the resin sealing body 6
Unnecessary portions of the lead frame on the outside of the are cut off. Subsequently, the outer lead 4a is molded in the lead molding step to be molded into a desired gull wing shape.
【0026】前記実施例によれば次の効果が得られる。 小電流が流れるベース電極側の金線が従来よりも細
く、大電流が流れるエミッタ電極側の金線が従来よりも
太く形成されていることにより、製造コストの増加を抑
制しつつ、トランジスタの低抵抗化を実現することがで
きる。According to the above embodiment, the following effects can be obtained. The gold wire on the base electrode side where a small current flows is thinner than before, and the gold wire on the emitter electrode side where a large current flows is formed thicker than before. Resistance can be realized.
【0027】 エミッタ電極側の太い金線が従来通り
の線径を有しており、ベース電極側の細い金線が従来よ
りも細い線径を有する場合には、電気抵抗が従来と略同
一の値を維持しつつ、製造コストの低減を図ることがで
きる。When the thick gold wire on the emitter electrode side has the conventional wire diameter and the thin gold wire on the base electrode side has the smaller wire diameter than the conventional one, the electric resistance is substantially the same as the conventional one. The manufacturing cost can be reduced while maintaining the value.
【0028】 ベース電極側の金線が細くなると、金
線がボンディングされるベース電極のボンディングパッ
ドの面積を小さくできるため、小さくなった分をアクテ
ィブエリアとして利用でき、半導体ペレットの性能を向
上することができる。When the gold wire on the base electrode side becomes thin, the area of the bonding pad of the base electrode to which the gold wire is bonded can be made small, so that the reduced amount can be used as an active area and the performance of the semiconductor pellet can be improved. You can
【0029】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.
【0030】例えば、コレクタ電極側にも金線による接
続が適用される場合には、コレクタ電極側も太い金線を
使用することが望ましい。For example, when gold wire connection is also applied to the collector electrode side, it is desirable to use a thick gold wire also on the collector electrode side.
【0031】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるバイポ
ーラ・トランジスタに適用した場合について説明した
が、それに限定されるものではなく、MOS・トランジ
スタや半導体集積回路装置(IC)等の半導体装置全般
に適用することができる。In the above description, the case where the invention made by the present inventor is applied to a bipolar transistor which is the field of application which is the background of the invention has been described, but the present invention is not limited to this, and a MOS transistor or a semiconductor. It can be applied to all semiconductor devices such as integrated circuit devices (ICs).
【0032】MOS・トランジスタに本発明を適用する
場合は、ゲート電極側の金線がソース電極側およびドレ
イン電極側の金線に比べて相対的に細く形成され、ソー
ス電極側およびドレイン電極側の金線がゲート電極側の
金線に比べて相対的に太く形成されるようにすればよ
い。When the present invention is applied to a MOS / transistor, the gold wire on the gate electrode side is formed relatively thinner than the gold wires on the source electrode side and the drain electrode side, and the gold wire on the source electrode side and the drain electrode side is formed. The gold wire may be formed relatively thicker than the gold wire on the gate electrode side.
【0033】また、メモリーICやロジックIC等の弱
電流ICに本発明を適用する場合は、小信号用端子側の
金線が駆動用端子側の金線に比べて相対的に細く形成さ
れ、駆動用端子側の金線が小信号用端子側の金線に比べ
て相対的に太く形成されるようにすればよい。When the present invention is applied to a weak current IC such as a memory IC or a logic IC, the gold wire on the small signal terminal side is formed relatively thinner than the gold wire on the driving terminal side. The gold wire on the driving terminal side may be formed relatively thicker than the gold wire on the small signal terminal side.
【0034】[0034]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
【0035】金線を使用されたワイヤが半導体ペレット
の各電極と各リードとの間にそれぞれ橋絡されている半
導体装置において、小電流が流れるワイヤと大電流が流
れるワイヤとの線径が異なっており、小電流側のワイヤ
が細く形成され、大電流側のワイヤが太く形成されてい
ることにより、製造コストを抑制しつつ、低抵抗化を実
現することができる。In a semiconductor device in which a wire using a gold wire is bridged between each electrode of a semiconductor pellet and each lead, the wire diameter of a wire through which a small current flows differs from that of a wire through which a large current flows. Since the wire on the small current side is formed thin and the wire on the large current side is formed thick, it is possible to realize the low resistance while suppressing the manufacturing cost.
【図1】本発明の一実施例であるトランジスタを示し、
(a)は正面縦断面図、(b)は側面縦断面図である。FIG. 1 shows a transistor which is an embodiment of the present invention,
(A) is a front vertical cross-sectional view, (b) is a side vertical cross-sectional view.
【図2】リードフレームを示す一部省略平面図である。FIG. 2 is a partially omitted plan view showing a lead frame.
【図3】ワイヤ・ボンディング工程後のリードフレーム
の一部省略平面図である。FIG. 3 is a partially omitted plan view of the lead frame after the wire bonding step.
【図4】(a)は図3のa−a線に沿う拡大断面図、
(b)はペレット部分の拡大縦断面図である。FIG. 4A is an enlarged cross-sectional view taken along the line aa of FIG.
(B) is an enlarged vertical sectional view of a pellet portion.
1…バイポーラ・トランジスタ(半導体装置)、2…半
導体ペレット、3…タブ、4…リード、4a…アウタリ
ード、4b…インナリード、5A…太い金線(ワイ
ヤ)、5B…細い金線(ワイヤ)、6…樹脂封止体、1
0…サブストレート、11…ベース、12…エミッタ、
13…コレクタ、14…シリコン酸化膜、15…ベース
電極、15a…パッド、16…エミッタ電極、16a…
パッド、17…保護膜、18…コレクタ電極、20…多
連リードフレーム、21…単位リードフレーム、22…
外枠、23…ダム、24…位置決め孔、25…セクショ
ン枠、26…銀めっき皮膜部。1 ... Bipolar transistor (semiconductor device), 2 ... Semiconductor pellet, 3 ... Tab, 4 ... Lead, 4a ... Outer lead, 4b ... Inner lead, 5A ... Thick gold wire (wire), 5B ... Thin gold wire (wire), 6 ... Resin sealing body, 1
0 ... Substrate, 11 ... Base, 12 ... Emitter,
13 ... Collector, 14 ... Silicon oxide film, 15 ... Base electrode, 15a ... Pad, 16 ... Emitter electrode, 16a ...
Pads, 17 ... Protective film, 18 ... Collector electrodes, 20 ... Multiple leadframes, 21 ... Unit leadframes, 22 ...
Outer frame, 23 ... Dam, 24 ... Positioning hole, 25 ... Section frame, 26 ... Silver plating film part.
フロントページの続き (72)発明者 吉田 賢司 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内Front page continued (72) Inventor Kenji Yoshida 15 Asahidai, Moroyama-cho, Iruma-gun, Saitama Pref. Inside Higashi Tobu Semiconductor Co., Ltd.
Claims (3)
金線が使用された各ワイヤによりそれぞれ電気的に接続
されている半導体装置において、 小電流が流れる電極に接続されたワイヤが細く形成さ
れ、大電流が流れる電極に形成されたワイヤが太く形成
されていることを特徴とする半導体装置。1. In a semiconductor device in which each electrode of a semiconductor pellet and each lead are electrically connected by a wire using a gold wire, a wire connected to an electrode through which a small current flows is formed thin. A semiconductor device characterized in that a wire formed on an electrode through which a large current flows is formed thick.
たはゲート電極であり、前記大電流が流れる電極がエミ
ッタ電極またはソース電極であることを特徴とする請求
項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein the electrode through which the small current flows is a base electrode or a gate electrode, and the electrode through which the large current flows is an emitter electrode or a source electrode.
イヤと、前記大電流が流れる電極に接続されたワイヤと
の線径比が、0.4以上であることを特徴とする請求項
1または請求項2記載の半導体装置。3. The wire diameter ratio of the wire connected to the electrode through which the small current flows and the wire connected to the electrode through which the large current flows is 0.4 or more. Alternatively, the semiconductor device according to claim 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7039180A JPH08213420A (en) | 1995-02-03 | 1995-02-03 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7039180A JPH08213420A (en) | 1995-02-03 | 1995-02-03 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213420A true JPH08213420A (en) | 1996-08-20 |
Family
ID=12545924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7039180A Pending JPH08213420A (en) | 1995-02-03 | 1995-02-03 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213420A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140124912A1 (en) * | 2012-11-05 | 2014-05-08 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2023078435A (en) * | 2014-10-13 | 2023-06-06 | ゼネラル・エレクトリック・カンパニイ | Power overlay structure with wirebonds and method of making same |
-
1995
- 1995-02-03 JP JP7039180A patent/JPH08213420A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140124912A1 (en) * | 2012-11-05 | 2014-05-08 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9147647B2 (en) * | 2012-11-05 | 2015-09-29 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9240368B2 (en) | 2012-11-05 | 2016-01-19 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9349675B2 (en) | 2012-11-05 | 2016-05-24 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2023078435A (en) * | 2014-10-13 | 2023-06-06 | ゼネラル・エレクトリック・カンパニイ | Power overlay structure with wirebonds and method of making same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US9240368B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6756658B1 (en) | Making two lead surface mounting high power microleadframe semiconductor packages | |
| US7781265B2 (en) | DFN semiconductor package having reduced electrical resistance | |
| KR100849015B1 (en) | Semiconductor device | |
| JPH10261756A (en) | Semiconductor device and manufacturing method thereof | |
| US7274092B2 (en) | Semiconductor component and method of assembling the same | |
| US20040155361A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
| EP0501830B1 (en) | Insulated lead frame for semiconductor packaged devices | |
| US11211310B1 (en) | Package structures | |
| JPH08213420A (en) | Semiconductor device | |
| US5075758A (en) | Semiconductor device | |
| JPH10247701A (en) | Semiconductor device and lead frame used for manufacturing the same | |
| JPH07101698B2 (en) | Method for manufacturing resin-sealed semiconductor device | |
| JPH1098133A (en) | Semiconductor device and manufacturing method thereof | |
| JPS5951139B2 (en) | Manufacturing method for resin-encapsulated semiconductor devices | |
| JPH0621305A (en) | Semiconductor device | |
| JPH0685133A (en) | Semiconductor integrated circuit device | |
| JPS63104457A (en) | Lead frame | |
| JPH0625004Y2 (en) | Integrated circuit | |
| JPS61241954A (en) | Semiconductor device | |
| JPH11186447A (en) | Resin-sealed semiconductor device, method for manufacturing the same, and apparatus for manufacturing the same | |
| KR100370480B1 (en) | Lead frame for semiconductor package | |
| JP3082562U (en) | Multi-chip package | |
| JPH0817988A (en) | Resin-sealed semiconductor device and manufacturing method thereof |