JPH08213420A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08213420A
JPH08213420A JP7039180A JP3918095A JPH08213420A JP H08213420 A JPH08213420 A JP H08213420A JP 7039180 A JP7039180 A JP 7039180A JP 3918095 A JP3918095 A JP 3918095A JP H08213420 A JPH08213420 A JP H08213420A
Authority
JP
Japan
Prior art keywords
wire
electrode
gold wire
gold
base electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7039180A
Other languages
English (en)
Inventor
Satoru Negishi
哲 根岸
Hiromichi Sakamoto
博通 坂本
Kenji Yoshida
賢司 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Priority to JP7039180A priority Critical patent/JPH08213420A/ja
Publication of JPH08213420A publication Critical patent/JPH08213420A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/537—Multiple bond wires having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Bipolar Transistors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 低抵抗化とコストの抑制を両立する。 【構成】 バイポーラ・トランジスタ１は半導体ペレッ
ト２におけるエミッタ電極１６のパッド１６ａおよびベ
ース電極１５のパッド１５ａと各インナリード４ｂ、４
ｂとの間に金線５Ａ、５Ｂが両端部をボンディングされ
て橋絡されている。エミッタ電極１６側の金線５Ａと、
ベース電極１５側の金線５Ｂは線径が異なっており、エ
ミッタ電極１６側の金線５Ａが太く、ベース電極１５側
の金線５Ｂが細く形成されている。 【効果】 大電流が流れるエミッタ電極１６側の金線５
Ａが太く形成されているため低抵抗化を図ることができ
るとともに、ベース電極１５側の金線５Ｂは細く形成さ
れているためコストの増加を抑制できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に、半
導体ペレットの各電極と各リードとが金線が使用された
ワイヤにより電気的に接続されている半導体装置に関
し、例えば、低周波中出力のバイポーラ・トランジスタ
に利用して有効な技術に関する。
【０００２】
【従来の技術】一般に、バイポーラ・トランジスタは消
費電力は大きいが高速であるので、ディスクリートデバ
イスとしては低周波中出力のトランジスタとして使用さ
れている。この種のバイポーラ・トランジスタにおいて
は大消費電力に対処しつつ高速性能を生かすため、半導
体ペレットにおけるベース電極およびエミッタ電極と各
リードとの間を電気的に接続するワイヤに金線が使用さ
れている。
【０００３】そして、従来のバイポーラ・トランジスタ
においては、ベース電極とエミッタ電極およびコレクタ
電極とにそれぞれ使用されるワイヤはいずれも同一径の
金線が使用されている。
【０００４】なお、このような例を述べているものとし
て、「半導体デバイスの信頼性技術日科技連 １９８９
年２月３日第２刷発行 監修 安食恒雄」があり、Ｐ１
３０における図５．１１の断面図に同一径の金線が使用
されているものが示されている。
【０００５】
【発明が解決しようとする課題】バイポーラ・トランジ
スタは低抵抗化のためにはワイヤの金線径を太くするこ
とが望まれる。しかしながら、金線は高価であるため
に、ベース電極、エミッタ電極およびコレクタ電極に接
続されているワイヤの線径を単に太くすると、バイポー
ラ・トランジスタの製造コストが高くなる。
【０００６】本発明の目的は、低抵抗化とコストの抑制
を両立することができる半導体装置を提供することにあ
る。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【０００９】すなわち、半導体ペレットの各電極と各リ
ードとが金線が使用された各ワイヤによりそれぞれ電気
的に接続されている半導体装置において、小電流が流れ
る電極に接続されたワイヤが細く形成され、大電流が流
れる電極に形成されたワイヤが太く形成されていること
を特徴とする。
【００１０】
【作用】前記した手段によれば、例えば、バイポーラ・
トランジスタにおいて、エミッタ電極に接続されたワイ
ヤの金線径がベース電極に接続されたワイヤの金線径に
比べて相対的に太く、ベース電極側ワイヤの金線径がエ
ミッタ電極側ワイヤの金線径に比べて相対的に細くされ
る。
【００１１】したがって、エミッタ電極側ワイヤの金線
径が従来よりも太く形成され、ベース電極側ワイヤの金
線径が従来よりも細く形成されると、大電流が流れるエ
ミッタ電極側ワイヤの金線径が太いことによって低抵抗
化を実現できるとともに、ベース電極側ワイヤの金線径
は細いので、コストの増加を抑制できる。
【００１２】また、エミッタ電極側ワイヤの金線径を従
来通りとしたまま、ベース電極側ワイヤの金線径を細く
すれば、電気抵抗を略同一に維持した状態で製造コスト
の低減を実現することができる。
【００１３】
【実施例】図１は本発明の一実施例であるバイポーラ・
トランジスタを示し、（ａ）は正面縦断面図、（ｂ）は
側面縦断面図である。図２はリードフレームを示す一部
省略平面図、図３はワイヤ・ボンディング工程後のリー
ドフレームの一部省略平面図、図４の（ａ）は図３のａ
−ａ線に沿う拡大断面図、（ｂ）はペレット部分の拡大
縦断面図である。
【００１４】本実施例において、本発明に係る半導体装
置は、バイポーラ・トランジスタとして構成されてい
る。このバイポーラ・トランジスタ（以下、トランジス
タという。）１は、バイポーラ・トランジスタ回路素子
が作り込まれている半導体ペレット２と、半導体ペレッ
ト２がボンディングされているタブ３と、３本のリード
４と、半導体ペレット２とリード４との間に橋絡されて
いる２本のワイヤ５Ａ、５Ｂと、半導体ペレット２、タ
ブ３、各リード４の一部および各ワイヤ５Ａ、５Ｂを樹
脂封止した樹脂封止体６とを備えており、２本のワイヤ
５Ａ、５Ｂが線径の異なる金線をそれぞれ使用されて形
成されている。
【００１５】図４に示されている半導体ペレット２は、
半導体装置の製造工程における所謂前工程においてウエ
ハ状態にてバイポーラ・トランジスタ回路素子を作り込
まれた後に、小さい正方形の薄板形状に分断（ダイシン
グ）されることにより、製作されたものである。この半
導体ペレット２はサブストレート１０を備えており、サ
ブストレート１０の上部にはベース１１とエミッタ１２
とが形成され、下部にコレクタ１３が形成されている。
【００１６】サブストレート１０の上にはシリコン酸化
膜１４がベース１１およびエミッタ１２を被覆するよう
に形成されている。このシリコン酸化膜１４におけるベ
ース１１に対向する所定の位置にはベース用コンタクト
ホールがベース１１に貫通するように形成されており、
そのコンタクトホールにはベース電極１５が形成されて
いる。同様に、シリコン酸化膜１４におけるエミッタ１
２に対向する所定の位置にはエミッタ用コンタクトホー
ルがエミッタ１２に貫通するように形成されており、そ
のコンタクトホールにはエミッタ電極１６が形成されて
いる。さらに、シリコン酸化膜１４の上には絶縁材料か
らなる保護膜１７がベース電極１５およびエミッタ電極
１６の表面も含めて被覆するように被着されており、こ
の保護膜１７のベース電極１５およびエミッタ電極１６
に対向する位置にはパッド用のホールがそれぞれ開設さ
れ、この各ホールによりベース電極１５上およびエミッ
タ電極１６上に各パッド１５ａ、１６ａがそれぞれ形成
されている。
【００１７】前記ベース電極１５およびエミッタ電極１
６は、アルミニウム材料（アルミニウムまたはその合
金）がスパッタリング蒸着等の適当な手段によりシリコ
ン酸化膜１４の上に被着された後に、写真食刻法によっ
てパターニングされて形成されたものである。また、各
パッドはＰＩＱ等の絶縁材料が塗布法等の適当な手段に
より被着されて保護膜１７が形成された後に、写真食刻
法によってパターニングされて開口されることによって
形成される。他方、サブストレート１０の下面にはコレ
クタ１３用のコレクタ電極１８がアルミニウム材料等を
被着されて形成されている。
【００１８】前記２本のワイヤのうちの一本のワイヤ５
Ａは太い金線が使用されており、このワイヤ（以下、太
い金線という。）５Ａは、半導体ペレット２に形成され
ているエミッタ電極１６のパッド１６ａと一方のリード
４のインナ部（以下、インナリードという。）４ｂとの
間に橋絡されている。もう１本のワイヤ５Ｂは細い金線
が使用されており、このワイヤ（以下、細い金線とい
う。）５Ｂは半導体ペレット２に形成されているベース
電極１５のパッド１５ａと他方のインナリード４ｂとの
間に橋絡されている。なお、半導体ペレット２に形成さ
れているコレクタ電極１８はタブ３を介して残りのイン
ナリード４ｂに電気的に接続されている。このようにし
て、樹脂封止体６内の半導体ペレット２に作り込まれて
いるバイポーラ・トランジスタ回路素子が、リード４に
よって樹脂封止体６の外部に電気的に引き出されてい
る。
【００１９】そして、本実施例においては、エミッタ電
極１６側の太い金線５Ａはベース電極１５側の細い金線
５Ｂに比べて相対的に太く形成されており、ベース電極
１５側の細い金線５Ｂはエミッタ電極１６側の太い金線
５Ａに比べて相対的に細く形成されている。エミッタ電
極１６側の太い金線５Ａとベース電極１５側の細い金線
５Ｂとの線径比は５：２が限度とされる。
【００２０】上記トランジスタ１は次のようにして製造
される。リードフレームは樹脂封止パッケージを備えて
いるトランジスタに使用されるものとして構成されてお
り、多連リードフレーム２０に構成されている。多連リ
ードフレーム２０は銅材料（銅または銅合金）等のよう
な導電性の良好な材料からなる薄板が用いられて、図２
に示されているように長方形の板形状に一体成形されて
おり、複数の単位リードフレーム２１が長手方向に繰り
返すように隣り合わせに並べられて連設されている。但
し、図示および説明は一単位について行われる。
【００２１】各単位リードフレーム２１は一対の外枠２
２、２２を備えており、両外枠２２、２２には３本のリ
ード４におけるアウタ部（以下、アウタリードとい
う。）４ａが交互に接続されている。各アウタリード４
ａには各インナリード４ｂがそれぞれ直線状に連設され
ている。隣り合うアウタリード４ａ、４ａ間にはダム２
３がそれぞれ架橋されている。また、中央のインナリー
ド４ｂの先端にはタブ３が一体的に形成されている。そ
して、外枠２２には複数個の位置決め孔２４が適当に配
されて開設されており、各単位リードフレーム２１、２
１間は両外枠２２間に架橋されているセクション枠２５
により区画されている。さらに、タブ３および２本のイ
ンナリード４ｂ、４ｂの先端部における表面には、ボン
ダビリティーを高めるための銀めっき皮膜部２６がそれ
ぞれ形成されている。
【００２２】この多連リードフレーム２０が使用され
て、ペレット・ボンディング工程において、リードフレ
ームのタブ３上に半導体ペレット２がボンディングされ
る。その後、ワイヤ・ボンディング工程において、超音
波熱圧着式ワイヤボンディング装置等の適当なワイヤボ
ンディング装置（図示せず）が使用されて半導体ペレッ
ト２と２本のインナリード４ｂ、４ｂとの間に太い金線
５Ａ、細い金線５Ｂが橋絡される。すなわち、図３およ
び図４に示されているように、半導体ペレット２のエミ
ッタ電極１６のパッド１６ａに太い金線５Ａの一端が第
１ボンディングされた後に、この太い金線５Ａの中間部
がこのパッド１６ａに対向するインナリード４ｂに第２
ボンディングされて引き契られる。同様に、ベース電極
１５のパッド１５ａに細い金線５Ｂの一端が第１ボンデ
ィングされた後に、この細い金線５Ｂの中間部がこのパ
ッド１５ａに対向するインナリード４ｂに第２ボンディ
ングされて引き契られる。
【００２３】このワイヤボンディング工程において、エ
ミッタ電極１６およびベース電極１５にそれぞれ接続さ
れる太い金線５Ａ、細い金線５Ｂは互いに線径が異なっ
ているため、エミッタ電極１６側のワイヤ・ボンディン
グ作業と、ベース電極１５側のワイヤ・ボンディング作
業は２箇所のステーションでそれぞれ実施される。この
ように２箇所のステーションで太い金線５Ａによるワイ
ヤ・ボンディング作業と細い金線５Ｂによるワイヤ・ボ
ンディング作業が実施される場合には、多連リードフレ
ーム２０において両方のワイヤ・ボンディング作業が同
時に進行するので、時間増は起きない。
【００２４】次に、図示および詳細な説明は省略する
が、トランスファ成形装置により、樹脂封止体６が略長
方形の平盤形状に一体成形される。この樹脂封止体６に
より、半導体ペレット２、太い金線５Ａ、細い金線５Ｂ
および各インナリード４ｂが樹脂封止され、樹脂封止体
６の２つの側面から三本のアウタリード４ａが突出され
た状態になる。
【００２５】その後、切断工程において、樹脂封止体６
の外側におけるリードフレームの不要な部分が切断除去
される。続いて、アウタリード４ａはリード成形工程に
おいて成形加工され、所望のガル・ウイング形状に成形
される。
【００２６】前記実施例によれば次の効果が得られる。 小電流が流れるベース電極側の金線が従来よりも細
く、大電流が流れるエミッタ電極側の金線が従来よりも
太く形成されていることにより、製造コストの増加を抑
制しつつ、トランジスタの低抵抗化を実現することがで
きる。
【００２７】 エミッタ電極側の太い金線が従来通り
の線径を有しており、ベース電極側の細い金線が従来よ
りも細い線径を有する場合には、電気抵抗が従来と略同
一の値を維持しつつ、製造コストの低減を図ることがで
きる。
【００２８】 ベース電極側の金線が細くなると、金
線がボンディングされるベース電極のボンディングパッ
ドの面積を小さくできるため、小さくなった分をアクテ
ィブエリアとして利用でき、半導体ペレットの性能を向
上することができる。
【００２９】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００３０】例えば、コレクタ電極側にも金線による接
続が適用される場合には、コレクタ電極側も太い金線を
使用することが望ましい。
【００３１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるバイポ
ーラ・トランジスタに適用した場合について説明した
が、それに限定されるものではなく、ＭＯＳ・トランジ
スタや半導体集積回路装置（ＩＣ）等の半導体装置全般
に適用することができる。
【００３２】ＭＯＳ・トランジスタに本発明を適用する
場合は、ゲート電極側の金線がソース電極側およびドレ
イン電極側の金線に比べて相対的に細く形成され、ソー
ス電極側およびドレイン電極側の金線がゲート電極側の
金線に比べて相対的に太く形成されるようにすればよ
い。
【００３３】また、メモリーＩＣやロジックＩＣ等の弱
電流ＩＣに本発明を適用する場合は、小信号用端子側の
金線が駆動用端子側の金線に比べて相対的に細く形成さ
れ、駆動用端子側の金線が小信号用端子側の金線に比べ
て相対的に太く形成されるようにすればよい。
【００３４】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００３５】金線を使用されたワイヤが半導体ペレット
の各電極と各リードとの間にそれぞれ橋絡されている半
導体装置において、小電流が流れるワイヤと大電流が流
れるワイヤとの線径が異なっており、小電流側のワイヤ
が細く形成され、大電流側のワイヤが太く形成されてい
ることにより、製造コストを抑制しつつ、低抵抗化を実
現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例であるトランジスタを示し、
（ａ）は正面縦断面図、（ｂ）は側面縦断面図である。
【図２】リードフレームを示す一部省略平面図である。
【図３】ワイヤ・ボンディング工程後のリードフレーム
の一部省略平面図である。
【図４】（ａ）は図３のａ−ａ線に沿う拡大断面図、
（ｂ）はペレット部分の拡大縦断面図である。
【符号の説明】
１…バイポーラ・トランジスタ（半導体装置）、２…半
導体ペレット、３…タブ、４…リード、４ａ…アウタリ
ード、４ｂ…インナリード、５Ａ…太い金線（ワイ
ヤ）、５Ｂ…細い金線（ワイヤ）、６…樹脂封止体、１
０…サブストレート、１１…ベース、１２…エミッタ、
１３…コレクタ、１４…シリコン酸化膜、１５…ベース
電極、１５ａ…パッド、１６…エミッタ電極、１６ａ…
パッド、１７…保護膜、１８…コレクタ電極、２０…多
連リードフレーム、２１…単位リードフレーム、２２…
外枠、２３…ダム、２４…位置決め孔、２５…セクショ
ン枠、２６…銀めっき皮膜部。
フロントページの続き (72)発明者 吉田 賢司 埼玉県入間郡毛呂山町大字旭台15番地 日 立東部セミコンダクタ株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体ペレットの各電極と各リードとが
    金線が使用された各ワイヤによりそれぞれ電気的に接続
    されている半導体装置において、 小電流が流れる電極に接続されたワイヤが細く形成さ
    れ、大電流が流れる電極に形成されたワイヤが太く形成
    されていることを特徴とする半導体装置。
  2. 【請求項２】 前記小電流が流れる電極がベース電極ま
    たはゲート電極であり、前記大電流が流れる電極がエミ
    ッタ電極またはソース電極であることを特徴とする請求
    項１記載の半導体装置。
  3. 【請求項３】 前記小電流が流れる電極に接続されたワ
    イヤと、前記大電流が流れる電極に接続されたワイヤと
    の線径比が、０．４以上であることを特徴とする請求項
    １または請求項２記載の半導体装置。
JP7039180A 1995-02-03 1995-02-03 半導体装置 Pending JPH08213420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7039180A JPH08213420A (ja) 1995-02-03 1995-02-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7039180A JPH08213420A (ja) 1995-02-03 1995-02-03 半導体装置

Publications (1)

Publication Number Publication Date
JPH08213420A true JPH08213420A (ja) 1996-08-20

Family

ID=12545924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7039180A Pending JPH08213420A (ja) 1995-02-03 1995-02-03 半導体装置

Country Status (1)

Country Link
JP (1) JPH08213420A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124912A1 (en) * 2012-11-05 2014-05-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2023078435A (ja) * 2014-10-13 2023-06-06 ゼネラル・エレクトリック・カンパニイ ワイヤボンドを有するパワーオーバーレイ構造体およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140124912A1 (en) * 2012-11-05 2014-05-08 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9147647B2 (en) * 2012-11-05 2015-09-29 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9240368B2 (en) 2012-11-05 2016-01-19 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US9349675B2 (en) 2012-11-05 2016-05-24 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2023078435A (ja) * 2014-10-13 2023-06-06 ゼネラル・エレクトリック・カンパニイ ワイヤボンドを有するパワーオーバーレイ構造体およびその製造方法

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US9240368B2 (en) Semiconductor device and method of manufacturing the same
US6756658B1 (en) Making two lead surface mounting high power microleadframe semiconductor packages
US7781265B2 (en) DFN semiconductor package having reduced electrical resistance
KR100849015B1 (ko) 반도체 장치
JPH10261756A (ja) 半導体装置およびその製造方法
US7274092B2 (en) Semiconductor component and method of assembling the same
US20040155361A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
EP0501830B1 (en) Insulated lead frame for semiconductor packaged devices
US11211310B1 (en) Package structures
JPH08213420A (ja) 半導体装置
US5075758A (en) Semiconductor device
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JPH07101698B2 (ja) 樹脂封止型半導体装置の製造方法
JPH1098133A (ja) 半導体装置及びその製造方法
JPS5951139B2 (ja) 樹脂封止型半導体装置の製法
JPH0621305A (ja) 半導体装置
JPH0685133A (ja) 半導体集積回路装置
JPS63104457A (ja) リ−ドフレ−ム
JPH0625004Y2 (ja) 集積回路
JPS61241954A (ja) 半導体装置
JPH11186447A (ja) 樹脂封止半導体装置、その製造方法及びその製造装置
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
JP3082562U (ja) マルチーチップパッケージ
JPH0817988A (ja) 樹脂封止型半導体装置及びその製造方法