JPH08213565A - 半導体コンデンサ構造体および形成方法 - Google Patents
半導体コンデンサ構造体および形成方法Info
- Publication number
- JPH08213565A JPH08213565A JP7278151A JP27815195A JPH08213565A JP H08213565 A JPH08213565 A JP H08213565A JP 7278151 A JP7278151 A JP 7278151A JP 27815195 A JP27815195 A JP 27815195A JP H08213565 A JPH08213565 A JP H08213565A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- plate
- dielectric
- layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 123
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 101
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 100
- 239000010703 silicon Substances 0.000 claims abstract description 100
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000003989 dielectric material Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 89
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 150000004767 nitrides Chemical class 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 239000011148 porous material Substances 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002048 anodisation reaction Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 230000004580 weight loss Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/045—Manufacture or treatment of capacitors having potential barriers, e.g. varactors
- H10D1/047—Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/62—Capacitors having potential barriers
- H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
- H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/701—Integrated with dissimilar structures on a common substrate
- Y10S977/72—On an electrically conducting, semi-conducting, or semi-insulating substrate
- Y10S977/721—On a silicon substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/888—Shaping or removal of materials, e.g. etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/84—Manufacture, treatment, or detection of nanostructure
- Y10S977/895—Manufacture, treatment, or detection of nanostructure having step or means utilizing chemical property
- Y10S977/896—Chemical synthesis, e.g. chemical bonding or breaking
- Y10S977/899—Electrolytic
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】コンデンサ構造の第１極板として多孔性シリコ
ンを利用し、これによってコンデンサに利用できる表面
積を大幅に増加させ、かつ達成可能なキャパシタンスを
大幅に増加させるコンデンサ構造を提供する。 【解決の手段】コンデンサ構造は多孔性シリコンの領域
４６を有する半導体基板４４と、多層誘電体からなる誘
電体のコンフォーマル層４８と、シリコンのコンフォー
マル層５０とからなっている。多孔性シリコンの領域が
コンデンサ構造の第１極板を形成し、シリコンのコンフ
ォーマル層が前記コンデンサ構造の第２極板を形成し、
第１極板が誘電体の前記層によって第２極板から分離さ
れている。
ンを利用し、これによってコンデンサに利用できる表面
積を大幅に増加させ、かつ達成可能なキャパシタンスを
大幅に増加させるコンデンサ構造を提供する。 【解決の手段】コンデンサ構造は多孔性シリコンの領域
４６を有する半導体基板４４と、多層誘電体からなる誘
電体のコンフォーマル層４８と、シリコンのコンフォー
マル層５０とからなっている。多孔性シリコンの領域が
コンデンサ構造の第１極板を形成し、シリコンのコンフ
ォーマル層が前記コンデンサ構造の第２極板を形成し、
第１極板が誘電体の前記層によって第２極板から分離さ
れている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体産業で使用さ
れる大面積コンデンサに関し、詳細にいえば、コンデン
サの極板の一方として多孔性シリコンを使用して、その
面積を増加させたコンデンサに関する。
れる大面積コンデンサに関し、詳細にいえば、コンデン
サの極板の一方として多孔性シリコンを使用して、その
面積を増加させたコンデンサに関する。
【０００２】
【従来の技術】半導体デバイスの製造技術は、コスト競
争力を維持するため、有効デバイス密度を増加させる圧
力を常に受けている。結果として、超大規模集積回路
（ＶＬＳＩ）および超々大規模集積回路（ＵＬＳＩ）技
術は構造寸法がサブミクロンの領域に入っており、ナノ
メートル・フィーチャー・サイズの範囲の物理的限界に
近づいている。予測可能な将来において、デバイス設計
の従来の２次元的手法では、絶対的な原子の物理的限界
に到達するであろう。
争力を維持するため、有効デバイス密度を増加させる圧
力を常に受けている。結果として、超大規模集積回路
（ＶＬＳＩ）および超々大規模集積回路（ＵＬＳＩ）技
術は構造寸法がサブミクロンの領域に入っており、ナノ
メートル・フィーチャー・サイズの範囲の物理的限界に
近づいている。予測可能な将来において、デバイス設計
の従来の２次元的手法では、絶対的な原子の物理的限界
に到達するであろう。
【０００３】２次元設計のコンデンサはプレーナ・コン
デンサを含んでいる（図１参照）。プレーナ・コンデン
サ１０において、コンデンサの下部極板は電界効果トラ
ンジスタ（ＦＥＴ）１５の記憶ノード接合部１４のｎ＋
シリコン基板延長部１２で形成されている。コンデンサ
の上部極板（フィールド極板）１６は導電性にドープさ
れた多結晶シリコンの層で形成されている。基板延長部
１２は誘電体層１８によって上部極板１６から電気的に
絶縁されている。
デンサを含んでいる（図１参照）。プレーナ・コンデン
サ１０において、コンデンサの下部極板は電界効果トラ
ンジスタ（ＦＥＴ）１５の記憶ノード接合部１４のｎ＋
シリコン基板延長部１２で形成されている。コンデンサ
の上部極板（フィールド極板）１６は導電性にドープさ
れた多結晶シリコンの層で形成されている。基板延長部
１２は誘電体層１８によって上部極板１６から電気的に
絶縁されている。
【０００４】プレーナ・コンデンサは一般に、最大１メ
ガビットのＤＲＡＭチップで好適に使用されることが証
明されている。しかしながら、デバイスの密度が増加す
ると、コンデンサの望ましいサイズはますます小さくな
るとともに、望ましいキャパシタンスは増加してきた。
したがって、ＤＲＡＭ設計者にとって困難な目標はセル
のサイズが小さくなったときに、製品の歩留まりを下げ
る方法や、生産プロセスでマスキングおよび付着ステッ
プの数を大幅に増加させる方法に頼ることなく、セルの
キャパシタンスを増加させるか、少なくとも維持するこ
とである。
ガビットのＤＲＡＭチップで好適に使用されることが証
明されている。しかしながら、デバイスの密度が増加す
ると、コンデンサの望ましいサイズはますます小さくな
るとともに、望ましいキャパシタンスは増加してきた。
したがって、ＤＲＡＭ設計者にとって困難な目標はセル
のサイズが小さくなったときに、製品の歩留まりを下げ
る方法や、生産プロセスでマスキングおよび付着ステッ
プの数を大幅に増加させる方法に頼ることなく、セルの
キャパシタンスを増加させるか、少なくとも維持するこ
とである。
【０００５】セル・サイズの縮小にかかわらず、適切な
セルのキャパシタンスをもたらすいくつかの方法が使用
されている。これらの方法の多くは複雑な３次元コンデ
ンサを作成することを目的としている。このような３次
元コンデンサとしては、トレンチ・コンデンサおよびス
タック・コンデンサがある。
セルのキャパシタンスをもたらすいくつかの方法が使用
されている。これらの方法の多くは複雑な３次元コンデ
ンサを作成することを目的としている。このような３次
元コンデンサとしては、トレンチ・コンデンサおよびス
タック・コンデンサがある。
【０００６】トレンチ・コンデンサ１９（図２参照）は
大きな極板面積を、したがって、大きなキャパシタンス
をもたらすために用いられている。下部極板２０はｎ＋
ドープ・シリコン基板で形成することもできるし、ある
いはｎ＋ドープ・シリコン基板のトレンチに付着された
ポリシリコン層で形成することもできる。上部極板２２
は導電性にドープされた多結晶シリコンの層で形成する
ことができる。下部極板２０および上部極板２２は誘電
体層２４によって電気的に絶縁されている。
大きな極板面積を、したがって、大きなキャパシタンス
をもたらすために用いられている。下部極板２０はｎ＋
ドープ・シリコン基板で形成することもできるし、ある
いはｎ＋ドープ・シリコン基板のトレンチに付着された
ポリシリコン層で形成することもできる。上部極板２２
は導電性にドープされた多結晶シリコンの層で形成する
ことができる。下部極板２０および上部極板２２は誘電
体層２４によって電気的に絶縁されている。
【０００７】他の３次元技法はＤＲＡＭセル表面上の誘
電体層の間にコンデンサ極板をスタックすることであ
る。図３はスタック・コンデンサ２６を有する典型的な
ＤＲＡＭセルの図である。下部極板２８はＦＥＴの記憶
ノード接合部の領域でシリコン基板３０と接触している
ｎ型多結晶シリコン層で形成されており、上部極板３２
は導電性のドープ多結晶シリコン層で形成されている。
２つの層は誘電体層３４によって分離されている。下部
極板２８および上部極板３２は両方ともＦＥＴ３６およ
びワード・ライン３８の上部にスタックされており、ア
クセス・ノード接合部４２へのビット・ライン４０の接
続のためにより厳密なプロセス制御を必要とする高プロ
ファイル・セルをもたらす。
電体層の間にコンデンサ極板をスタックすることであ
る。図３はスタック・コンデンサ２６を有する典型的な
ＤＲＡＭセルの図である。下部極板２８はＦＥＴの記憶
ノード接合部の領域でシリコン基板３０と接触している
ｎ型多結晶シリコン層で形成されており、上部極板３２
は導電性のドープ多結晶シリコン層で形成されている。
２つの層は誘電体層３４によって分離されている。下部
極板２８および上部極板３２は両方ともＦＥＴ３６およ
びワード・ライン３８の上部にスタックされており、ア
クセス・ノード接合部４２へのビット・ライン４０の接
続のためにより厳密なプロセス制御を必要とする高プロ
ファイル・セルをもたらす。
【０００８】これらの３次元コンデンサ構造の利用可能
性にかかわらず、コンデンサの表面積をさらに大きく
し、これによってキャパシタンスを増加させる試みがな
されている。このような手法の１つが米国特許第５０６
８１９９号に開示されている。この特許は多孔性シリコ
ンを形成するための付着シリコン層の陽極酸化を開示し
ている。付着され、陽極酸化された多孔性シリコン層は
コンデンサの第１極板を形成し、この極板はその多孔性
のためコンデンサに対して大きな面積を有している。該
米国特許は容量層が平坦ではない（すなわち、多孔性シ
リコン）ＤＲＡＭに使用される適切な薄層誘電体とし
て、単一のチッ化シリコン層を開示している。これは酸
化物／チッ化物、チッ化物／酸化物、および酸化物／チ
ッ化物／酸化物誘電体などの多層誘電体が、多くの用途
において単一層チッ化シリコンを凌駕する顕著な利点を
もたらすので、該米国特許に開示された構造および方法
の適用性を大幅に制限する。
性にかかわらず、コンデンサの表面積をさらに大きく
し、これによってキャパシタンスを増加させる試みがな
されている。このような手法の１つが米国特許第５０６
８１９９号に開示されている。この特許は多孔性シリコ
ンを形成するための付着シリコン層の陽極酸化を開示し
ている。付着され、陽極酸化された多孔性シリコン層は
コンデンサの第１極板を形成し、この極板はその多孔性
のためコンデンサに対して大きな面積を有している。該
米国特許は容量層が平坦ではない（すなわち、多孔性シ
リコン）ＤＲＡＭに使用される適切な薄層誘電体とし
て、単一のチッ化シリコン層を開示している。これは酸
化物／チッ化物、チッ化物／酸化物、および酸化物／チ
ッ化物／酸化物誘電体などの多層誘電体が、多くの用途
において単一層チッ化シリコンを凌駕する顕著な利点を
もたらすので、該米国特許に開示された構造および方法
の適用性を大幅に制限する。
【０００９】
【発明が解決しようとする課題】コンデンサ構造のサイ
ズを大きくすることなく、表面積が大きく、キャパシタ
ンスが高いコンデンサ構造の付加的な設計の必要性が、
常に存在している。
ズを大きくすることなく、表面積が大きく、キャパシタ
ンスが高いコンデンサ構造の付加的な設計の必要性が、
常に存在している。
【００１０】それ故、本発明の目的は、コンデンサ構造
のサイズを大きくせずに得られる、表面積が大きいコン
デンサ構造を提供することである。本発明の他の目的
は、そのようなコンデンサの製造方法を提供することで
ある。
のサイズを大きくせずに得られる、表面積が大きいコン
デンサ構造を提供することである。本発明の他の目的
は、そのようなコンデンサの製造方法を提供することで
ある。
【００１１】本発明の目的は、トレンチ・コンデンサを
形成する方法であって、自己制限的であり、隣接するト
レンチの分離を確実とする方法を提供することである。
これらのトレンチを利用して、隣接する絶縁トレンチ・
コンデンサ構造を形成する。
形成する方法であって、自己制限的であり、隣接するト
レンチの分離を確実とする方法を提供することである。
これらのトレンチを利用して、隣接する絶縁トレンチ・
コンデンサ構造を形成する。
【００１２】
【課題を解決するための手段】これらの目的を促進する
に当たり、本発明はｐ＋単結晶シリコンなどのシリコン
の陽極エッチングを利用して、シリコンに細孔ないしく
ぼみを形成する。これによってシリコンの表面積が大幅
に増加し、シリコンを次いで、誘電体で被覆する。誘電
体は多孔性構造内へ延び、多孔性シリコン内の細孔のほ
ぼ全表面を被覆する（本明細書では、多孔性シリコンに
コンフォーマルに重なっているという）。シリコンの層
を誘電体に重ねて付着させるが、これも多孔性構造内へ
延び、多孔性シリコン内の細孔内の誘電体のほぼ全面を
被覆する（本明細書では、誘電体にコンフォーマルに重
なっているという）。得られる構造は、シリコンを多孔
性とせずに達成できるものよりもはるかに大きいコンデ
ンサ用表面積を有している（このコンデンサは第１極板
としての多孔性シリコン、第２極板としてのシリコン
層、および第１および第２極板を分離する誘電体層とか
らなっている）。本発明は以下の例に関連してより容易
に理解できよう。
に当たり、本発明はｐ＋単結晶シリコンなどのシリコン
の陽極エッチングを利用して、シリコンに細孔ないしく
ぼみを形成する。これによってシリコンの表面積が大幅
に増加し、シリコンを次いで、誘電体で被覆する。誘電
体は多孔性構造内へ延び、多孔性シリコン内の細孔のほ
ぼ全表面を被覆する（本明細書では、多孔性シリコンに
コンフォーマルに重なっているという）。シリコンの層
を誘電体に重ねて付着させるが、これも多孔性構造内へ
延び、多孔性シリコン内の細孔内の誘電体のほぼ全面を
被覆する（本明細書では、誘電体にコンフォーマルに重
なっているという）。得られる構造は、シリコンを多孔
性とせずに達成できるものよりもはるかに大きいコンデ
ンサ用表面積を有している（このコンデンサは第１極板
としての多孔性シリコン、第２極板としてのシリコン
層、および第１および第２極板を分離する誘電体層とか
らなっている）。本発明は以下の例に関連してより容易
に理解できよう。
【００１３】単純な形態において、本発明の１実施例
は、基板中へ延びている多孔性シリコンの領域を有する
シリコンの半導体基板と、多孔性シリコンの領域で半導
体基板に重なっている誘電体のコンフォーマル層と、誘
電体のコンフォーマル層に重なっているシリコンのコン
フォーマル層とからなる半導体コンデンサ構造を対象と
している。多孔性シリコンの領域はそれ故、コンデンサ
の第１極板を形成し、シリコンのコンフォーマル層はコ
ンデンサの第２極板を形成する。第１極板と第２極板
は、酸化物／チッ化物、チッ化物／酸化物、または酸化
物／チッ化物／酸化物などの多層誘電体であることが好
ましい誘電体によって分離されている。多層誘電体は単
層誘電体よりも好ましいが、これは多層誘電体の方が一
般に導電性が低く、したがって、長時間にわたって電荷
を蓄積するのにより良好な誘電体だからである。さら
に、多層誘電体の方が導電性が低いので、多層誘電体の
方が単層誘電体よりも電荷をトラップしにくい。コンデ
ンサに蓄積できる電荷の量が時間によって変動するた
め、記憶コンデンサの誘電体が電荷をトラップするのは
望ましくない。
は、基板中へ延びている多孔性シリコンの領域を有する
シリコンの半導体基板と、多孔性シリコンの領域で半導
体基板に重なっている誘電体のコンフォーマル層と、誘
電体のコンフォーマル層に重なっているシリコンのコン
フォーマル層とからなる半導体コンデンサ構造を対象と
している。多孔性シリコンの領域はそれ故、コンデンサ
の第１極板を形成し、シリコンのコンフォーマル層はコ
ンデンサの第２極板を形成する。第１極板と第２極板
は、酸化物／チッ化物、チッ化物／酸化物、または酸化
物／チッ化物／酸化物などの多層誘電体であることが好
ましい誘電体によって分離されている。多層誘電体は単
層誘電体よりも好ましいが、これは多層誘電体の方が一
般に導電性が低く、したがって、長時間にわたって電荷
を蓄積するのにより良好な誘電体だからである。さら
に、多層誘電体の方が導電性が低いので、多層誘電体の
方が単層誘電体よりも電荷をトラップしにくい。コンデ
ンサに蓄積できる電荷の量が時間によって変動するた
め、記憶コンデンサの誘電体が電荷をトラップするのは
望ましくない。
【００１４】半導体基板は単結晶シリコンでよく、ｐ＋
単結晶シリコンであることが好ましく、シリコンのコン
フォーマル層はポリシリコンであることが好ましい。多
孔性シリコンの領域は電解陽極エッチングによって形成
されるのが好ましい。
単結晶シリコンであることが好ましく、シリコンのコン
フォーマル層はポリシリコンであることが好ましい。多
孔性シリコンの領域は電解陽極エッチングによって形成
されるのが好ましい。
【００１５】本発明の他の実施例においては、コンデン
サの形成に利用できる半導体トレンチ構造がもたらされ
る。トレンチは半導体基板に形成され、半導体基板はｐ
−またはｎ−ドープ・シリコンの上部とｐ＋シリコンの
下部を有していることができ、この場合、トレンチは上
部から下部へ向かって形成される。多孔性シリコン領域
はトレンチの側壁および底部を包囲している。多孔性シ
リコン領域の位置は、多孔性シリコンを形成するために
使用される陽極エッチングの選択性によって決定され
る。１例において、陽極エッチングはｐ＋シリコンの下
部に対して選択性があり、したがって、多孔性シリコン
領域がシリコンのｐ−またはｎ−ドープの上部領域へ延
びることはない。本発明の前の実施例と同様に、シリコ
ン基板は単結晶シリコンであることが好ましい。
サの形成に利用できる半導体トレンチ構造がもたらされ
る。トレンチは半導体基板に形成され、半導体基板はｐ
−またはｎ−ドープ・シリコンの上部とｐ＋シリコンの
下部を有していることができ、この場合、トレンチは上
部から下部へ向かって形成される。多孔性シリコン領域
はトレンチの側壁および底部を包囲している。多孔性シ
リコン領域の位置は、多孔性シリコンを形成するために
使用される陽極エッチングの選択性によって決定され
る。１例において、陽極エッチングはｐ＋シリコンの下
部に対して選択性があり、したがって、多孔性シリコン
領域がシリコンのｐ−またはｎ−ドープの上部領域へ延
びることはない。本発明の前の実施例と同様に、シリコ
ン基板は単結晶シリコンであることが好ましい。
【００１６】トレンチ構造を利用して、多孔性シリコン
に重畳する誘電体のコンフォーマル層と、誘電体層に重
畳するシリコンのコンフォーマル層を含めることによっ
て、コンデンサ構造を形成する。多孔性シリコン領域は
それ故、コンデンサ構造の第１極板を形成し、シリコン
層はコンデンサ構造の第２極板を形成する。第１極板と
第２極板は誘電体層によって分離されている。本実施例
で適切な誘電体層は酸化物／チッ化物、チッ化物／酸化
物、および酸化物／チッ化物／酸化物などの多層誘電体
に加えて、酸化物またはチッ化物も含んでいることがで
きるが、多層誘電体が好ましく、またコンフォーマル・
シリコン層はこの場合も多結晶からなっていることが好
ましい。
に重畳する誘電体のコンフォーマル層と、誘電体層に重
畳するシリコンのコンフォーマル層を含めることによっ
て、コンデンサ構造を形成する。多孔性シリコン領域は
それ故、コンデンサ構造の第１極板を形成し、シリコン
層はコンデンサ構造の第２極板を形成する。第１極板と
第２極板は誘電体層によって分離されている。本実施例
で適切な誘電体層は酸化物／チッ化物、チッ化物／酸化
物、および酸化物／チッ化物／酸化物などの多層誘電体
に加えて、酸化物またはチッ化物も含んでいることがで
きるが、多層誘電体が好ましく、またコンフォーマル・
シリコン層はこの場合も多結晶からなっていることが好
ましい。
【００１７】本発明の他の実施例においては、シリコン
の陽極エッチングを利用して、絶縁された隣接トレンチ
を形成する。具体的にいうと、ｐ−またはｎ−ドープ・
シリコンの上部およびｐ＋シリコンの下部を有すること
ができるシリコンの半導体基板からなるトレンチ構造が
もたらされる。第１のトレンチが上部から下部へ向かっ
て半導体基板に形成され、トレンチを包囲している下部
は陽極エッチングによって多孔性となされる。同様にし
て、同時に、第２のトレンチが上部から下部へ向かって
半導体基板に形成される。第２のトレンチは第１のトレ
ンチに隣接しており、かつ半導体デバイスが適切に機能
するように第１のトレンチから絶縁されていなければな
らない。この絶縁は２つの隣接トレンチを包囲している
多孔性シリコン領域の電解陽極エッチングによって達成
される。陽極エッチングは自己制限的であり、２つの多
孔性シリコン領域の間の半導体基板に非多孔性シリコン
の細長片ないし連続領域を残す。基板が上部および下部
を有している場合、細長片は基板の下部のｐ＋シリコン
に形成される。それ故、コンデンサ構造に対する表面積
としてシリコン基板を最大限に使用することが、２つの
隣接するトレンチの互いに対する絶縁を損なうことなく
達成される。
の陽極エッチングを利用して、絶縁された隣接トレンチ
を形成する。具体的にいうと、ｐ−またはｎ−ドープ・
シリコンの上部およびｐ＋シリコンの下部を有すること
ができるシリコンの半導体基板からなるトレンチ構造が
もたらされる。第１のトレンチが上部から下部へ向かっ
て半導体基板に形成され、トレンチを包囲している下部
は陽極エッチングによって多孔性となされる。同様にし
て、同時に、第２のトレンチが上部から下部へ向かって
半導体基板に形成される。第２のトレンチは第１のトレ
ンチに隣接しており、かつ半導体デバイスが適切に機能
するように第１のトレンチから絶縁されていなければな
らない。この絶縁は２つの隣接トレンチを包囲している
多孔性シリコン領域の電解陽極エッチングによって達成
される。陽極エッチングは自己制限的であり、２つの多
孔性シリコン領域の間の半導体基板に非多孔性シリコン
の細長片ないし連続領域を残す。基板が上部および下部
を有している場合、細長片は基板の下部のｐ＋シリコン
に形成される。それ故、コンデンサ構造に対する表面積
としてシリコン基板を最大限に使用することが、２つの
隣接するトレンチの互いに対する絶縁を損なうことなく
達成される。
【００１８】前の実施例と同様に、このトレンチ構造を
利用して、多孔性シリコン領域に重なる誘電体のコンフ
ォーマル層を付着させ、次に誘電体に重なるシリコンの
層をコンフォーマルに付着させることによって、コンデ
ンサ構造を形成することができる。このようにして、２
つのコンデンサ構造が形成される。第１のコンデンサは
第１のトレンチを包囲している多孔性シリコンの領域
と、この上に付着された誘電体と、この上に付着された
シリコンの層からなっている。第２のコンデンサは第２
のトレンチを包囲している多孔性シリコンと、この上に
付着された誘電体と、その上に付着されたシリコンの層
とからなっている。
利用して、多孔性シリコン領域に重なる誘電体のコンフ
ォーマル層を付着させ、次に誘電体に重なるシリコンの
層をコンフォーマルに付着させることによって、コンデ
ンサ構造を形成することができる。このようにして、２
つのコンデンサ構造が形成される。第１のコンデンサは
第１のトレンチを包囲している多孔性シリコンの領域
と、この上に付着された誘電体と、この上に付着された
シリコンの層からなっている。第２のコンデンサは第２
のトレンチを包囲している多孔性シリコンと、この上に
付着された誘電体と、その上に付着されたシリコンの層
とからなっている。
【００１９】適切な半導体構造、誘電体、およびシリコ
ンの層については、トレンチ／コンデンサ構造の上述の
例に記載されている。
ンの層については、トレンチ／コンデンサ構造の上述の
例に記載されている。
【００２０】併合された分離およびノード・トレンチ
（ＭＩＮＴ）構成の半導体トレンチ・コンデンサ・セル
（米国特許第４８０１９８８号参照）を含む各種の技術
に、本発明の原理を適用することができる。本実施例に
おいて、コンデンサ構造の第１極板として多孔性シリコ
ンを利用することによって、トレンチ・コンデンサの表
面積が増加する。このトレンチ・コンデンサ構造におい
て、分離層とノード・トレンチは、分離領域がトレンチ
の側壁と自動整合するように組み合わされている。この
タイプのトレンチ・コンデンサは多孔性シリコンを使用
しなくても、組み合わせにより所与のスペース内により
大きな表面積をもたらす。多孔性シリコンを利用するこ
とによって、コンデンサの表面積のこの増加はさらに大
きくなる。
（ＭＩＮＴ）構成の半導体トレンチ・コンデンサ・セル
（米国特許第４８０１９８８号参照）を含む各種の技術
に、本発明の原理を適用することができる。本実施例に
おいて、コンデンサ構造の第１極板として多孔性シリコ
ンを利用することによって、トレンチ・コンデンサの表
面積が増加する。このトレンチ・コンデンサ構造におい
て、分離層とノード・トレンチは、分離領域がトレンチ
の側壁と自動整合するように組み合わされている。この
タイプのトレンチ・コンデンサは多孔性シリコンを使用
しなくても、組み合わせにより所与のスペース内により
大きな表面積をもたらす。多孔性シリコンを利用するこ
とによって、コンデンサの表面積のこの増加はさらに大
きくなる。
【００２１】上記で開示したトレンチおよびコンデンサ
構造の各々を作成する方法を、本発明で提供する。これ
らの方法については、以下で詳細に説明する。
構造の各々を作成する方法を、本発明で提供する。これ
らの方法については、以下で詳細に説明する。
【００２２】本発明の上記およびその他の目的、特徴お
よび利点は、添付図面に示した好ましい実施例について
の以下の詳細な説明から明らかとなろう。
よび利点は、添付図面に示した好ましい実施例について
の以下の詳細な説明から明らかとなろう。
【００２３】
【発明の実施の形態】上述したように、本発明の広い概
念はコンデンサの第１極板として多孔性シリコンを使用
し、これによってコンデンサに利用できる表面積を大幅
に増加させ、達成可能なキャパシタンスを大幅に増加さ
せることを対象とするものである。この概念をプレーナ
・コンデンサ、トレンチ・コンデンサ、およびスタック
・コンデンサを含む多くのタイプのコンデンサに利用す
ることができる。
念はコンデンサの第１極板として多孔性シリコンを使用
し、これによってコンデンサに利用できる表面積を大幅
に増加させ、達成可能なキャパシタンスを大幅に増加さ
せることを対象とするものである。この概念をプレーナ
・コンデンサ、トレンチ・コンデンサ、およびスタック
・コンデンサを含む多くのタイプのコンデンサに利用す
ることができる。
【００２４】多孔性シリコンは陽極エッチング（anodic
etching）を利用して作成される。陽極エッチングはフ
ッ化水素酸の電解溶液にシリコン・ウェハまたはその他
のシリコン基板を浸積し、ウェハに電解電流を流すこと
によって行われる。電解電流は２つの電極、すなわち陽
極と陰極の間に発生する。ウェハその他のシリコン基板
は陽極を構成する。ウェハまたは基板に平行に電解液に
浸積したプラチナ電極または容器は陰極を構成する。通
常、陽極酸化は陽極として用いられる材料に多孔性表面
を生じる。多孔性表面に得られる微細構造はフッ化水素
酸中でのシリコンの陽極変換によって形成される一連の
細長い細孔ないしくぼみである。陽極酸化は通常、濃度
が１０ないし６０重量％の範囲のフッ化水素酸溶液中で
１０ｍＡ／ｃｍ2ないし１００ｍＡ／ｃｍ2の範囲の電荷
によって行われる。陽極酸化電荷およびフッ化水素酸溶
液の濃度は通常、ほぼ４５％の多孔性フィルム密度を生
じるように選択される。多孔性フィルム密度は陽極酸化
中に受ける重量損失の割合（陽極酸化された所与の量の
材料に対する）に等しい。
etching）を利用して作成される。陽極エッチングはフ
ッ化水素酸の電解溶液にシリコン・ウェハまたはその他
のシリコン基板を浸積し、ウェハに電解電流を流すこと
によって行われる。電解電流は２つの電極、すなわち陽
極と陰極の間に発生する。ウェハその他のシリコン基板
は陽極を構成する。ウェハまたは基板に平行に電解液に
浸積したプラチナ電極または容器は陰極を構成する。通
常、陽極酸化は陽極として用いられる材料に多孔性表面
を生じる。多孔性表面に得られる微細構造はフッ化水素
酸中でのシリコンの陽極変換によって形成される一連の
細長い細孔ないしくぼみである。陽極酸化は通常、濃度
が１０ないし６０重量％の範囲のフッ化水素酸溶液中で
１０ｍＡ／ｃｍ2ないし１００ｍＡ／ｃｍ2の範囲の電荷
によって行われる。陽極酸化電荷およびフッ化水素酸溶
液の濃度は通常、ほぼ４５％の多孔性フィルム密度を生
じるように選択される。多孔性フィルム密度は陽極酸化
中に受ける重量損失の割合（陽極酸化された所与の量の
材料に対する）に等しい。
【００２５】本願全体にわたり、ドープ・シリコンにつ
いて述べる。ｐ−ドープ・シリコンは軽くドープされた
ｐ型シリコンであり、ｐ＋ドープ・シリコンは強くドー
プされたｐ型シリコンである。適切なｐ型ドーパントは
当分野で周知であり、ホウ素を含んでいる。ｎドープ・
シリコンを形成するためのＮ型ドーパントも当分野で周
知であり、たとえば、ヒ素またはリンを含んでいる。た
とえば、シリコン基板は表面にｐ−エピタキシャル層を
備えたｐ＋シリコン基板から通常なっているシリコン・
ウェハでよい。
いて述べる。ｐ−ドープ・シリコンは軽くドープされた
ｐ型シリコンであり、ｐ＋ドープ・シリコンは強くドー
プされたｐ型シリコンである。適切なｐ型ドーパントは
当分野で周知であり、ホウ素を含んでいる。ｎドープ・
シリコンを形成するためのＮ型ドーパントも当分野で周
知であり、たとえば、ヒ素またはリンを含んでいる。た
とえば、シリコン基板は表面にｐ−エピタキシャル層を
備えたｐ＋シリコン基板から通常なっているシリコン・
ウェハでよい。
【００２６】誘電体およびシリコンのコンフォーマル重
畳層すなわち被覆層の形成は、任意適当な手段で行うこ
とができる。化学気相付着はこの方法が多孔性シリコン
の微細構造内に付着することができるため好ましい。誘
電体はシリコン基板を部分的に酸化し、微細構造の細孔
ないしくぼみを部分的に充填することによって形成する
こともできる。すべての細孔ないしくぼみを誘電体およ
びシリコン層で充填する必要はない。少量の未充填の細
孔はコンデンサの極板としての多孔性シリコンによる表
面積の大幅な増加を若干低下させるものである。
畳層すなわち被覆層の形成は、任意適当な手段で行うこ
とができる。化学気相付着はこの方法が多孔性シリコン
の微細構造内に付着することができるため好ましい。誘
電体はシリコン基板を部分的に酸化し、微細構造の細孔
ないしくぼみを部分的に充填することによって形成する
こともできる。すべての細孔ないしくぼみを誘電体およ
びシリコン層で充填する必要はない。少量の未充填の細
孔はコンデンサの極板としての多孔性シリコンによる表
面積の大幅な増加を若干低下させるものである。
【００２７】誘電体層の好ましい厚さは次の通りであ
る。４０Å未満の酸化物、５０Å未満のチッ化物、４０
Å未満の酸化物および５０Å未満のチッ化物の酸化物／
チッ化物、５０Å未満のチッ化物と１０Å未満の酸化物
のチッ化物／酸化物、４０Å未満の第１の酸化物、５０
Å未満のチッ化物および１０Å未満の第２の酸化物の酸
化物／チッ化物／酸化物。
る。４０Å未満の酸化物、５０Å未満のチッ化物、４０
Å未満の酸化物および５０Å未満のチッ化物の酸化物／
チッ化物、５０Å未満のチッ化物と１０Å未満の酸化物
のチッ化物／酸化物、４０Å未満の第１の酸化物、５０
Å未満のチッ化物および１０Å未満の第２の酸化物の酸
化物／チッ化物／酸化物。
【００２８】図４を参照すると、シリコン基板４４が示
されている。シリコン基板４４を陽極エッチングして、
多孔性シリコン領域４６を形成する（図５参照）。詳細
に図示されていないが、本願全体にわたって使用する多
孔性シリコン領域は、多孔性シリコン領域全体にわたっ
て一連の不規則な細孔ないしくぼみを有する図２９に示
すような微細構造を指す。本発明にしたがってコンデン
サ構造を構成するために、誘電体のコンフォーマル層４
８を多孔性シリコン領域４６に重ねて形成した後、ポリ
シリコンのコンフォーマル層５０を形成する（図６参
照）。上述のように、多孔性シリコン領域に重なってい
る誘電体のコンフォーマル層とは、多孔性微細構造内へ
延びている誘電体を指す。同様に、誘電体に重なってい
るポリシリコンのコンフォーマル層も多孔性微細構造内
に延びている。図７の拡大図５２で示すように、コンデ
ンサ構造は、それ故、多孔性シリコンの第１極板４６、
ポリシリコンの第２極板５０、および２枚の極板を分離
している誘電体４８で構成されている。
されている。シリコン基板４４を陽極エッチングして、
多孔性シリコン領域４６を形成する（図５参照）。詳細
に図示されていないが、本願全体にわたって使用する多
孔性シリコン領域は、多孔性シリコン領域全体にわたっ
て一連の不規則な細孔ないしくぼみを有する図２９に示
すような微細構造を指す。本発明にしたがってコンデン
サ構造を構成するために、誘電体のコンフォーマル層４
８を多孔性シリコン領域４６に重ねて形成した後、ポリ
シリコンのコンフォーマル層５０を形成する（図６参
照）。上述のように、多孔性シリコン領域に重なってい
る誘電体のコンフォーマル層とは、多孔性微細構造内へ
延びている誘電体を指す。同様に、誘電体に重なってい
るポリシリコンのコンフォーマル層も多孔性微細構造内
に延びている。図７の拡大図５２で示すように、コンデ
ンサ構造は、それ故、多孔性シリコンの第１極板４６、
ポリシリコンの第２極板５０、および２枚の極板を分離
している誘電体４８で構成されている。
【００２９】本発明の概念を図８ないし図１３に示すト
レンチ・タイプのコンデンサに拡張することができる。
図８を参照すると、シリコン基板５４はｐ−シリコンの
上部５６およびｐ＋シリコンの下部５８を有している。
トレンチ６０が上部５６から下部５８へ向かって、シリ
コン基板５４にエッチングされる（図９参照）。次い
で、陽極エッチングを利用して、シリコン基板の下部５
８のトレンチ側壁およびトレンチ底部を包囲する多孔性
シリコン領域６２を形成する。この多孔性シリコン領域
６２はコンデンサ構造の第１極板を形成し、この上に、
誘電体の重畳層６４がコンフォーマルに付着され（図１
１参照）、その後重畳ポリシリコン層６６がコンフォー
マルに付着される（図１２参照）。図１３の拡大図６８
に示すように、多孔性シリコン領域６２はそれ故、コン
デンサの第１極板を形成し、該極板はポリシリコンのコ
ンデンサの第２極板６６から誘電体層６４によって分離
されている。
レンチ・タイプのコンデンサに拡張することができる。
図８を参照すると、シリコン基板５４はｐ−シリコンの
上部５６およびｐ＋シリコンの下部５８を有している。
トレンチ６０が上部５６から下部５８へ向かって、シリ
コン基板５４にエッチングされる（図９参照）。次い
で、陽極エッチングを利用して、シリコン基板の下部５
８のトレンチ側壁およびトレンチ底部を包囲する多孔性
シリコン領域６２を形成する。この多孔性シリコン領域
６２はコンデンサ構造の第１極板を形成し、この上に、
誘電体の重畳層６４がコンフォーマルに付着され（図１
１参照）、その後重畳ポリシリコン層６６がコンフォー
マルに付着される（図１２参照）。図１３の拡大図６８
に示すように、多孔性シリコン領域６２はそれ故、コン
デンサの第１極板を形成し、該極板はポリシリコンのコ
ンデンサの第２極板６６から誘電体層６４によって分離
されている。
【００３０】陽極エッチングを使用することによって、
分離された隣接するトレンチを形成するための、本発明
による自己制限方法が提供される。図１４を参照する
と、シリコン基板７０がｐ−シリコンの上部７２および
ｐ＋シリコンの下部７４を有するものとして示されてい
る。２つの隣接するトレンチ７６および７８が上部７２
から下部７４へ向かって、シリコン基板７０に反応性イ
オン・エッチングされている（図１５参照）。陽極エッ
チングを利用して、トレンチ７６の下部を包囲する多孔
性シリコン領域８０を形成し、かつトレンチ７８の下部
を包囲する多孔性シリコン領域８２を形成する。陽極エ
ッチング法は多孔性シリコン８０および８２の２つの領
域が接触しない点で自己制限的である。非多孔性シリコ
ン８４の断片ないし層が２つの多孔性シリコン領域の間
に残り、トレンチ７６をトレンチ７８から分離したまま
とする（図１６参照）。
分離された隣接するトレンチを形成するための、本発明
による自己制限方法が提供される。図１４を参照する
と、シリコン基板７０がｐ−シリコンの上部７２および
ｐ＋シリコンの下部７４を有するものとして示されてい
る。２つの隣接するトレンチ７６および７８が上部７２
から下部７４へ向かって、シリコン基板７０に反応性イ
オン・エッチングされている（図１５参照）。陽極エッ
チングを利用して、トレンチ７６の下部を包囲する多孔
性シリコン領域８０を形成し、かつトレンチ７８の下部
を包囲する多孔性シリコン領域８２を形成する。陽極エ
ッチング法は多孔性シリコン８０および８２の２つの領
域が接触しない点で自己制限的である。非多孔性シリコ
ン８４の断片ないし層が２つの多孔性シリコン領域の間
に残り、トレンチ７６をトレンチ７８から分離したまま
とする（図１６参照）。
【００３１】図１６に示したトレンチ構造からコンデン
サ構造を形成するために、誘電体のコンフォーマル重畳
層８６を付着させ（図１７参照）、その後ポリシリコン
のコンフォーマル重畳層８８を付着させる（図１８参
照）。得られるコンデンサ構造はコンデンサ構造の第１
極板として多孔性シリコン８０または８２を利用し、誘
電体８６が第１極板をポリシリコンの第２極板８８から
分離している。この実施例において、分離した多孔性シ
リコン領域はそれぞれのセルに対して自己整合し、コン
デンサに高い割合のセル領域を利用できるようにする。
サ構造を形成するために、誘電体のコンフォーマル重畳
層８６を付着させ（図１７参照）、その後ポリシリコン
のコンフォーマル重畳層８８を付着させる（図１８参
照）。得られるコンデンサ構造はコンデンサ構造の第１
極板として多孔性シリコン８０または８２を利用し、誘
電体８６が第１極板をポリシリコンの第２極板８８から
分離している。この実施例において、分離した多孔性シ
リコン領域はそれぞれのセルに対して自己整合し、コン
デンサに高い割合のセル領域を利用できるようにする。
【００３２】上述のように、本発明の概念をトレンチ・
コンデンサを含むコンデンサの各種のタイプに利用する
ことができる。本発明の用途の１つは、併合された分離
およびノード・トレンチ（ＭＩＮＴ）構成の半導体トレ
ンチ・コンデンサ・セルに関するものである。ＭＩＮＴ
コンデンサの構成については以下で簡単に説明するが、
詳細はその内容が参照することによって本願の一部とな
る米国特許第４８０２９８８号に記載されている。
コンデンサを含むコンデンサの各種のタイプに利用する
ことができる。本発明の用途の１つは、併合された分離
およびノード・トレンチ（ＭＩＮＴ）構成の半導体トレ
ンチ・コンデンサ・セルに関するものである。ＭＩＮＴ
コンデンサの構成については以下で簡単に説明するが、
詳細はその内容が参照することによって本願の一部とな
る米国特許第４８０２９８８号に記載されている。
【００３３】図１９を参照すると、ｐ−の上部９２およ
びｐ＋の下部９４を備えたシリコンの半導体基板９０が
示されている。酸化物層９６およびチッ化物層９８のマ
スキング・フィルムを利用して、トレンチを画定し（図
２０参照）、次いで、トレンチ１００を上部９２から下
部９４へ向かって第１トレンチ深さまでシリコン基板９
０にエッチングする（図２１参照）。酸化物あるいはチ
ッ化物などの誘電体１０２の層を次いで、コンフォーマ
ルに付着させる（図２２参照）。次いで、反応性イオン
・エッチング（ＲＩＥ）を利用して、すべての水平面の
誘電体をエッチング除去し、図２３に示す垂直側壁スペ
ーサ１０４および露出水平面１０６を残す。スペーサ１
０４は寄生デバイスの形成を防止する誘電体分離層とし
て働く。他のＲＩＥを利用して、シリコン基板のｐ＋下
部９４に深いトレンチ１０８をエッチングする（図２４
参照）。
びｐ＋の下部９４を備えたシリコンの半導体基板９０が
示されている。酸化物層９６およびチッ化物層９８のマ
スキング・フィルムを利用して、トレンチを画定し（図
２０参照）、次いで、トレンチ１００を上部９２から下
部９４へ向かって第１トレンチ深さまでシリコン基板９
０にエッチングする（図２１参照）。酸化物あるいはチ
ッ化物などの誘電体１０２の層を次いで、コンフォーマ
ルに付着させる（図２２参照）。次いで、反応性イオン
・エッチング（ＲＩＥ）を利用して、すべての水平面の
誘電体をエッチング除去し、図２３に示す垂直側壁スペ
ーサ１０４および露出水平面１０６を残す。スペーサ１
０４は寄生デバイスの形成を防止する誘電体分離層とし
て働く。他のＲＩＥを利用して、シリコン基板のｐ＋下
部９４に深いトレンチ１０８をエッチングする（図２４
参照）。
【００３４】この時点で、本発明の概念を利用して、コ
ンデンサ構造に利用できる表面積を増加させる。これは
シリコン基板のｐ＋部分９４のトレンチ１０８の側壁お
よび底部を包囲する多孔性シリコン領域１１０を形成す
るための陽極エッチングを利用して達成される（図２５
参照）。多孔性シリコン１１０が側壁スペーサ１０４の
レベルを超えてｐ−部分９２へ延びていないことに留意
されたい。
ンデンサ構造に利用できる表面積を増加させる。これは
シリコン基板のｐ＋部分９４のトレンチ１０８の側壁お
よび底部を包囲する多孔性シリコン領域１１０を形成す
るための陽極エッチングを利用して達成される（図２５
参照）。多孔性シリコン１１０が側壁スペーサ１０４の
レベルを超えてｐ−部分９２へ延びていないことに留意
されたい。
【００３５】コンデンサ構造に利用できる表面積をこの
ように増加させ、多孔性シリコン領域がコンデンサの第
１極板を形成したら、誘電体のコンフォーマル重畳層を
付着させ（図２６参照）、その後、コンデンサの第２極
板を形成するポリシリコン１１４のコンフォーマル重畳
層を付着させる。第１極板は誘電体１１２によって第２
極板から分離される。
ように増加させ、多孔性シリコン領域がコンデンサの第
１極板を形成したら、誘電体のコンフォーマル重畳層を
付着させ（図２６参照）、その後、コンデンサの第２極
板を形成するポリシリコン１１４のコンフォーマル重畳
層を付着させる。第１極板は誘電体１１２によって第２
極板から分離される。
【００３６】図２８は半導体デバイスに組み込まれた図
２７の構造のＭＩＮＴコンデンサ構造を示す。図２８に
は、本発明の１実施例による半導体トレンチ・コンデン
サを備えたダイナミック・メモリ・セルが示されてい
る。ダイナミック・メモリ・セルはＮ−ウェル２３０が
ｐ＋基板部分２２０が形成されている複合半導体構造２
１０に形成されている。半導体基板２１０の表面には、
ｐ＋ドレイン拡散部２５０、ゲート電極２６０、および
ｐ＋ソース拡散部２７０でトランジスタが構成されてい
る。ゲート電極２６０と基板の間の絶縁層、ならびにソ
ース拡散部２７０とドレン拡散部２５０の上の薄い絶縁
層が、単一の薄い絶縁層２１５として略示されている。
ドレイン２５０の左側には、付加的なメモリ・アレイ回
路（たとえば、図示されていないワードラインおよびビ
ットライン）を支持し、絶縁するために使用できるリセ
スド酸化物層２９９の部分断面図が示されている。ソー
ス拡散部２７０に隣接して、本発明の一実施例の半導体
トレンチ・コンデンサ・セルがある。半導体トレンチ・
コンデンサ・セル２４０は薄い絶縁層２９０によって半
導体基板２１０から絶縁されており、また側壁が画定し
ている厚い絶縁層３４０および３５０によって隣接する
半導体トレンチ・コンデンサ・セルから絶縁されてい
る。また、説明のために、他の半導体トレンチ・コンデ
ンサ・セル３１０も示されている。半導体トレンチ・コ
ンデンサ・セル３１０も薄い絶縁層３３０によって半導
体基板２１０から絶縁されており、また厚い分離層３８
０および３９０によって隣接するデバイスから分離され
ている。両方の半導体トレンチ・コンデンサ・セルはそ
れぞれ、Ｐ＋ドープ導電性ポリシリコン２８０および３
２０によって充填されている。本発明によれば、各トレ
ンチ・コンデンサ・セル２４０および３１０は、非多孔
性シリコン４３０の断片または領域によって分離された
多孔性シリコン４１０および４２０のそれぞれによって
包囲されている。
２７の構造のＭＩＮＴコンデンサ構造を示す。図２８に
は、本発明の１実施例による半導体トレンチ・コンデン
サを備えたダイナミック・メモリ・セルが示されてい
る。ダイナミック・メモリ・セルはＮ−ウェル２３０が
ｐ＋基板部分２２０が形成されている複合半導体構造２
１０に形成されている。半導体基板２１０の表面には、
ｐ＋ドレイン拡散部２５０、ゲート電極２６０、および
ｐ＋ソース拡散部２７０でトランジスタが構成されてい
る。ゲート電極２６０と基板の間の絶縁層、ならびにソ
ース拡散部２７０とドレン拡散部２５０の上の薄い絶縁
層が、単一の薄い絶縁層２１５として略示されている。
ドレイン２５０の左側には、付加的なメモリ・アレイ回
路（たとえば、図示されていないワードラインおよびビ
ットライン）を支持し、絶縁するために使用できるリセ
スド酸化物層２９９の部分断面図が示されている。ソー
ス拡散部２７０に隣接して、本発明の一実施例の半導体
トレンチ・コンデンサ・セルがある。半導体トレンチ・
コンデンサ・セル２４０は薄い絶縁層２９０によって半
導体基板２１０から絶縁されており、また側壁が画定し
ている厚い絶縁層３４０および３５０によって隣接する
半導体トレンチ・コンデンサ・セルから絶縁されてい
る。また、説明のために、他の半導体トレンチ・コンデ
ンサ・セル３１０も示されている。半導体トレンチ・コ
ンデンサ・セル３１０も薄い絶縁層３３０によって半導
体基板２１０から絶縁されており、また厚い分離層３８
０および３９０によって隣接するデバイスから分離され
ている。両方の半導体トレンチ・コンデンサ・セルはそ
れぞれ、Ｐ＋ドープ導電性ポリシリコン２８０および３
２０によって充填されている。本発明によれば、各トレ
ンチ・コンデンサ・セル２４０および３１０は、非多孔
性シリコン４３０の断片または領域によって分離された
多孔性シリコン４１０および４２０のそれぞれによって
包囲されている。
【００３７】本発明の構造および方法による表面積の大
幅な増加が、図２９の拡大図１１６にもっともよく示さ
れている。上述した多孔性シリコン／誘電体／ポリシリ
コン構造の各々について、顕微鏡レベルの構造は実際に
は、多孔性シリコン１１０を形成するシリコン内の一連
の無秩序な細孔ないしくぼみである。誘電体のコンフォ
ーマル重畳層１１２は、図示のように多孔性シリコン１
１０内の細孔ないしくぼみの各々の内部へ延びている。
ポリシリコン１１６のコンフォーマル重畳層も同様に、
細孔ないしくぼみの内部へ延びて、コンデンサの極板に
多孔性シリコンの全表面積を利用している図２９に示す
ようなコンデンサ構造をもたらしている。それ故、コン
デンサの表面積、したがってキャパシタンスが本発明に
よって大幅に増加することが明らかであろう。
幅な増加が、図２９の拡大図１１６にもっともよく示さ
れている。上述した多孔性シリコン／誘電体／ポリシリ
コン構造の各々について、顕微鏡レベルの構造は実際に
は、多孔性シリコン１１０を形成するシリコン内の一連
の無秩序な細孔ないしくぼみである。誘電体のコンフォ
ーマル重畳層１１２は、図示のように多孔性シリコン１
１０内の細孔ないしくぼみの各々の内部へ延びている。
ポリシリコン１１６のコンフォーマル重畳層も同様に、
細孔ないしくぼみの内部へ延びて、コンデンサの極板に
多孔性シリコンの全表面積を利用している図２９に示す
ようなコンデンサ構造をもたらしている。それ故、コン
デンサの表面積、したがってキャパシタンスが本発明に
よって大幅に増加することが明らかであろう。
【図１】従来技術による従来のプレーナ・コンデンサを
有するＤＲＡＭセルの横断面図である。
有するＤＲＡＭセルの横断面図である。
【図２】従来技術による典型的なトレンチ・コンデンサ
を有するＤＲＡＭセルの横断面図である。
を有するＤＲＡＭセルの横断面図である。
【図３】従来技術による典型的なスタック・コンデンサ
を有するＤＲＡＭセルの横断面図である。
を有するＤＲＡＭセルの横断面図である。
【図４】本発明の実施例による構成するために利用され
るシリコン基板の図である。
るシリコン基板の図である。
【図５】内部に多孔性シリコンの領域が形成された図４
のシリコン基板の図である。
のシリコン基板の図である。
【図６】多孔性シリコン領域に重畳している誘電体層お
よび誘電体層に重畳しているシリコンの層を備えた図５
の構造の図である。
よび誘電体層に重畳しているシリコンの層を備えた図５
の構造の図である。
【図７】コンデンサの第１極板を形成する多孔性シリコ
ン、コンデンサの第２極板を形成するシリコン（ポリシ
リコンなど）の層、および第１極板と第２極板を分離す
る誘電体の層を示す、図６に示した領域の拡大図であ
る。
ン、コンデンサの第２極板を形成するシリコン（ポリシ
リコンなど）の層、および第１極板と第２極板を分離す
る誘電体の層を示す、図６に示した領域の拡大図であ
る。
【図８】本発明の他の実施によるコンデンサ構造を形成
するために利用される、上部ｐ−部分および下部ｐ＋部
分を有しているシリコン構造の図である。
するために利用される、上部ｐ−部分および下部ｐ＋部
分を有しているシリコン構造の図である。
【図９】ｐ−層からｐ＋層へ延びている、トレンチがエ
ッチングされた図８に示したシリコン基板の図である。
ッチングされた図８に示したシリコン基板の図である。
【図１０】基板のｐ＋シリコン層のトレンチの側壁およ
び底部を包囲するように多孔性シリコンの領域がエッチ
ングされた、図９の構造の図である。
び底部を包囲するように多孔性シリコンの領域がエッチ
ングされた、図９の構造の図である。
【図１１】図１０の構造に付着させた誘電体のコンフォ
ーマル層を示す図である。
ーマル層を示す図である。
【図１２】図１１の誘電体層に付着させたシリコンのコ
ンフォーマル層を示す図である。
ンフォーマル層を示す図である。
【図１３】誘電体によって分離された第１コンデンサ極
板としての多孔性シリコンおよび第２コンデンサ極板と
してのシリコンの層を含んでいるコンデンサ構造を示
す、図１２に示した領域の拡大図である。
板としての多孔性シリコンおよび第２コンデンサ極板と
してのシリコンの層を含んでいるコンデンサ構造を示
す、図１２に示した領域の拡大図である。
【図１４】本発明による絶縁された隣接トレンチを形成
するために利用されるｐ−シリコンの上部部分とｐ＋シ
リコンの下部部分を有するシリコン基板の図である。
するために利用されるｐ−シリコンの上部部分とｐ＋シ
リコンの下部部分を有するシリコン基板の図である。
【図１５】上部部分から下部部分へ向かった２つの隣接
したトレンチがエッチングされている図１４のシリコン
基板の図である。
したトレンチがエッチングされている図１４のシリコン
基板の図である。
【図１６】２つの多孔性シリコン領域を分離する非多孔
性ｐ＋シリコンの領域を備えた、図１５に示した２つの
隣接トレンチの各々を包囲するように陽極酸化エッチン
グされた多孔性シリコンの領域を示す図である。
性ｐ＋シリコンの領域を備えた、図１５に示した２つの
隣接トレンチの各々を包囲するように陽極酸化エッチン
グされた多孔性シリコンの領域を示す図である。
【図１７】誘電体のコンフォーマル層が付着された図１
６の構造を示す図である。
６の構造を示す図である。
【図１８】シリコンのコンフォーマル層が付着され、非
多孔性シリコンの領域によって互いに絶縁された隣接ト
レンチのコンデンサ構造をもたらしている図１７の構造
を示す図である。
多孔性シリコンの領域によって互いに絶縁された隣接ト
レンチのコンデンサ構造をもたらしている図１７の構造
を示す図である。
【図１９】本発明の他の実施例によるコンデンサ構造を
形成するために使用される上部ｐ−部分および下部ｐ＋
部分を有するシリコン基板の図である。
形成するために使用される上部ｐ−部分および下部ｐ＋
部分を有するシリコン基板の図である。
【図２０】トレンチを画定するための酸化物およびチッ
化物マスキング・フィルムを備えている図１９に示した
シリコン基板の図である。
化物マスキング・フィルムを備えている図１９に示した
シリコン基板の図である。
【図２１】ｐ−部分からｐ＋部分へ向かうトレンチがエ
ッチングされている図２０の構造の図である。
ッチングされている図２０の構造の図である。
【図２２】厚い酸化物層が付着されている図２１の構造
の図である。
の図である。
【図２３】トレンチの側壁に酸化物のスペーサを形成す
るための反応性イオン・エッチング後の図２２の構造の
図である。
るための反応性イオン・エッチング後の図２２の構造の
図である。
【図２４】酸化物スペーサのレベルの下を延びている深
いトレンチを形成するための付加的な反応性イオン・エ
ッチング後の図２３の構造の図である。
いトレンチを形成するための付加的な反応性イオン・エ
ッチング後の図２３の構造の図である。
【図２５】酸化物スペーサの下のｐ＋シリコンに多孔性
シリコン領域を形成するための陽極酸化エッチング後の
図２４の構造の図である。
シリコン領域を形成するための陽極酸化エッチング後の
図２４の構造の図である。
【図２６】コンフォーマル誘電体層の付着後の図２５の
構造の図である。
構造の図である。
【図２７】シリコンのコンフォーマル層の付着後の図２
６の構造の図である。
６の構造の図である。
【図２８】図２７の構造を組み込むことのできる半導体
デバイスの他の構成要素に関連した該構造の図である。
デバイスの他の構成要素に関連した該構造の図である。
【図２９】本発明にしたがって形成されたコンデンサの
微細構造、特に、コンデンサの第１極板としての多孔性
シリコン表面、コンデンサの第２極板としてのポリシリ
コン、および２枚の極板を分離する誘電体を含んでいる
多孔性シリコン領域全体にわたって存在している場合の
多孔性シリコンの表面領域の拡大図である。
微細構造、特に、コンデンサの第１極板としての多孔性
シリコン表面、コンデンサの第２極板としてのポリシリ
コン、および２枚の極板を分離する誘電体を含んでいる
多孔性シリコン領域全体にわたって存在している場合の
多孔性シリコンの表面領域の拡大図である。
４４ シリコン基板 ４６ 多孔性シリコン領域 ４８ 誘電体のコンフォーマル層 ５０ ポリシリコンのコンフォーマル層 ５４ シリコン基板 ５６ ｐ−シリコンの上部 ５８ ｐ＋シリコンの下部 ６０ トレンチ ６２ 多孔性シリコン領域 ６４ 誘電体の重畳層 ６６ 重畳ポリシリコン層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 (72)発明者 ピーター・ジェイ・ゲイス アメリカ合衆国05489 バーモント州アン ダーヒル ポーカー・ヒル・ロード ボッ クス5100 アール・アール１
Claims (7)
- 【請求項１】表面から内部へ延びている多孔性シリコン
領域を有するシリコン基板と、 前記多孔性シリコン領域に重なっている、多層誘電体か
らなる誘電体のコンフォーマル層と、 前記誘電体のコンフォーマル層に重なっているシリコン
のコンフォーマル層とからなり、 前記多孔性シリコン領域がコンデンサ構造の第１極板を
形成し、前記シリコンのコンフォーマル層が前記コンデ
ンサ構造の第２極板を形成し、前記第１極板が前記誘電
体のコンフォーマル層によって前記第２極板から分離さ
れている半導体コンデンサ構造体。 - 【請求項２】前記多孔性シリコン領域が電解陽極された
多孔性シリコンからなっていることを特徴とする、請求
項１に記載の半導体コンデンサ構造体。 - 【請求項３】シリコンの半導体基板と、 前記半導体基板に形成された、側壁と底面を有するトレ
ンチと、 前記トレンチの前記側壁および前記底面を包囲する多孔
性シリコン領域とからなる半導体トレンチ構造体。 - 【請求項４】前記多孔性シリコン領域に重なる誘電体の
コンフォーマル層と、 前記誘電体のコンフォーマル層に重なるシリコンのコン
フォーマル層とをさらに含んでおり、 前記多孔性シリコン領域がコンデンサ構造の第１極板を
形成し、前記シリコンのコンフォーマル層が前記コンデ
ンサ構造の第２極板を形成し、前記第１極板が前記誘電
体のコンフォーマル層によって第２極板から分離されて
いることを特徴とする、請求項３に記載の半導体トレン
チ構造体。 - 【請求項５】半導体基板と、 前記半導体基板に形成された、側壁と底面を有し、かつ
上部側壁部と下部側壁部を有するトレンチと、 前記トレンチの前記下部側壁部と前記底面を包囲する多
孔性シリコンと、 前記多孔性シリコン領域に重なってコンフォーマルに形
成された誘電体層と、 前記トレンチの上部に形成された絶縁性分離層と、 前記誘電体層にコンフォーマルに重なっており、前記ト
レンチ内に付着された導電体で形成された導電性電極と
からなる半導体トレンチ・コンデンサ構造体。 - 【請求項６】シリコン層を準備し、 前記シリコン層を陽極エッチングして、多孔性シリコン
を形成し、 前記多孔性シリコンに重なる、多層誘電体材料からなる
誘電体のコンフォーマル層を形成し、 前記誘電体のコンフォーマル層に重なるシリコンのコン
フォーマル層を形成することからなり、 前記多孔性シリコンがコンデンサ構造の第１極板を形成
し、前記シリコンのコンフォーマル層が前記コンデンサ
構造の第２極板を形成し、前記第１極板が前記誘電体の
コンフォーマル層によって第２極板から分離されている
半導体コンデンサ構造体を形成する方法。 - 【請求項７】シリコン基板にトレンチを形成し、 前記トレンチを包囲する前記シリコン基板の領域を陽極
エッチングして、多孔性シリコンを形成し、 前記多孔性シリコンに重なる誘電体のコンフォーマル層
を形成し、 前記誘電体のコンフォーマル層に重なるシリコンのコン
フォーマル層を形成することからなり、 前記多孔性シリコンがコンデンサ構造の第１極板を形成
し、前記シリコンのコンフォーマル層が前記コンデンサ
構造の第２極板を形成し、前記第１極板が前記誘電体の
コンフォーマル層によって第２極板から分離されている
半導体コンデンサ構造体を形成する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/330,652 US5508542A (en) | 1994-10-28 | 1994-10-28 | Porous silicon trench and capacitor structures |
| US330652 | 1994-10-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08213565A true JPH08213565A (ja) | 1996-08-20 |
| JP3079021B2 JP3079021B2 (ja) | 2000-08-21 |
Family
ID=23290697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07278151A Expired - Fee Related JP3079021B2 (ja) | 1994-10-28 | 1995-10-25 | 半導体コンデンサ構造体および形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5508542A (ja) |
| EP (1) | EP0709900A3 (ja) |
| JP (1) | JP3079021B2 (ja) |
| KR (1) | KR100192186B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7993571B2 (en) | 2003-03-26 | 2011-08-09 | Saint-Gobain Ceramic & Plastics, Inc. | Silicon carbide ceramic components having oxide layer |
| WO2019171750A1 (ja) | 2018-03-06 | 2019-09-12 | 株式会社 東芝 | コンデンサ及びその製造方法 |
| JPWO2020184517A1 (ja) * | 2019-03-13 | 2020-09-17 | ||
| WO2023191456A1 (ko) * | 2022-03-29 | 2023-10-05 | 주식회사 에이엠엑스랩 | 박막형 고체산화물 연료전지 및 이의 제조 방법 |
| WO2025154387A1 (ja) * | 2024-01-17 | 2025-07-24 | パナソニックＩｐマネジメント株式会社 | キャパシタ及びその製造方法 |
Families Citing this family (89)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08148280A (ja) * | 1994-04-14 | 1996-06-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| US5731235A (en) * | 1996-10-30 | 1998-03-24 | Micron Technology, Inc. | Methods of forming a silicon nitrite film, a capacitor dielectric layer and a capacitor |
| DE19701935C1 (de) * | 1997-01-21 | 1997-12-11 | Siemens Ag | Verfahren zur Herstellung eines Siliziumkondensators |
| US5877061A (en) * | 1997-02-25 | 1999-03-02 | International Business Machines Corporation | Methods for roughening and volume expansion of trench sidewalls to form high capacitance trench cell for high density dram applications |
| US6222254B1 (en) * | 1997-03-31 | 2001-04-24 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
| US7067406B2 (en) * | 1997-03-31 | 2006-06-27 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
| US5767561A (en) * | 1997-05-09 | 1998-06-16 | Lucent Technologies Inc. | Integrated circuit device with isolated circuit elements |
| US6188097B1 (en) * | 1997-07-02 | 2001-02-13 | Micron Technology, Inc. | Rough electrode (high surface area) from Ti and TiN |
| US6072209A (en) | 1997-07-08 | 2000-06-06 | Micro Technology, Inc. | Four F2 folded bit line DRAM cell structure having buried bit and word lines |
| US6150687A (en) | 1997-07-08 | 2000-11-21 | Micron Technology, Inc. | Memory cell having a vertical transistor with buried source/drain and dual gates |
| US6191470B1 (en) | 1997-07-08 | 2001-02-20 | Micron Technology, Inc. | Semiconductor-on-insulator memory cell with buried word and body lines |
| US5973356A (en) * | 1997-07-08 | 1999-10-26 | Micron Technology, Inc. | Ultra high density flash memory |
| US5909618A (en) * | 1997-07-08 | 1999-06-01 | Micron Technology, Inc. | Method of making memory cell with vertical transistor and buried word and body lines |
| US5936274A (en) * | 1997-07-08 | 1999-08-10 | Micron Technology, Inc. | High density flash memory |
| EP0903782A3 (en) * | 1997-09-19 | 2001-10-10 | Siemens Aktiengesellschaft | DRAM trench capacitor with enlarged surface |
| US6066869A (en) * | 1997-10-06 | 2000-05-23 | Micron Technology, Inc. | Circuit and method for a folded bit line memory cell with vertical transistor and trench capacitor |
| US5914511A (en) * | 1997-10-06 | 1999-06-22 | Micron Technology, Inc. | Circuit and method for a folded bit line memory using trench plate capacitor cells with body bias contacts |
| US5907170A (en) * | 1997-10-06 | 1999-05-25 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
| US6528837B2 (en) | 1997-10-06 | 2003-03-04 | Micron Technology, Inc. | Circuit and method for an open bit line memory cell with a vertical transistor and trench plate trench capacitor |
| US6063713A (en) | 1997-11-10 | 2000-05-16 | Micron Technology, Inc. | Methods for forming silicon nitride layers on silicon-comprising substrates |
| EP1048082A1 (de) * | 1997-11-12 | 2000-11-02 | Epcos Ag | Schaltungsstruktur mit mindestens einem kondensator und verfahren zu dessen herstellung |
| US6025225A (en) * | 1998-01-22 | 2000-02-15 | Micron Technology, Inc. | Circuits with a trench capacitor having micro-roughened semiconductor surfaces and methods for forming the same |
| US6246083B1 (en) | 1998-02-24 | 2001-06-12 | Micron Technology, Inc. | Vertical gain cell and array for a dynamic random access memory |
| US5963469A (en) * | 1998-02-24 | 1999-10-05 | Micron Technology, Inc. | Vertical bipolar read access for low voltage memory cell |
| US6242775B1 (en) | 1998-02-24 | 2001-06-05 | Micron Technology, Inc. | Circuits and methods using vertical complementary transistors |
| US6304483B1 (en) | 1998-02-24 | 2001-10-16 | Micron Technology, Inc. | Circuits and methods for a static random access memory using vertical transistors |
| US5991225A (en) | 1998-02-27 | 1999-11-23 | Micron Technology, Inc. | Programmable memory address decode array with vertical transistors |
| US6124729A (en) * | 1998-02-27 | 2000-09-26 | Micron Technology, Inc. | Field programmable logic arrays with vertical transistors |
| US6043527A (en) | 1998-04-14 | 2000-03-28 | Micron Technology, Inc. | Circuits and methods for a memory cell with a trench plate trench capacitor and a vertical bipolar read device |
| KR100433938B1 (ko) | 1998-06-05 | 2004-06-04 | 조지아 테크 리서치 코포레이션 | 다공성 절연 화합물 및 이것의 제조 방법 |
| US6208164B1 (en) | 1998-08-04 | 2001-03-27 | Micron Technology, Inc. | Programmable logic array with vertical transistors |
| US6134175A (en) | 1998-08-04 | 2000-10-17 | Micron Technology, Inc. | Memory address decode array with vertical transistors |
| US6093623A (en) * | 1998-08-04 | 2000-07-25 | Micron Technology, Inc. | Methods for making silicon-on-insulator structures |
| US6762057B1 (en) * | 1998-10-23 | 2004-07-13 | Micron Technology, Inc. | Separation apparatus including porous silicon column |
| US7115422B1 (en) | 1998-10-23 | 2006-10-03 | Micron Technology, Inc. | Separation apparatus including porous silicon column |
| US6423613B1 (en) | 1998-11-10 | 2002-07-23 | Micron Technology, Inc. | Low temperature silicon wafer bond process with bulk material bond strength |
| US6890677B2 (en) | 1999-05-06 | 2005-05-10 | Sandia Corporation | Fuel cell and membrane |
| JP2002544649A (ja) * | 1999-05-06 | 2002-12-24 | サンディア コーポレーション | 燃料電池及び膜 |
| US6461493B1 (en) * | 1999-12-23 | 2002-10-08 | International Business Machines Corporation | Decoupling capacitor method and structure using metal based carrier |
| US6686298B1 (en) * | 2000-06-22 | 2004-02-03 | Micron Technology, Inc. | Methods of forming structures over semiconductor substrates, and methods of forming transistors associated with semiconductor substrates |
| US6833329B1 (en) * | 2000-06-22 | 2004-12-21 | Micron Technology, Inc. | Methods of forming oxide regions over semiconductor substrates |
| DE10030696B4 (de) * | 2000-06-23 | 2006-04-06 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit zumindest einem vergrabenen Schaltungselement und einer Isolationsschicht sowie Verfahren zu deren Herstellung |
| KR100404221B1 (ko) * | 2000-07-24 | 2003-11-01 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US6660657B1 (en) * | 2000-08-07 | 2003-12-09 | Micron Technology, Inc. | Methods of incorporating nitrogen into silicon-oxide-containing layers |
| US6562684B1 (en) | 2000-08-30 | 2003-05-13 | Micron Technology, Inc. | Methods of forming dielectric materials |
| MY128644A (en) * | 2000-08-31 | 2007-02-28 | Georgia Tech Res Inst | Fabrication of semiconductor devices with air gaps for ultra low capacitance interconnections and methods of making same |
| DE10055711B4 (de) * | 2000-11-10 | 2008-04-30 | Qimonda Ag | Verfahren zur Herstellung von Grabenkondensatoren |
| US6613641B1 (en) * | 2001-01-17 | 2003-09-02 | International Business Machines Corporation | Production of metal insulator metal (MIM) structures using anodizing process |
| US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6531727B2 (en) * | 2001-02-09 | 2003-03-11 | Micron Technology, Inc. | Open bit line DRAM with ultra thin body transistors |
| US6424001B1 (en) | 2001-02-09 | 2002-07-23 | Micron Technology, Inc. | Flash memory with ultra thin vertical body transistors |
| US6566682B2 (en) * | 2001-02-09 | 2003-05-20 | Micron Technology, Inc. | Programmable memory address and decode circuits with ultra thin vertical body transistors |
| US6496034B2 (en) * | 2001-02-09 | 2002-12-17 | Micron Technology, Inc. | Programmable logic arrays with ultra thin body transistors |
| US6559491B2 (en) * | 2001-02-09 | 2003-05-06 | Micron Technology, Inc. | Folded bit line DRAM with ultra thin body transistors |
| US6852167B2 (en) | 2001-03-01 | 2005-02-08 | Micron Technology, Inc. | Methods, systems, and apparatus for uniform chemical-vapor depositions |
| DE10133688A1 (de) * | 2001-07-11 | 2002-09-26 | Infineon Technologies Ag | Verfahren zur Herstellung der unteren Kondensatorelektrode eines Grabenkondensators |
| US6878585B2 (en) * | 2001-08-29 | 2005-04-12 | Micron Technology, Inc. | Methods of forming capacitors |
| EP1294018A1 (en) * | 2001-09-17 | 2003-03-19 | Infineon Technologies AG | Silicon on insulator substrate and method for manufacturing said substrate |
| EP1306894A1 (en) * | 2001-10-19 | 2003-05-02 | Infineon Technologies AG | A method of forming a silicon dioxide layer on a curved Si surface |
| US6723599B2 (en) * | 2001-12-03 | 2004-04-20 | Micron Technology, Inc. | Methods of forming capacitors and methods of forming capacitor dielectric layers |
| US6613642B2 (en) | 2001-12-13 | 2003-09-02 | International Business Machines Corporation | Method for surface roughness enhancement in semiconductor capacitor manufacturing |
| US7160577B2 (en) | 2002-05-02 | 2007-01-09 | Micron Technology, Inc. | Methods for atomic-layer deposition of aluminum oxides in integrated circuits |
| US7589029B2 (en) | 2002-05-02 | 2009-09-15 | Micron Technology, Inc. | Atomic layer deposition and conversion |
| US20040048437A1 (en) * | 2002-09-11 | 2004-03-11 | Dubin Valery M. | Method of making oxide embedded transistor structures |
| JP2004193155A (ja) * | 2002-12-06 | 2004-07-08 | Matsushita Electric Ind Co Ltd | 帯電量評価装置、その製造方法および帯電量の評価方法 |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| US7972954B2 (en) * | 2006-01-24 | 2011-07-05 | Infineon Technologies Ag | Porous silicon dielectric |
| US7446374B2 (en) * | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| US20110045351A1 (en) * | 2009-08-23 | 2011-02-24 | Ramot At Tel-Aviv University Ltd. | High-Power Nanoscale Cathodes for Thin-Film Microbatteries |
| DE102010013492A1 (de) * | 2010-03-31 | 2011-10-06 | Arne-Christian Voigt | Nanostrukturkondensator |
| WO2011154862A1 (en) * | 2010-06-06 | 2011-12-15 | Ramot At Tel-Aviv University Ltd | Three-dimensional microbattery having a porous silicon anode |
| US8466046B2 (en) * | 2011-03-01 | 2013-06-18 | Infineon Technologies Ag | Method for fabricating a porous semiconductor body region |
| US9409767B2 (en) * | 2011-11-03 | 2016-08-09 | Intel Corporation | Energy storage structure, method of manufacturing a support structure for same, and microelectronic assembly and system containing same |
| US9384903B2 (en) | 2011-12-08 | 2016-07-05 | Donald S. Gardner | Energy storage device, method of manufacturing a porous structure for same, and microelectronic assembly and system containing same |
| IN2014CN03385A (ja) * | 2011-12-27 | 2015-07-03 | Intel Corp | |
| US9093226B2 (en) | 2012-09-17 | 2015-07-28 | Intel Corporation | Energy storage device, method of manufacturing same, and mobile electronic device containing same |
| US9466662B2 (en) * | 2012-12-28 | 2016-10-11 | Intel Corporation | Energy storage devices formed with porous silicon |
| US8816465B1 (en) | 2013-02-22 | 2014-08-26 | Intel Corporation | Energy conversion and storage device and mobile electronic device containing same |
| US10410798B2 (en) * | 2014-10-17 | 2019-09-10 | Teknologian Tutkimuskeskus Vtt Oy | Blank suitable for use as a body of a supercapacitor, a supercapacitor, and a method of manufacturing a porous silicon volume |
| WO2017055984A1 (en) | 2015-09-30 | 2017-04-06 | Ramot At Tel Aviv University Ltd. | 3d micro-battery on 3d-printed substrate |
| US10128057B2 (en) | 2015-10-28 | 2018-11-13 | Stmicroelectronics S.R.L. | Supercapacitor with movable separator and method of operating a supercapacitor |
| KR102564385B1 (ko) * | 2015-12-30 | 2023-08-08 | 에스케이하이닉스 주식회사 | 핀 트랜지스터, 핀 트랜지스터의 제조 방법 및 이를 포함하는 전자 장치 |
| JP7027352B2 (ja) | 2019-01-21 | 2022-03-01 | 株式会社東芝 | コンデンサ |
| CN113497006B (zh) * | 2020-03-20 | 2024-12-13 | 中芯国际集成电路制造(北京)有限公司 | 电容结构及其形成方法 |
| JP7391741B2 (ja) * | 2020-03-23 | 2023-12-05 | 株式会社東芝 | 構造体 |
| CN111668186B (zh) * | 2020-06-08 | 2025-02-18 | 矽力杰半导体技术(杭州)有限公司 | 半导体器件及其制造方法 |
| CN111933622B (zh) * | 2020-07-08 | 2022-07-29 | 电子科技大学 | 一种三维mim电容器的制备方法 |
| US20240250120A1 (en) * | 2023-01-23 | 2024-07-25 | Globalfoundries U.S. Inc. | Semiconductor device including porous semiconductor material adjacent an isolation structure |
| CN118591280B (zh) * | 2024-08-06 | 2024-12-06 | 武汉新芯集成电路股份有限公司 | 电容器及其制造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3929529A (en) * | 1974-12-09 | 1975-12-30 | Ibm | Method for gettering contaminants in monocrystalline silicon |
| US4057823A (en) * | 1976-07-02 | 1977-11-08 | International Business Machines Corporation | Porous silicon dioxide moisture sensor and method for manufacture of a moisture sensor |
| US4801988A (en) * | 1986-10-31 | 1989-01-31 | International Business Machines Corporation | Semiconductor trench capacitor cell with merged isolation and node trench construction |
| JPS63258060A (ja) * | 1987-04-15 | 1988-10-25 | Nec Corp | 半導体記憶装置 |
| KR930008580B1 (ko) * | 1990-06-22 | 1993-09-09 | 현대전자산업 주식회사 | 표면적이 극대화된 실리콘층 및 그 제조방법 |
| US5112773A (en) * | 1991-04-10 | 1992-05-12 | Micron Technology, Inc. | Methods for texturizing polysilicon utilizing gas phase nucleation |
| US5068199A (en) * | 1991-05-06 | 1991-11-26 | Micron Technology, Inc. | Method for anodizing a polysilicon layer lower capacitor plate of a DRAM to increase capacitance |
| US5138411A (en) * | 1991-05-06 | 1992-08-11 | Micron Technology, Inc. | Anodized polysilicon layer lower capacitor plate of a dram to increase capacitance |
| US5110752A (en) * | 1991-07-10 | 1992-05-05 | Industrial Technology Research Institute | Roughened polysilicon surface capacitor electrode plate for high denity dram |
| EP0553791A1 (en) * | 1992-01-31 | 1993-08-04 | Nec Corporation | Capacitor electrode for dram and process of fabrication thereof |
| JP2738256B2 (ja) * | 1992-01-31 | 1998-04-08 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5254503A (en) * | 1992-06-02 | 1993-10-19 | International Business Machines Corporation | Process of making and using micro mask |
-
1994
- 1994-10-28 US US08/330,652 patent/US5508542A/en not_active Expired - Lifetime
-
1995
- 1995-05-04 US US08/435,028 patent/US5635419A/en not_active Expired - Fee Related
- 1995-10-03 EP EP95480154A patent/EP0709900A3/en not_active Withdrawn
- 1995-10-25 JP JP07278151A patent/JP3079021B2/ja not_active Expired - Fee Related
- 1995-10-27 KR KR1019950037503A patent/KR100192186B1/ko not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7993571B2 (en) | 2003-03-26 | 2011-08-09 | Saint-Gobain Ceramic & Plastics, Inc. | Silicon carbide ceramic components having oxide layer |
| WO2019171750A1 (ja) | 2018-03-06 | 2019-09-12 | 株式会社 東芝 | コンデンサ及びその製造方法 |
| JPWO2020184517A1 (ja) * | 2019-03-13 | 2020-09-17 | ||
| WO2023191456A1 (ko) * | 2022-03-29 | 2023-10-05 | 주식회사 에이엠엑스랩 | 박막형 고체산화물 연료전지 및 이의 제조 방법 |
| WO2025154387A1 (ja) * | 2024-01-17 | 2025-07-24 | パナソニックＩｐマネジメント株式会社 | キャパシタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5635419A (en) | 1997-06-03 |
| JP3079021B2 (ja) | 2000-08-21 |
| EP0709900A2 (en) | 1996-05-01 |
| EP0709900A3 (en) | 1996-08-07 |
| KR960015938A (ko) | 1996-05-22 |
| US5508542A (en) | 1996-04-16 |
| KR100192186B1 (ko) | 1999-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3079021B2 (ja) | 半導体コンデンサ構造体および形成方法 | |
| US5436186A (en) | Process for fabricating a stacked capacitor | |
| US10134741B2 (en) | Methods of forming an elevationally extending conductor laterally between a pair of conductive lines | |
| WO2021118621A1 (en) | Three-dimensional nor array including active region pillars and method of making the same | |
| WO2020005332A1 (en) | Three-dimensional inverse flat nand memory device containing partially discrete charge storage elements and methods of making the same | |
| US5460999A (en) | Method for making fin-shaped stack capacitors on DRAM chips | |
| US6081008A (en) | Composite trench-fin capacitors for DRAM | |
| US6800898B2 (en) | Integrated circuit configuration and method of fabricating a dram structure with buried bit lines or trench capacitors | |
| US5429980A (en) | Method of forming a stacked capacitor using sidewall spacers and local oxidation | |
| CN114256240A (zh) | 电容器及其制备方法 | |
| JP3676628B2 (ja) | コンデンサ及びコンデンサの作製方法 | |
| US6127220A (en) | Manufacturing method for a capacitor in an integrated storage circuit | |
| US5989972A (en) | Capacitor in a semiconductor configuration and process for its production | |
| US5665626A (en) | Method of making a chimney capacitor | |
| US7030442B2 (en) | Stack-film trench capacitor and method for manufacturing the same | |
| US20030054607A1 (en) | Capacitor under bitline (CUB) memory cell structure with reduced parasitic capacitance | |
| US5907774A (en) | Corrugated post capacitor and method of fabricating using selective silicon deposition | |
| US6204119B1 (en) | Manufacturing method for a capacitor in an integrated memory circuit | |
| JPH10173148A (ja) | 半導体記憶装置 | |
| JP2672936B2 (ja) | 半導体メモリセルの製造方法並に半導体メモリセルのキャパシタ製造方法 | |
| US7224015B1 (en) | Method for making a stack of capacitors, in particular for dynamic random access memory [DRAM] | |
| US6376326B1 (en) | Method of manufacturing DRAM capacitor | |
| US20020025629A1 (en) | Method of fabricating a capacitor structure | |
| US7122423B2 (en) | Method for fabricating a memory cell | |
| JP2004527111A (ja) | 電荷蓄積のための電極配置およびその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |