JPH08213598A - 電界効果により制御可能の半導体デバイス - Google Patents

電界効果により制御可能の半導体デバイス

Info

Publication number
JPH08213598A
JPH08213598A JP7278403A JP27840395A JPH08213598A JP H08213598 A JPH08213598 A JP H08213598A JP 7278403 A JP7278403 A JP 7278403A JP 27840395 A JP27840395 A JP 27840395A JP H08213598 A JPH08213598 A JP H08213598A
Authority
JP
Japan
Prior art keywords
region
contact
semiconductor device
base
base region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7278403A
Other languages
English (en)
Inventor
Jenoe Tihanyi
チハニ イエネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH08213598A publication Critical patent/JPH08213598A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/035—Etching a recess in the emitter region 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H10D64/2527—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices for vertical devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 寄生バイポーラトランジスタが生じるのを阻
止した電界効果により制御可能の半導体デバイスを形成
する。 【解決手段】 ソース電極８とベース領域２との間にベ
ース領域２よりも導電率の高い接触領域１０を備える。
ベース領域２とソース電極８の接触を改善するために接
触領域１０をベース領域２内の埋込み層として形成しま
たソース領域３よりも横方向に突出させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体基体の表面
に接するベース領域内に埋込まれている少なくとも１つ
のソース領域と、ベース領域の少なくとも半導体基体の
表面に寄った部分を覆いこの表面に対して並行な少なく
とも１つのゲート電極と、ベース領域と接続されベース
領域よりも導電率の高い接触領域と、ソース領域及び接
触領域を接触化する電極とを有する電界効果により制御
可能の半導体デバイスに関する。
【０００２】また本発明は、少なくとも１つのソース領
域と、半導体基体の表面に対して垂直なトレンチ内に配
設されている少なくとも１つの垂直なゲート電極と、ト
レンチの側面に接している少なくとも１つのベース領域
と、ベース領域よりも導電率が高くベース領域と電気的
に接続されている接触領域と、ソース領域及び接触領域
を接触化する電極とを有する電界効果により制御可能の
半導体デバイスに関する。
【従来の技術】
【０００３】この種の半導体デバイスは、例えばチャン
（Ｃｈａｎｇ）及びホルロイド（Ｈｏｌｒｏｙｄ）によ
る論文「トレンチ−ゲート構造を有する高圧パワーＭＯ
ＳＦＥＴ（Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｐｏｗｅｒ Ｍ
ＯＳＦＥＴＳ ｗｉｔｈ ａｔｒｅｎｃｈ−ｇａｔｅ
ｓｔｒｕｃｔｕｒｅ）」ソリッド・ステート・エレクト
ロニクス（Ｓｏｒｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎ
ｉｃｓ）、第３３巻、第３号、１９９０年、第３８１〜
３８６頁に記載されている。その際ソース電極はソース
領域を直接接触化し、またベース領域よりも高い導電率
を有する接触領域を介してベース領域を接触化する。こ
の接触領域はソース電極とベース領域間の接触を改善す
る役割を果たす。この論文に記載されている接触領域は
半導体デバイスの内部からソース電極に流れ出る少数キ
ャリアが低度にドープされているベース領域内で一部は
ソース領域とのｐｎ接合に沿って流れるように形成され
ている。この低いドーピングは約０．５ボルトの値を超
過するとソース領域からキャリアの放出を惹起する高い
電圧降下をｐｎ接合に生じる。従ってソース領域、ベー
ス領域及び内部領域から成る寄生バイポーラトランジス
タを生じることになり、半導体デバイスを破壊する。
【０００４】
【発明が解決しようとする課題】本発明の課題は、寄生
バイポーラトランジスタが生じるのを十分に回避するよ
うに上述の形式の半導体デバイスを改良することにあ
る。
【０００５】
【課題を解決するための手段】本発明の課題は、冒頭に
述べた第１の形式の半導体デバイスに対しては、接触領
域をベース領域内に埋込まれている層として形成し、横
方向にソース領域を越えて突出することにより解決さ
れ、第２の形式の半導体デバイスに対しては、接触領域
の深さをソース領域よりも深くすることにより解決され
る。
【０００６】
【実施例】本発明を２つの実施例及び図面に基づき以下
に詳述する。
【０００７】図１に基づく実施例では半導体デバイスの
内部領域は１と符号付られている。この内部領域１内に
ベース領域２が埋込まれている。この領域２は部分的に
半導体基体の上方の表面に接している。ベース領域２内
には同様に半導体基体の表面に接してソース領域３が埋
込まれている。内部領域１はそのベース領域２とは反対
側で陽極領域４と接している。この陽極領域４は電極９
と接続されている。ｎ導電形チャネルを有する半導体デ
バイスではソース領域から出発してパワーＭＯＳＦＥＴ
用にはｎ+ｐｎｎ+の領域の配列又はＩＧＢＴ用にはｎ+
ｐｎｐ+の領域の配列が生じる。ｐ導電形チャネルを有
する半導体デバイスでは導電形は逆である。半導体基体
のソース側の表面上には第１の絶縁層５が施されてい
る。この層上にはゲート電極６が配設されている。この
ゲート電極６はまた第２の絶縁層７で被覆されている。
ソース領域３とベース領域２との間の接触化のため電極
８が備えられている。この電極８はベース領域２をソー
ス領域３、絶縁層５及び７内に備えられている接触窓を
介して接触化する。
【０００８】電極８とベース領域２間の接触を改善する
ためベース領域２内にベース領域２よりも導電率の高い
接触領域１０が配設されている。この接触領域１０は一
方では電極８と、他方ではベース領域２と接続されてい
る。接触領域１０は埋込層（Ｂｕｒｉｅｄ Ｌａｙｅ
ｒ）として形成されており、ソース領域３より横方向に
突出している。しかし接触領域１０は半導体デバイスの
カットオフ電圧に影響を及ぼすことから半導体デバイス
の表面までは達してはいない。
【０００９】埋込み層（接触領域１０）は例えばベース
領域２と同じ導電形でベース領域２よりも著しく高くド
ープされた半導体領域であってもよい。この接触領域１
０は高くドープされたポリシリコン、金属ケイ化物又は
金属から成っていてもよい。
【００１０】半導体基体の内部に形成された少数キャリ
ア、即ちｎチャネル形の半導体デバイスの場合正孔は内
部領域１からベース領域２に流れ、そこで接触領域１０
によって捕捉される。更に低オームの接触領域１０から
正孔が電極８に流れ出す。その際ソース領域３とベース
領域２との間のｐｎ接合に生じる電圧降下は極めて低い
ままであり、０．５ボルトの値に達しない。
【００１１】図２に基づく半導体デバイスはベース領域
１２に隣接する内部領域１１を有する。ベース領域１２
には、半導体基体の表面寄りにあるソース領域１３が接
している。ベース領域１２とは反対側の表面上には、パ
ワーＭＯＳＦＥＴの場合内部領域１１と同じ導電形を有
しまたＩＧＢＴの場合には反対の導電形を有するもう１
つの領域１４が備えられている。この領域１４は電極１
９と接続されている。
【００１２】ソース領域１３及びベース領域１２内には
半導体基体の表面に対して垂直にトレンチ１７が備えら
れており、その中に垂直のゲート電極１６が存在する。
ゲート電極１６はベース領域１２及びソース領域１３と
絶縁層１５によって電気的に絶縁されている。ゲート電
極１６はソース領域１３及び内部領域１１とオーバーラ
ップしており、ベース領域１２の深さを越えて延びてい
る。
【００１３】ソース領域１３は電極１８によって接触化
されている。電極１８はまたベース領域１２を接触領域
２２を介して接触化する。この接触領域２２は表面から
半導体基体内に延びているトレンチ２１の壁面２０に配
設されている。この接触領域２２は一方では電極１８と
接続されており、また他方ではベース領域１２と接触し
ている。接触領域２２はベース領域１２よりも高い導電
率を有する。
【００１４】内部領域１１からの少数キャリアは、ソー
ス領域１３とベース領域１２との間に存在するｐｎ接合
に並行して流れる代わりに、接触領域２２を介してソー
ス電極１８に流れ出る。これにより寄生バイポーラトラ
ンジスタの形成が阻止される。
【００１５】接触領域２２はベース領域１２がｐ導電性
である場合例えばホウ素イオンの注入により形成可能で
ある。注入されるイオンの制御によってトレンチ２１の
壁面２０内にもイオンが注入される。更にイオンのドー
ピングが適切である場合例えばベース領域１２を接触領
域２２からのホウ素イオンの拡散により形成することも
可能である。
【００１６】接触領域２２は例えばドープされているポ
リシリコン、金属ケイ化物又は金属から成っていてもよ
い。また接触領域２２はトレンチ２１をドープされたポ
リシリコン又は金属で完全に満たすことにより形成する
こともできる。しかしいずれの場合にも接触領域２２は
ソース領域１３よりも深いが、内部領域１１までは達す
るものではない。
【図面の簡単な説明】
【図１】本発明による水平なゲート領域を有する半導体
デバイスの断面図。
【図２】本発明によるいわゆるトレンチ−ゲートを有す
る半導体デバイスの断面図。
【符号の説明】
１ 内部領域 ２、１２ ベース領域 ３、１３ ソース領域 ４、１４ 陽極領域 ５ 第１の絶縁層 ６、１６ ゲート電極 ７ 第２の絶縁層 ８、９、１８、１９ 電極 １０、２２ 接触領域 １５ 絶縁層 １７、２１ トレンチ ２０ トレンチ２１の壁面

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基体の表面に接するベース領域
    （２）内に埋込まれている少なくとも１つのソース領域
    （３）と、ベース領域（２）の少なくとも表面に寄った
    部分を覆いこの表面に対して並行な少なくとも１つのゲ
    ート電極（６）と、ベース領域（２）と接続されベース
    領域（２）よりも導電率の高い接触領域（１０）と、ソ
    ース領域及び接触領域を接触化する電極（８）とを有す
    る電界効果により制御可能の半導体デバイスにおいて、
    接触領域（１０）がベース領域内に埋込まれている層と
    して形成され、ソース領域（３）よりも横方向に突出し
    ていることを特徴とする電界効果により制御可能の半導
    体デバイス。
  2. 【請求項２】 少なくとも１つのソース領域（１３）
    と、半導体基体の表面に対して垂直なトレンチ（１７）
    内に配設されている少なくとも１つの垂直なゲート電極
    （１６）と、側方でトレンチ（１７）に接している少な
    くとも１つのベース領域（１２）と、ベース領域（１
    ２）よりも導電率が高くベース電極と電気的に接続され
    ている接触領域（２２）と、ソース領域（１３）及び接
    触領域（２２）を接触化する電極（１８）とを有する電
    界効果により制御可能の半導体デバイスにおいて、接触
    領域（２２）の深さがソース領域（１３）よりも深いこ
    とを特徴とする電界効果により制御可能の半導体デバイ
    ス。
  3. 【請求項３】 接触領域（１０、２２）がドープされて
    いる半導体領域であることを特徴とする請求項１又は２
    記載の半導体デバイス。
  4. 【請求項４】 接触領域（１０、２２）がドープされた
    ポリシリコンから成ることを特徴とする請求項１又は２
    記載の半導体デバイス。
  5. 【請求項５】 接触領域（１０、２２）が金属ケイ化物
    から成ることを特徴とする請求項１又は２記載の半導体
    デバイス。
  6. 【請求項６】 接触領域（１０、２２）が金属から成る
    ことを特徴とする請求項１又は２記載の半導体デバイ
    ス。
JP7278403A 1994-10-04 1995-10-02 電界効果により制御可能の半導体デバイス Pending JPH08213598A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4435458.4 1994-10-04
DE4435458A DE4435458C2 (de) 1994-10-04 1994-10-04 Durch Feldeffekt steuerbares Halbleiterbauelement

Publications (1)

Publication Number Publication Date
JPH08213598A true JPH08213598A (ja) 1996-08-20

Family

ID=6529925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7278403A Pending JPH08213598A (ja) 1994-10-04 1995-10-02 電界効果により制御可能の半導体デバイス

Country Status (3)

Country Link
EP (1) EP0706223A1 (ja)
JP (1) JPH08213598A (ja)
DE (1) DE4435458C2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158356A (ja) * 2000-11-21 2002-05-31 Fuji Electric Co Ltd Ｍｉｓ半導体装置およびその製造方法
JP2016058660A (ja) * 2014-09-11 2016-04-21 富士電機株式会社 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842488A1 (de) * 1998-09-16 2000-03-30 Siemens Ag Halbleitervorrichtung und Halbleiterstruktur mit Kontaktierung
US6077744A (en) * 1999-02-22 2000-06-20 Intersil Corporation Semiconductor trench MOS devices
US6188105B1 (en) 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
US6365942B1 (en) 2000-12-06 2002-04-02 Fairchild Semiconductor Corporation MOS-gated power device with doped polysilicon body and process for forming same
DE10101677B4 (de) * 2001-01-16 2005-02-03 Tihanyi, Jenö, Dr. Niederohmiger, rückwärts sperrender Trench-Gate HV MOSFET
JP4188637B2 (ja) * 2002-08-05 2008-11-26 独立行政法人産業技術総合研究所 半導体装置
DE10319515B4 (de) * 2003-04-30 2005-06-23 Infineon Technologies Ag Trench-IGBT
DE102004057791B4 (de) * 2004-11-30 2018-12-13 Infineon Technologies Ag Trenchtransistor sowie Verfahren zu dessen Herstellung
US7285822B2 (en) * 2005-02-11 2007-10-23 Alpha & Omega Semiconductor, Inc. Power MOS device
US8362547B2 (en) 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer
DE102006006700B9 (de) * 2006-02-13 2008-07-10 Infineon Technologies Austria Ag Halbleiterbauelement insbesondere Leistungshalbleiterbauelement mit Ladungsträgerrekombinationszonen und Verfahren zur Herstellung desselben
DE102006049354B3 (de) * 2006-10-19 2008-06-05 Infineon Technologies Ag Verfahren zur Herstellung eines Anschlusskontakts auf einem Halbleiterkörper
US9070765B2 (en) 2013-02-06 2015-06-30 Infineon Technologies Ag Semiconductor device with low on resistance and high breakdown voltage
CN105762077B (zh) * 2016-05-12 2018-09-07 中山汉臣电子科技有限公司 绝缘栅双极晶体管的制造方法
CN105789294B (zh) * 2016-05-12 2019-01-01 中山汉臣电子科技有限公司 绝缘栅双极晶体管结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60202967A (ja) * 1984-02-22 1985-10-14 ゼネラル・エレクトリック・カンパニイ 縦型ｍｏｓｆｅｔ装置の製造方法
JPS63177473A (ja) * 1987-01-16 1988-07-21 Nissan Motor Co Ltd 縦型ｍｏｓｆｅｔ
JPS63224260A (ja) * 1987-03-12 1988-09-19 Nippon Denso Co Ltd 導電変調型ｍｏｓｆｅｔ
JPH02181471A (ja) * 1989-01-06 1990-07-16 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
JPH05121747A (ja) * 1991-10-29 1993-05-18 Sanyo Electric Co Ltd 絶縁ゲート形電界効果トランジスタ
JPH05283704A (ja) * 1992-04-04 1993-10-29 Rohm Co Ltd 半導体装置およびその製法
JPH05304297A (ja) * 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
JPH05315620A (ja) * 1992-05-08 1993-11-26 Rohm Co Ltd 半導体装置およびその製造法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2930780C2 (de) * 1979-07-28 1982-05-27 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zur Herstellung eines VMOS-Transistors
CA1216968A (en) * 1983-09-06 1987-01-20 Victor A.K. Temple Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short
DE3634982C2 (de) * 1986-10-14 1996-07-18 Siemens Ag Herstellverfahren für einen Leistungs-MOSFET
JPH01300569A (ja) * 1988-05-27 1989-12-05 Mitsubishi Electric Corp 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60202967A (ja) * 1984-02-22 1985-10-14 ゼネラル・エレクトリック・カンパニイ 縦型ｍｏｓｆｅｔ装置の製造方法
JPS63177473A (ja) * 1987-01-16 1988-07-21 Nissan Motor Co Ltd 縦型ｍｏｓｆｅｔ
JPS63224260A (ja) * 1987-03-12 1988-09-19 Nippon Denso Co Ltd 導電変調型ｍｏｓｆｅｔ
JPH02181471A (ja) * 1989-01-06 1990-07-16 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
JPH05121747A (ja) * 1991-10-29 1993-05-18 Sanyo Electric Co Ltd 絶縁ゲート形電界効果トランジスタ
JPH05304297A (ja) * 1992-01-29 1993-11-16 Nec Corp 電力用半導体装置およびその製造方法
JPH05283704A (ja) * 1992-04-04 1993-10-29 Rohm Co Ltd 半導体装置およびその製法
JPH05315620A (ja) * 1992-05-08 1993-11-26 Rohm Co Ltd 半導体装置およびその製造法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158356A (ja) * 2000-11-21 2002-05-31 Fuji Electric Co Ltd Ｍｉｓ半導体装置およびその製造方法
JP2016058660A (ja) * 2014-09-11 2016-04-21 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
DE4435458A1 (de) 1996-04-11
DE4435458C2 (de) 1998-07-02
EP0706223A1 (de) 1996-04-10

Similar Documents

Publication Publication Date Title
JP4225711B2 (ja) 半導体素子及びその製造方法
US6373097B1 (en) Field-effect-controllable, vertical semiconductor component, and monolithically integrated half bridge
US6284604B1 (en) Method for producing a field-effect-controllable, vertical semiconductor component
US6303410B1 (en) Methods of forming power semiconductor devices having T-shaped gate electrodes
US7781842B2 (en) Semiconductor device and method for producing it
US20200127128A1 (en) A semiconductor device
US7339237B2 (en) Connection, configuration, and production of a buried semiconductor layer
KR20080103539A (ko) 자기-바이어스 전극을 포함하는 수평형 전력 디바이스
JP2000299464A (ja) パワートレンチｍｏｓゲート装置およびその製造方法
JP3704007B2 (ja) 半導体装置及びその製造方法
US6534830B2 (en) Low impedance VDMOS semiconductor component
WO2008069145A1 (ja) 絶縁ゲート型電界効果トランジスタ及びその製造方法
US7074681B2 (en) Semiconductor component and method of manufacturing
US11522075B2 (en) Semiconductor device and method of manufacturing same
US5918114A (en) Method of forming vertical trench-gate semiconductor devices having self-aligned source and body regions
JP2020004876A (ja) 炭化珪素半導体装置
JPH09503626A (ja) 高いラッチアップ耐性を備えた炭化ケイ素ベースのｍｉｓ構造
JP4840551B2 (ja) Ｍｏｓトランジスタ
JP2000509916A (ja) 電界効果により制御可能の半導体デバイス
US7446376B2 (en) IGBT cathode design with improved safe operating area capability
JP2020191327A (ja) 半導体装置とその製造方法
JP2019134149A (ja) 半導体装置
US20240213357A1 (en) Semiconductor device and method of manufacturing the same
US11482615B2 (en) Super-junction power MOSFET device with improved ruggedness, and method of manufacturing
JP2009038214A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060302