JPH08213670A - Hall element - Google Patents
Hall elementInfo
- Publication number
- JPH08213670A JPH08213670A JP7034418A JP3441895A JPH08213670A JP H08213670 A JPH08213670 A JP H08213670A JP 7034418 A JP7034418 A JP 7034418A JP 3441895 A JP3441895 A JP 3441895A JP H08213670 A JPH08213670 A JP H08213670A
- Authority
- JP
- Japan
- Prior art keywords
- type
- epitaxial layer
- layer
- type epitaxial
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】本発明は、駆動端子が位置ずれしていても、高
感度の磁界検出が行なわれ得るようにした、ホール素子
を提供することを目的とする。
【構成】p+型層13から成るアイソレーションに包囲
されたn型エピタキシャル層12aと、該n型エピタキ
シャル層内に第一の方向に所定間隔で並んで形成された
二つのn+型拡散層14a,14bと、該n型エピタキ
シャル層の上記第一の方向とは垂直な第二の方向にて外
側に形成された出力端子としてのn+型層15,16
と、から構成されている、ホール素子10において、上
記n+型拡散層14a,14bが、第二の方向に関し
て、n型エピタキシャル層12aの側縁を越えて延びる
ように、形成されることにより、ホール素子10を構成
する。
(57) [Summary] [Object] An object of the present invention is to provide a Hall element capable of performing highly sensitive magnetic field detection even if a drive terminal is displaced. An n-type epitaxial layer 12a surrounded by an isolation made of a p + -type layer 13 and two n + -type diffusion layers formed in the n-type epitaxial layer side by side at predetermined intervals in a first direction. 14a and 14b, and n + type layers 15 and 16 as output terminals formed outside in a second direction perpendicular to the first direction of the n type epitaxial layer.
In the Hall element 10 composed of and, the n + type diffusion layers 14a and 14b are formed so as to extend beyond the side edge of the n type epitaxial layer 12a in the second direction. , Hall element 10 is configured.
Description
【0001】[0001]
【産業上の利用分野】本発明は、p+型層から成るアイ
ソレーションに包囲されたn型エピタキシャル層と、該
n型エピタキシャル層内に第一の方向に所定間隔で並ん
で形成された二つのn+型拡散層と、該n型エピタキシ
ャル層の上記第一の方向とは垂直な第二の方向にて外側
に形成された出力端子としてのn+型層と、から構成さ
れている、ホール素子に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an n-type epitaxial layer surrounded by isolation consisting of ap + -type layer and two n-type epitaxial layers formed in the n-type epitaxial layer side by side at a predetermined interval in the first direction. Two n + -type diffusion layers, and an n + -type layer as an output terminal formed outside in a second direction perpendicular to the first direction of the n-type epitaxial layer, It relates to a Hall element.
【0002】[0002]
【従来の技術】従来、このようなホール素子は、例え
ば、図4及び図5に示すように構成されている。即ち、
図4及び図5において、ホール素子1は、p型シリコン
基板2の表面に対して、該基板2の表面全体に亘って低
濃度のn型エピタキシャル層3a,3b,3cを形成し
た後に、該n型エピタキシャル層3a,3b,3cの周
囲にp+型層(アイソレーション)4を形成することに
より、上記n型エピタキシャル層3a,3b,3cを分
離し、続いて、該n型エピタキシャル層3aの表面に、
n+型拡散層5a,5bを形成すると共に、該n型エピ
タキシャル層3b,3cの表面に、それぞれn+型層
6,7を形成する。2. Description of the Related Art Conventionally, such a Hall element is constructed as shown in FIGS. 4 and 5, for example. That is,
4 and 5, in the Hall element 1, after the low-concentration n-type epitaxial layers 3a, 3b, 3c are formed on the surface of the p-type silicon substrate 2 over the entire surface of the substrate 2, By forming ap + -type layer (isolation) 4 around the n-type epitaxial layers 3a, 3b and 3c, the n-type epitaxial layers 3a, 3b and 3c are separated, and then the n-type epitaxial layers 3a are separated. On the surface of
The n + type diffusion layers 5a and 5b are formed, and the n + type layers 6 and 7 are formed on the surfaces of the n type epitaxial layers 3b and 3c, respectively.
【0003】さらに、表面全体に亘って絶縁層としての
酸化層8を形成した後、該酸化層8に、上記n+型拡散
層5a,5b及びn+型層6,7に開口する窓を設け、
その上から各窓に対応する領域に、それぞれアルミニウ
ム配線層から成る電極9a,9b,9c,9dを形成す
ることにより、構成されている。Further, after forming an oxide layer 8 as an insulating layer over the entire surface, windows are opened in the oxide layer 8 to the n + type diffusion layers 5a and 5b and the n + type layers 6 and 7. Provided,
It is configured by forming electrodes 9a, 9b, 9c and 9d each made of an aluminum wiring layer from above on the regions corresponding to the windows.
【0004】このように構成されたホール素子1は、n
*型拡散層5a,5bが駆動端子として、またn+型層
6,7が、それぞれ出力端子として、作用することにな
る。そして、上記n+型拡散層5a,5bに対して、所
定の入力電圧が印加されることにより、出力端子として
のn+型層6,7の間には、n型エピタキシャル層3a
のn+型拡散層5a,5bの間の領域にて、上下方向に
作用する磁界に応じた電圧が発生することになる。即
ち、上記領域に磁界が作用しない場合には、駆動端子で
あるn+型拡散層5aから駆動端子であるn+型拡散層5
bへの駆動電流は、矢印Aで示すように、n型エピタキ
シャル層3a内にて真っ直に流れる。The Hall element 1 constructed in this way is
The * type diffusion layers 5a and 5b act as drive terminals, and the n + type layers 6 and 7 act as output terminals, respectively. Then, by applying a predetermined input voltage to the n + type diffusion layers 5a and 5b, the n type epitaxial layer 3a is provided between the n + type layers 6 and 7 as output terminals.
In the region between the n + type diffusion layers 5a and 5b, a voltage corresponding to the vertical magnetic field is generated. That is, when the magnetic field in the region does not act, n + -type diffusion layer of n + -type diffusion layer 5a is a driving terminal is driven pin 5
The drive current to b flows straight in the n-type epitaxial layer 3a as shown by the arrow A.
【0005】これに対して、上記領域に磁界が作用した
場合には、その磁界の大きさに応じて、駆動端子である
n+型拡散層5aから駆動端子であるn+型拡散層5bへ
の駆動電流は、矢印Bで示すように、n型エピタキシャ
ル層3a内にて湾曲して流れることになる。これによ
り、上記領域における電流密度が変化するので、出力端
子であるn+型層6,7の間の電位勾配が変化すること
になる。従って、n+型層6,7間即ち電極9c,9d
間には、上記磁界の大きさに応じた電圧が発生すること
になる。かくして、この電圧を測定することにより、上
記磁界の大きさが検出され得ることになる。On the other hand, when a magnetic field acts on the above-mentioned region, the n + -type diffusion layer 5a which is the drive terminal changes from the n + -type diffusion layer 5b which is the drive terminal depending on the magnitude of the magnetic field. As shown by the arrow B, the driving current of (1) is curved and flows in the n-type epitaxial layer 3a. As a result, the current density in the above region changes, so that the potential gradient between the n + type layers 6 and 7 which are output terminals changes. Therefore, between the n + type layers 6 and 7, that is, the electrodes 9c and 9d
In the meantime, a voltage corresponding to the magnitude of the magnetic field is generated. Thus, by measuring this voltage, the magnitude of the magnetic field can be detected.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、このよ
うな構成のホール素子1においては、その製造工程にお
いて、n型エピタキシャル層3aに対するn+型拡散層
5a,5bの位置精度は、n型エピタキシャル層3a上
にマスクを載置して、その上から拡散により該n+型拡
散層5a,5bを形成するので、該n+型拡散層5a,
5bのn型エピタキシャル層3aに対する位置精度は、
上記マスクのアライメントの許容誤差に基づいて、決ま
ることになる。However, in the Hall element 1 having such a structure, the positional accuracy of the n + -type diffusion layers 5a and 5b with respect to the n-type epitaxial layer 3a in the manufacturing process is determined by the n-type epitaxial layer. by placing a mask on the 3a, the n + -type diffusion layer 5a by diffusion from above, because it forms a 5b, the n + -type diffusion layer 5a,
The positional accuracy of 5b with respect to the n-type epitaxial layer 3a is
It will be determined based on the tolerance of the mask alignment.
【0007】ところで、上記マスクアライメント許容誤
差の範囲内であっても、n+型拡散層5a,5bが、n
型エピタキシャル層3aに対して位置ずれを生ずると、
図6に示すように、n型エピタキシャル層3a内を流れ
る駆動電流は、微妙な偏りを生ずることになる。従っ
て、n型エピタキシャル層3aのn+型拡散層5a,5
bの間の領域に磁界が作用しない場合であっても、出力
端子であるn+型層6,7の間には、不平衡電圧が存在
することになるので、高感度の磁界検出が行なわれ得な
くなってしまうという問題があった。By the way, even within the range of the mask alignment tolerance, the n + -type diffusion layers 5a and 5b are n
When a displacement occurs with respect to the epitaxial layer 3a,
As shown in FIG. 6, the drive current flowing in the n-type epitaxial layer 3a has a slight deviation. Therefore, the n + type diffusion layers 5a, 5 of the n type epitaxial layer 3a
Even if the magnetic field does not act on the region between b, an unbalanced voltage exists between the n + type layers 6 and 7 which are output terminals, so that highly sensitive magnetic field detection is performed. There was a problem that I could not get it.
【0008】本発明は、以上の点に鑑み、駆動端子が位
置ずれしていても、高感度の磁界検出が行なわれ得るよ
うにした、ホール素子を提供することを目的としてい
る。In view of the above points, the present invention has an object to provide a Hall element capable of performing highly sensitive magnetic field detection even if the drive terminals are displaced.
【0009】[0009]
【課題を解決するための手段】上記目的は、本発明によ
れば、p+型層から成るアイソレーションに包囲された
n型エピタキシャル層と、該n型エピタキシャル層内に
第一の方向に所定間隔で並んで形成された二つのn+型
拡散層と、該n型エピタキシャル層の上記第一の方向と
は垂直な第二の方向にて外側に形成された出力端子とし
てのn+型層と、から構成されている、ホール素子にお
いて、上記第一の方向に形成されたn+型拡散層が、第
二の方向に関して、n型エピタキシャル層の側縁を越え
て延びるように、形成されていることを特徴とする、ホ
ール素子により、達成される。According to the present invention, the above object is to provide an n-type epitaxial layer surrounded by an isolation of ap + -type layer and a predetermined direction in the n-type epitaxial layer in the first direction. Two n + type diffusion layers formed side by side with an interval, and an n + type layer as an output terminal formed outside in a second direction perpendicular to the first direction of the n type epitaxial layer. And an n + -type diffusion layer formed in the first direction is formed so as to extend beyond the side edge of the n-type epitaxial layer in the second direction. This is achieved by the Hall element.
【0010】本発明によるホール素子は、好ましくは、
上記第一の方向に形成されたn+型拡散層が、第二の方
向に関して、製造工程におけるマスクアライメントの許
容誤差より大きく、n型エピタキシャル層の側縁を越え
て延びるように、形成されている。The Hall element according to the invention is preferably
The n + -type diffusion layer formed in the first direction is formed so as to extend beyond the side edge of the n-type epitaxial layer in the second direction, larger than the tolerance of mask alignment in the manufacturing process. There is.
【0011】[0011]
【作用】上記構成によれば、駆動端子であるn+型拡散
層が、n型エピタキシャル層の第二の方向の側縁を越え
て延びているので、n+型拡散層の製造の際におけるマ
スクアライメントの許容誤差の範囲内で、この第二の方
向に関して位置ずれが生じたとしても、上記n型エピタ
キシャル層の一方の駆動端子から他方の駆動端子への駆
動電流の流れる領域の幅に関して、この位置ずれによる
ケラレが低減され得ることになる。According to the above structure, since the n + type diffusion layer as the drive terminal extends beyond the side edge of the n type epitaxial layer in the second direction, it is possible to manufacture the n + type diffusion layer. Even if displacement occurs in the second direction within the mask alignment tolerance, with respect to the width of the region in which the drive current flows from one drive terminal to the other drive terminal of the n-type epitaxial layer, Vignetting due to this displacement can be reduced.
【0012】従って、n型エピタキシャル層内を流れる
駆動電流は、殆ど偏りを生じないので、n+型拡散層の
間の領域にて、n型エピタキシャル層に磁界が作用しな
い場合には、出力端子であるn+型層の間には、不平衡
電圧が生じない。かくして、上記領域に磁界が作用した
場合には、この磁界が高感度で検出され得ることにな
る。Therefore, the driving current flowing in the n-type epitaxial layer is hardly biased. Therefore, when no magnetic field acts on the n-type epitaxial layer in the region between the n + -type diffusion layers, the output terminal No unbalanced voltage is generated between the n + -type layers. Thus, when a magnetic field acts on the area, the magnetic field can be detected with high sensitivity.
【0013】上記駆動端子であるn+型拡散層が、第二
の方向に関して、製造工程におけるマスクアライメント
の許容誤差より大きく、n型エピタキシャル層の側縁を
越えて延びるように、形成されている場合には、マスク
アライメントの許容誤差によって、n+型拡散層がn型
エピタキシャル層に対して第二の方向に関して位置ずれ
を生じたとしても、上記n型エピタキシャル層の一方の
駆動端子から他方の駆動端子への駆動電流の流れる領域
の幅に関して、この位置ずれによるケラレが完全に排除
され得ることになる。The n + -type diffusion layer, which is the drive terminal, is formed so as to extend beyond the side edge of the n-type epitaxial layer in the second direction, larger than the tolerance of mask alignment in the manufacturing process. In this case, even if the n + -type diffusion layer is misaligned with respect to the n-type epitaxial layer in the second direction due to the mask alignment tolerance, one of the driving terminals of the n-type epitaxial layer is moved to the other. Vignetting due to this positional shift can be completely eliminated with respect to the width of the region where the drive current flows to the drive terminal.
【0014】従って、上述した駆動電流は、まったく偏
りを生ずることがなく、より一層高感度の磁界検出が行
なわれ得ることになる。Therefore, the above-mentioned drive current is not biased at all, and the magnetic field can be detected with higher sensitivity.
【0015】[0015]
【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図1は、本発明によるホール素子
の一実施例を示している。図1において、ホール素子1
0は、p型シリコン基板11の表面に対して、該基板1
1の表面全体に亘って低濃度のn型エピタキシャル層1
2a,12b,12cを形成した後に、該n型エピタキ
シャル層12a,12b,12cの周囲にp+型層(ア
イソレーション)13を形成することにより、上記n型
エピタキシャル層12a,12b,12cを分離する。
ここで、該n型エピタキシャル層12a,12b,12
cは、n型エピタキシャル層12aに対して、図1にて
上下方向の外側に、n型エピタキシャル層12b,12
cが配設されるようになっている。そして、該n型エピ
タキシャル層12aの表面に、図1及び図2にて左右方
向に所定間隔で並んだn+型拡散層14a,14bを形
成すると共に、該n型エピタキシャル層12b,12c
の表面に、それぞれn+型層15,16を形成する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below based on the embodiments shown in the drawings. FIG. 1 shows an embodiment of the Hall element according to the present invention. In FIG. 1, the Hall element 1
0 indicates the surface of the p-type silicon substrate 11 with respect to the substrate 1.
Low concentration n-type epitaxial layer 1 over the entire surface of 1
After forming 2a, 12b and 12c, ap + type layer (isolation) 13 is formed around the n type epitaxial layers 12a, 12b and 12c to separate the n type epitaxial layers 12a, 12b and 12c. To do.
Here, the n-type epitaxial layers 12a, 12b, 12
c is the n-type epitaxial layers 12b, 12 on the outer side in the vertical direction in FIG.
c is arranged. Then, on the surface of the n-type epitaxial layer 12a, n + -type diffusion layers 14a and 14b arranged in the left-right direction at predetermined intervals in FIGS. 1 and 2 are formed, and the n-type epitaxial layers 12b and 12c are formed.
The n + type layers 15 and 16 are formed on the surfaces of the respective layers.
【0016】さらに、表面全体に亘って絶縁層としての
酸化層17を形成した後、該酸化層17に、上記n+型
拡散層14a,14b及びn+型層15,16に開口す
る窓を設け、その上から各窓に対応する領域に、それぞ
れアルミニウム配線層から成る電極18a,18b,1
8c,18dを形成することにより、構成されている。Further, after forming an oxide layer 17 as an insulating layer over the entire surface, windows are opened in the oxide layer 17 to the n + type diffusion layers 14a and 14b and the n + type layers 15 and 16. Electrodes 18a, 18b, 1 made of aluminum wiring layers are provided on the regions corresponding to the windows.
It is configured by forming 8c and 18d.
【0017】以上の構成は、図4及び図5に示した従来
のホール素子1と同様の構成であるが、本発明実施例に
よるホール素子10においては、上記n+型拡散層14
a,14bは、側方に関して、即ちn+型層15,16
が並ぶ方向に関して、該n型エピタキシャル層12aの
幅を越えて延びている。この場合、該n+型拡散層14
a,14bの側縁は、好ましくは、製造工程におけるマ
スクアライメントの許容誤差以上の寸法だけ、該n型エ
ピタキシャル層12aの側縁を越えて延びるように、形
成されている。The above structure is similar to that of the conventional Hall element 1 shown in FIGS. 4 and 5, but in the Hall element 10 according to the embodiment of the present invention, the n + type diffusion layer 14 is used.
a, 14b are laterally, that is, n + type layers 15, 16
In the direction in which are aligned, the width of the n-type epitaxial layer 12a extends beyond the width thereof. In this case, the n + type diffusion layer 14
The side edges of a and 14b are preferably formed so as to extend beyond the side edges of the n-type epitaxial layer 12a by a dimension equal to or larger than a mask alignment tolerance in the manufacturing process.
【0018】本発明によるホール素子10は、以上のよ
うに構成されており、n+型拡散層14a,14bが駆
動端子として、またn+型層15,16が、それぞれ出
力端子として、作用することになる。そして、上記n+
型拡散層14a,14bに対して、所定の入力電圧が印
加されることにより、出力端子としてのn+型層15,
16の間には、n型エピタキシャル層12aのn+型拡
散層14a,14bの間の領域にて、上下方向に作用す
る磁界に応じた電圧が発生することになる。かくして、
電極18c,18d間の電圧を測定することにより、上
記磁界の大きさが検出され得ることになる。The Hall element 10 according to the present invention is configured as described above, and the n + type diffusion layers 14a and 14b serve as drive terminals, and the n + type layers 15 and 16 serve as output terminals, respectively. It will be. Then, the above n +
By applying a predetermined input voltage to the type diffusion layers 14a and 14b, the n + type layer 15 serving as an output terminal,
A voltage corresponding to the magnetic field acting in the vertical direction is generated between 16 in the region between the n + type diffusion layers 14a and 14b of the n type epitaxial layer 12a. Thus,
By measuring the voltage between the electrodes 18c and 18d, the magnitude of the magnetic field can be detected.
【0019】この場合、n+型拡散層14a,14bを
形成する際のマスクアライメント許容誤差の範囲内で、
該n+型拡散層14a,14bが、n型エピタキシャル
層12aに対して側方に位置ずれを生じた場合、図3に
示すように、n+型拡散層14a,14bは、n型エピ
タキシャル層12aと重なった有効部分が、駆動端子と
して作用することになる。従って、有効な駆動端子は、
n+型拡散層14a,14bの側縁ではなく、n型エピ
タキシャル層12aの側縁によって画成されることにな
るため、上記n+型拡散層14a,14bが側方にずれ
たとしても、有効な駆動端子は、上記側方にずれること
がない。従って、一方のn+型拡散層14aからn型エ
ピタキシャル層12aを通って他方のn+型拡散層14
bに流れる駆動電流は、殆ど偏りを生ずることがない。In this case, within the mask alignment tolerance when forming the n + type diffusion layers 14a and 14b,
When the n + type diffusion layers 14a and 14b are laterally displaced with respect to the n type epitaxial layer 12a, as shown in FIG. 3, the n + type diffusion layers 14a and 14b are the n type epitaxial layers. The effective portion overlapping with 12a acts as a drive terminal. Therefore, the effective drive terminal is
Since the n + type diffusion layers 14a and 14b are defined by the side edges of the n type epitaxial layer 12a instead of the side edges of the n + type diffusion layers 14a and 14b, even if the n + type diffusion layers 14a and 14b are laterally displaced, The effective drive terminal does not shift to the side. Therefore, from the n + type diffusion layer 14a on one side to the n + type diffusion layer 14 on the other side through the n type epitaxial layer 12a.
The drive current flowing in b hardly causes deviation.
【0020】この際、該n+型拡散層14a,14bの
側縁は、好ましくは、製造工程におけるマスクアライメ
ントの許容誤差以上の寸法だけ、該n型エピタキシャル
層12aの側縁を越えて延びるように、形成されている
と、上記n+型拡散層14a,14bの側方への位置ず
れによる有効な駆動端子のずれは、完全に排除されるこ
とになる。At this time, the side edges of the n + -type diffusion layers 14a and 14b preferably extend beyond the side edges of the n-type epitaxial layer 12a by a dimension larger than the tolerance of mask alignment in the manufacturing process. When formed, the effective displacement of the drive terminal due to the lateral displacement of the n + type diffusion layers 14a and 14b is completely eliminated.
【0021】また、出力端子としてのn+型層15,1
6は、n+型層14a,14bと同時に形成されること
から、n+型層14a,14b即ち有効な駆動端子と、
出力端子であるn+型層15,16との間の位置ずれが
排除され得る。In addition, n + type layers 15 and 1 as output terminals
6, n + -type layer 14a, since it is 14b formed simultaneously, n + -type layer 14a, and 14b i.e. valid drive pin,
The positional deviation between the n + type layers 15 and 16 which are the output terminals can be eliminated.
【0022】かくして、n型エピタキシャル層12aの
n+型拡散層14a,14bの間の領域に磁界が作用し
ない場合に、出力端子であるn+型層15,16間、即
ち電極18c,18d間には、不平衡電圧は発生しない
ので、電極18c,18d間の出力電圧に基づいて、高
感度の磁界検出が行なわれ得ることになる。Thus, when the magnetic field does not act on the region between the n + type diffusion layers 14a and 14b of the n type epitaxial layer 12a, between the n + type layers 15 and 16 which are output terminals, that is, between the electrodes 18c and 18d. Since an unbalanced voltage is not generated, a highly sensitive magnetic field can be detected based on the output voltage between the electrodes 18c and 18d.
【0023】[0023]
【発明の効果】以上述べたように、本発明によれば、駆
動端子であるn+型拡散層が、n型エピタキシャル層の
第二の方向の側縁を越えて延びているので、n+型拡散
層の製造の際におけるマスクアライメントの許容誤差の
範囲内で、この第二の方向に関して位置ずれが生じたと
しても、上記n型エピタキシャル層の一方の駆動端子か
ら他方の駆動端子への駆動電流の流れる領域の幅に関し
て、この位置ずれによるケラレが低減され得ることにな
る。As described above, according to the present invention, since the n + type diffusion layer which is the drive terminal extends beyond the side edge of the n type epitaxial layer in the second direction, n + Even if the positional deviation occurs in the second direction within the tolerance of mask alignment in manufacturing the type diffusion layer, driving from one drive terminal of the n-type epitaxial layer to the other drive terminal is performed. Vignetting due to this positional shift can be reduced with respect to the width of the region where the current flows.
【0024】従って、n型エピタキシャル層内を流れる
駆動電流は、殆ど偏りを生じないので、n+型拡散層の
間の領域にて、n型エピタキシャル層に磁界が作用しな
い場合には、出力端子であるn+型層の間には、不平衡
電圧が生じない。かくして、上記領域に磁界が作用した
場合には、この磁界が高感度で検出され得ることにな
る。Therefore, since the driving current flowing in the n-type epitaxial layer is hardly biased, when the magnetic field does not act on the n-type epitaxial layer in the region between the n + type diffusion layers, the output terminal No unbalanced voltage is generated between the n + -type layers. Thus, when a magnetic field acts on the area, the magnetic field can be detected with high sensitivity.
【0025】かくして、本発明によれば、駆動端子が位
置ずれしていても、高感度の磁界検出が行なわれ得るよ
うにした、極めて優れたホール素子が提供され得ること
になる。Thus, according to the present invention, it is possible to provide an extremely excellent Hall element in which highly sensitive magnetic field detection can be performed even if the drive terminals are displaced.
【図1】本発明によるホール素子の一実施例を示す概略
平面図である。FIG. 1 is a schematic plan view showing an embodiment of a Hall element according to the present invention.
【図2】図1のホール素子の概略断面図である。FIG. 2 is a schematic sectional view of the Hall element of FIG.
【図3】図1のホール素子における駆動端子が位置ずれ
した場合の概略平面図である。FIG. 3 is a schematic plan view in the case where the drive terminals of the Hall element of FIG. 1 are displaced.
【図4】従来のホール素子の一例を示す概略平面図であ
る。FIG. 4 is a schematic plan view showing an example of a conventional Hall element.
【図5】図4のホール素子の概略断面図である。5 is a schematic sectional view of the Hall element of FIG.
【図6】図4のホール素子における駆動端子が位置ずれ
した場合の概略平面図である。FIG. 6 is a schematic plan view showing a case where the drive terminals of the Hall element of FIG. 4 are displaced.
10 半導体装置 11 p型シリコン基板 12a n型エピタキシャル層 12b,12c n型エピタキシャル層 13 p+型層 14a,14b n+型拡散層(駆動端子) 15,16 n+型層(出力端子) 17 酸化層 18a,18b,18c,18d 電極10 semiconductor device 11 p-type silicon substrate 12a n-type epitaxial layer 12b, 12c n-type epitaxial layer 13 p + type layer 14a, 14b n + type diffusion layer (driving terminal) 15, 16 n + type layer (output terminal) 17 oxidation Layers 18a, 18b, 18c, 18d Electrodes
Claims (2)
囲されたn型エピタキシャル層と、該n型エピタキシャ
ル層内に第一の方向に所定間隔で並んで形成された二つ
のn+型拡散層と、該n型エピタキシャル層の上記第一
の方向とは垂直な第二の方向にて外側に形成された出力
端子としてのn+型層と、から構成されている、ホール
素子において、 上記第一の方向に形成されたn+型拡散層が、第二の方
向に関して、n型エピタキシャル層の側縁を越えて延び
るように、形成されていることを特徴とする、ホール素
子。1. An n-type epitaxial layer surrounded by an isolation formed of a p + -type layer, and two n + -type diffusion layers formed in the n-type epitaxial layer side by side at a predetermined interval in a first direction. And an n + -type layer as an output terminal formed outside in a second direction perpendicular to the first direction of the n-type epitaxial layer. A hall element, wherein the n + type diffusion layer formed in one direction is formed so as to extend beyond the side edge of the n type epitaxial layer in the second direction.
層が、第二の方向に関して、製造工程におけるマスクア
ライメントの許容誤差より大きく、n型エピタキシャル
層の側縁を越えて延びるように、形成されていることを
特徴とする、請求項1に記載のホール素子。2. The n + type diffusion layer formed in the first direction is larger than the tolerance of mask alignment in the manufacturing process in the second direction and extends beyond the side edge of the n type epitaxial layer. 2. The hall element according to claim 1, wherein the hall element is formed on the surface of the hall element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034418A JPH08213670A (en) | 1995-01-31 | 1995-01-31 | Hall element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7034418A JPH08213670A (en) | 1995-01-31 | 1995-01-31 | Hall element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213670A true JPH08213670A (en) | 1996-08-20 |
Family
ID=12413663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7034418A Pending JPH08213670A (en) | 1995-01-31 | 1995-01-31 | Hall element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213670A (en) |
-
1995
- 1995-01-31 JP JP7034418A patent/JPH08213670A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4417107B2 (en) | Magnetic sensor | |
| TW201216538A (en) | Hall sensor | |
| US10062836B2 (en) | Magnetic sensor and method of manufacturing the same | |
| JP2822951B2 (en) | Evaluation element of insulated gate field effect transistor, evaluation circuit and evaluation method using the same | |
| JPH05206470A (en) | Insulated gate field effect transistor | |
| CN113394339B (en) | Hall effect sensor device and method of forming a Hall effect sensor device | |
| JPH08213670A (en) | Hall element | |
| JPH06164015A (en) | Magnetic sensor | |
| JP2903910B2 (en) | Adjusting method of resistance of resistance element | |
| JPH08172135A (en) | Method for manufacturing semiconductor device and semiconductor integrated circuit device | |
| JPH0945974A (en) | Hall IC | |
| JP2004296469A (en) | Hall element | |
| JPH02268462A (en) | Semiconductor device | |
| JP3588926B2 (en) | Semiconductor magnetic sensor | |
| JPS63168051A (en) | Complementary SOI Lateral Insulated Gate Rectifier | |
| JPS5933985B2 (en) | semiconductor equipment | |
| JPH0370188A (en) | Insulated-gate type hall element | |
| JP2025155676A (en) | Vertical Hall element | |
| JP2001111135A (en) | Semiconductor Hall element | |
| RU2097873C1 (en) | Double-drain mos magnetotransistor | |
| JP3592499B2 (en) | Hall element | |
| JPS62265763A (en) | Semiconductor integrated circuit device | |
| JPH04343275A (en) | Pressure sensor | |
| JPH0510920A (en) | Semiconductor ion sensor | |
| EP3570338A1 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041207 |