JPH08213755A

JPH08213755A - コンデンサ内蔵型積層セラミック回路基板及びその製造方法

Info

Publication number: JPH08213755A
Application number: JP7014808A
Authority: JP
Inventors: Yuzuru Matsumoto; 譲松本; Tsutomu Oda; 勉小田
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 1995-01-31
Filing date: 1995-01-31
Publication date: 1996-08-20

Abstract

(57)【要約】【目的】本発明は積層セラミック回路基板の内部に安
定的にコンデンサ領域を形成することができ、しかも内
部配線パターンの制約を与えることなく高密度配線化が
可能なコンデンサ内蔵型積層セラミック回路基板及びそ
の製造方法を提供するものである。【構成】複数のセラミック層１ａ〜１ｅを積層して成
る積層体基板１内に、内部配線パターン２、ビアホール
導体３から成る所定回路を配置させるとともに、該回路
に接続され且つ誘電体セラミック層６２を１対の容量電
極パターン６１、６３で挟持したコンデンサ６ｂ、６ｄ
を点在させて成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は一対の容量電極パターン
及びそれに挟持された誘電体セラミック部材からなるコ
ンデンサ領域を積層体基板の一部に配置して成るコンデ
ンサ内蔵型積層セラミック回路基板に関するものであ
る。

【０００２】

【従来の技術】従来、積層セラミック回路基板は、ビア
ホール導体となる導体が充填され、且つ表面に内部配線
パターンとなる導体膜が形成されたグリーンシートを、
積層構造に応じて積層し、焼成処理して積層体基板を形
成し、必要に応じてこの積層基板の表面に表面配線パタ
ーン等を形成していた。

【０００３】このような積層セラミック回路基板に、所
定回路を形成する配線以外に他の機能を持たせる構造と
して、従来は、主に積層体基板の表面に、厚膜抵抗体膜
を形成したり、厚膜コンデンサなどを形成していた。例
えば、厚膜抵抗体膜は、２つの表面配線パターン間に抵
抗体膜を配置する構造が一般的であるため、積層体基板
の表面に比較的簡単に形成することができる。これに対
して厚膜コンデンサは一対の容量電極パターン間に誘電
体層を介在させた構造であるため、所定容量特性を得る
ためには、一対の容量電極パターンの対向面積によって
大きく規定されるため、表面配線パターンの高密度化に
大きな障害となっていた。

【０００４】このため、所定容量特性を導出するコンデ
ンサを積層体基板の内部に形成することが、積層セラミ
ック回路基板の全体の配線パターンの高密度化から非常
に有効である。

【０００５】上述のようにコンデンサ領域を積層体基板
の内部に形成した構造としては、例えば、チップ状積層
セラミックコンデンサ構造を参考に、積層体基板のセラ
ミック層となるセラミックグリーンシートを積層する際
に、少なくとも両主面側に容量電極パターンが配置され
るように所定誘電率の誘電体セラミックグリーンシート
を介在させて積層体基板を形成していた。

【０００６】

【発明が解決しようとする課題】上述のコンデンサを内
蔵した積層セラミック回路基板では、複数のセラミック
グリーンシートから成るセラミック層間の全面に所定所
定誘電率の誘電体セラミックグリーンシートを介在され
ることになる。

【０００７】特に、一対の容量電極が形成されていない
領域では、セラミック層となるセラミックグリーンシー
トと誘電体セラミック層となる誘電体セラミックグリー
ンシートとが接触するため、この両者を一体的に焼成し
た時、焼成収縮挙動の差による剥離現象が発生してしま
う。

【０００８】また、誘電体セラミック層の厚みによって
容量特性が規定されるため、所定厚みの誘電体グリーン
シートを用いる必要がある。通常、この誘電体セラミッ
クグリーンシートの厚みは、セラミックグリーンシート
の厚みよりも薄く、両者の間では絶縁特性が異なるた
め、例えば、誘電体セラミック層の両主面には内部配線
パターンを形成することができなくなったり、また、内
部配線パターンの高密度化に大きな障害を与えることが
あった。

【０００９】本発明は、上述の問題点を解決すべく、コ
ンデンサ内蔵型積層セラミック回路基板の製造方法を根
本的に変更して、積層セラミック回路基板の内部に安定
的にコンデンサ領域を形成することができ、しかも内部
配線パターンの制約を与えることなく高密度配線化が可
能なコンデンサ内蔵型積層セラミック回路基板及びその
製造方法を提供するものである。

【００１０】

【課題を解決するための手段】第１の発明は、複数のセ
ラミック層を積層して成る積層体基板内に、内部配線パ
ターン、ビアホール導体から成る所定回路を配置させる
とともに、該回路に接続され、且つ誘電体セラミック層
を１対の容量電極パターンで挟持したコンデンサを点在
させて成るコンデンサ内蔵型積層セラミック回路基板で
ある。

【００１１】第２の発明は、第１の発明のコンデンサ内
蔵型積層セラミック回路基板の製造方法であって、支持
基板上に、（１）光硬化可能なモノマーを有するセラミ
ックスリップ材の塗布、乾燥処理によってセラミック層
となる絶縁膜を形成する工程、（２）前記絶縁膜に選択
的な露光処理、現像処理を施すことによって絶縁膜に貫
通孔を形成する工程、（３）前記絶縁膜上及び貫通孔内
に、導電性ペーストを印刷・充填、乾燥処理して、絶縁
膜上に内部配線パターとなる導体膜を形成するととも
に、貫通孔内にビアホール導体となる導体を形成する工
程、の各工程（１）〜（３）を順次繰り返えして、未焼
成状態の積層体基板内に所定回路となる内部配線パター
となる導体膜及びビアホール導体を形成するとともに、
前記（１）〜（３）の工程中に、（４）一方の容量電極
パターンとなる導体膜を形成する工程、（５）前記誘電
体セラミック層となる誘電体膜を形成する工程、（６）
他方の容量電極パターンとなる導体膜を形成する工程、
の各工程（４）〜（５）を適宜行い、未焼成状態の積層
体基板内にコンデンサとなる領域を点在するように形成
し、前記積層体基板を焼成処理して成るコンデンサ内蔵
型積層セラミック回路基板の製造方法である。

【００１２】尚、上述の各工程において、（３）の工程
と（４）の工程とを同一の工程で行うこともできる。ま
た、誘電体セラミック層となる誘電体膜は、光硬化可能
なモノマーを有する誘電体セラミックスリップ材の塗布
・乾燥処理よって誘電体セラミック層となる誘電体塗布
膜を形成し、前記誘電体塗布膜に選択的な露光処理・現
像処理により、コンデンサ領域に相当する所定形状の誘
電体膜を形成し、その後、この誘電体膜上に容量電極パ
ターンとなる導体膜を形成することが望ましい。また、
誘電体セラミック層の厚みとセラミック層との厚みが同
一の場合、（３）の工程と（６）の工程を同一工程で行
うこともできる。

【００１３】

【作用】第１の発明のコンデンサ内蔵型積層セラミック
回路基板によれば、積層基板内に誘電体セラミック層及
び該誘電体セラミック層を挟持する容量電極パターンか
ら成るコンデンサが点在されており、このコンデンサの
周囲はセラミック層が配されることになる。

【００１４】従って、積層セラミック回路基板の内部に
必要な箇所にのみコンデンサを形成することができ、従
来コンデンサを配置していた基板表面での高密度実装が
可能となる。また、このコンデンサの周囲のセラミック
層に接触する内部配線パターンはコンデンサの存在に係
わらず形成することができ、内部配線パターンの設計の
自由度が維持でき、高密度化が可能となる。

【００１５】第２の発明によれば、前工程で形成された
絶縁膜上に、（４）〜（６）の各工程によって形成され
たコンデンサ領域が存在していても、絶縁膜がこのコン
デンサ領域を覆うように、光硬化可能なモノマーを有す
るセラミックスリップ材の塗布・乾燥によって形成され
る。

【００１６】従って、コンデンサ領域を絶縁膜で被覆す
ることが可能となり、これにより、第１の発明の作用を
導出することができる。

【００１７】また、コンデンサの構成が、誘電体セラミ
ック層となる誘電体膜が実質的に２つの容量電極パター
ンとなる導体膜で挟持されており、誘電体膜と絶縁膜と
の平面的な接触がなく、また、コンデンサ領域が点在し
ていることから製造工程中に剥離などが一切おこらな
い。

【００１８】また、コンデンサ領域を個別に形成するた
め、容量特性に応じて誘電体セラミック層の厚み及び容
量電極パターンの対向する面積を任意設定できるため、
コンデンサの容量特性を精度よく形成することができ
る。

【００１９】

【実施例】以下、本発明のコンデンサ内蔵型積層セラミ
ック回路基板及びその製造方法を図面に基づいて説明す
る。

【００２０】図１は、本発明に係る内蔵型積層セラミッ
ク回路基板の断面図である。

【００２１】図１において、１０は内蔵型積層セラミッ
ク回路基板であり、内部に配線パターン２、ビアホール
導体３、コンデンサ領域６ｂ、６ｄを含む積層体基板１
と、前記積層体基板１の主面に形成される表面配線パタ
ーン４、５と、必要に応じて搭載・形成される厚膜抵抗
体膜、保護膜、各種電子部品とから構成されている。積
層体基板１はセラミック層１ａ〜１ｅが積層して、各セ
ラミック層１ａ〜１ｅ間に形成された内部配線パターン
２、内部配線パターン２間、内部配線パターン２と表面
配線パターン４、５との間に形成されたビアホール導体
３とから成る。さらに、セラミック層１ｂ、１ｄには、
内部配線パターン２やビアホール導体３に接続するコン
デンサ領域６ｂ、６ｄが配置されている。

【００２２】セラミック層１ａ〜１ｅは、例えば８５０
〜１０５０℃前後の比較的低い温度で焼成可能にするガ
ラス−セラミック材料からなり、その厚みは絶縁特性な
どを考慮して１００〜３００μｍ程度となっている。

【００２３】内部配線パターン２、ビアホール導体３
は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、
Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体からなり、内部
配線パターン２の厚みは８〜１５μｍ程度であり、ビア
ホール導体の直径は任意な値とすることができるが、例
えば直径は８０〜２５０μｍである。

【００２４】また、セラミック層１ｂ、１ｄの一部に
は、一方の容量電極パターン６１、誘電体セラミック層
６２、他方の容量電極パターン６３とから構成されてる
コンデンサ領域６ｂ、６ｄが点在するように配置されて
いる。

【００２５】容量電極パターン６１、６３は、内部配線
パターン２と同一材料からなり、実質的に同一厚みで形
成されている。

【００２６】誘電体セラミック層６２は、セラミック層
１ａ〜１ｅと異なる所定誘電率を有するものであり、例
えば、Ｐｂ₄Ｆｅ₂Ｎｂ₂Ｏ₁₂などのセラミックと低融
点ガラス材料とから構成されている。

【００２７】容量電極パターン６１、６３の対向面積及
び誘電体セラミック層６２の厚みは、夫々容量特性に応
じて所定値に設定されている。例えば、誘電体セラミッ
ク層６２の厚みは、例えば２０μｍ〜１００μｍ程度で
あり、セラミック層１ｂ、１ｄの厚みと同一またはそれ
よりも薄くなっている。

【００２８】この各セラミック層１ａ〜１ｅ間の内部配
線パターン２、ビアホール導体３、さらに、コンデンサ
領域６ｂ、６ｄによって、積層体基板１内に容量成分を
有する所定回路配線が形成されることになる。

【００２９】表面配線パターン４、５は、Ａｇ系（Ａｇ
単体、Ａｇ−ＰｄなどのＡｇ合金）、Ｃｕ系（Ｃｕ単
体、Ｃｕ合金）など導体から成る。

【００３０】このような積層体基板１の表面配線パター
ン４、５には、厚膜抵抗体膜や保護膜が被着形成された
り、チップコンデンサ、チップ抵抗器、トランジスタ、
ＩＣなどの各種電子部品などが半田、ワイヤボンディン
グ細線などによって搭載・接合されている。

【００３１】ここで、本発明の特徴的なことは、各セラ
ミック層１ａ〜１ｅが積層され、且つ内部配線パターン
２とビアホール導体３とによって所定回路が構成された
積層体基板１の内部に、必要な箇所のみにコンデンサ領
域６ｂ、６ｄが点在するように配置されている。図で
は、セラミック層１ｂ、１ｄにコンデンサ領域６ｂ、６
ｄが部分的に形成されている。

【００３２】これにより、コンデンサ領域６ｂ、６ｄを
含むセラミック層１ｂ、１ｄにおいても、セラミック層
１ｂ、１ｄの両主面に内部配線パターン２を支障なく形
成することがことができ、セラミック層１ｂ、１ｄの厚
み貫くビアホール導体３を形成することができる。即
ち、内部配線パターン２、ビアホール導体３の設計の自
由が維持でき、高密度化配線も維持できる。

【００３３】また、コンデンサ領域６ｂ、６ｄを、配線
回路に応じて必要なセラミック層に、内部配線パターン
２と最も効率よく接続できる箇所に形成することがで
き、しかも積層体基板１の内部に内装することができる
ため、従来基板の表面に形成していたコンデンサを排除
できるため、表面配線パターン４、５の高密度配線化が
可能となり、また、内部配線パターン２に近接してコン
デンサ６ｂ、６ｄを配置することができる。従って、全
体の積層セラミック回路基板全体の高密度化が達成され
る。

【００３４】次に、本発明のコンデンサ内蔵型セラミッ
ク回路基板の製造方法を説明する。図２の工程流れ図、
図３（ａ）〜図３（ｈ）は図２の工程流れ図中の主要工
程における概略図である。

【００３５】コンデンサ内蔵型積層セラミック回路基板
１の製造工程は、積層前の準備工程、積層体基板の形成
するための積層工程、積層体基板を支持基板から剥離す
る剥離工程、焼成工程、表面処理工程などからなる。

【００３６】尚、特に、積層工程においては、セラミッ
ク層１ａ〜１ｅとなる絶縁膜、内部配線パターン２とな
る導体膜、ビアホール導体となる導体を形成するための
工程と、コンデンサ領域の形成工程の２つに分けられ
る。

【００３７】積層前の準備工程は、図３（ａ）に示すよ
うに、積層体基板を形成するための支持基板１５を準備
するとともに、セラミック層１ａ〜１ｅを形成するため
のセラミックスリップ材、誘電体セラミック層６２を形
成するための誘電体セラミックスリップ材、内部配線パ
ターン２、ビアホール導体３、容量電極パターン６１、
６３、表面配線パターン４、５となる導電性ペーストを
夫々作成するものである。

【００３８】〔支持基板〕支持基板１５は、図３（ａ）
に示すように積層体基板を形成するための基体であり、
例えばセラミック、ガラス、耐熱性樹脂などの基板から
なる。必要に応じて、支持基板１５の表面に支持基板平
滑層を形成しても構わない。この支持基板１５は、図２
の（ｉ）の工程で剥離処理される。

【００３９】また、支持基板１５として、所定配線パタ
ーンが形成された単板状、多層構造のセラミック回路基
板を用いても構わない。この場合、（ｉ）の工程である
剥離処理は省略される。

【００４０】〔セラミックスリップ材〕セラミックスリ
ップ材は、セラミック層１ａ〜１ｅを形成するためのも
のであり、焼成温度約８５０〜１０００℃で処理される
ようにセラミック粉末、ガラスフリット、光硬化可能な
モノマー、バインダー、溶剤などが選択され、均質混練
して形成される。

【００４１】セラミック粉末は、クリストバライト、石
英、コランダム（αアルミナ）、ムライト、コージェラ
イトなどの絶縁セラミック材料などが挙げられ、その平
均粒径０．５〜６．０μｍ、好ましくは１．５〜４．０
μｍに粉砕したものを用いる。尚、セラミック材料は２
種以上混合して用いられてもよい。

【００４２】ガラスフリットは、焼成処理することによ
ってコージェライト、ムライト、アノーサイト、セルジ
アン、スピネル、ガーナイト、ウイレマイト、ドロマイ
ト、ペタライトやその置換誘導体の結晶やスピネル構造
の結晶相を析出するものであればよく、例えば、Ｂ₂Ｏ
₃、ＳｉＯ₂、Ａｌ₂Ｏ₃、ＺｎＯ、アルカリ土類酸化
物を含むガラスフリットが挙げられる。

【００４３】この様なガラスフリットは、ガラス化範囲
が広く、また屈伏点が６００〜８００℃付近とすること
が重要である。このガラスフリットの平均粒径は、１．
０〜６．０μｍ、好ましくは１．５〜３．５μｍであ
る。

【００４４】上述のセラミック材料とガラスフリットと
の構成比率は、セラミック材料が１０〜６０ｗｔ％、好
ましくは３０〜５０ｗｔ％であり、ガラスフリットが９
０〜４０ｗｔ％、好ましくは７０〜５０ｗｔ％である。

【００４５】光硬化可能なモノマーは、比較的低温で且
つ短時間の焼成工程で焼失できるように熱分解性に優れ
たものであり、選択的露光処理によって、光重合される
必要がある。即ち、露光処理によって遊離ラジカルを形
成し、連鎖生長付加重合が可能な、２級もしくは３級炭
素を有したモノマーが好ましく、例えば少なくとも１つ
の重合可能なエチレン系基を有するブチルアクリレート
等のアルキルアクリレートおよびそれらに対応するアル
キルメタクリレートが有効である。また、テトラエチレ
ングリコールジアクリレート等のポリエチレングリコー
ルジアクリレートおよびそれらに対応するメタクリレー
トなどが挙げられる。

【００４６】バインダーは、光硬化可能なモノマー同様
に熱分解性の良好なものでなり、且つスリップの粘性を
考慮して決められる。例えば、アクリル酸もしくはメタ
クリル酸系重合体のようなカルボキシル基、アルコール
性水酸基を備えたエチレン性不飽和化合物が好ましい。
尚、光硬化可能なモノマーとバインダーとの比率は、１
〜３：５程度に添加される。

【００４７】溶剤として、有機系溶剤、水系溶剤を用い
ることができる。尚、水系溶剤の場合、光硬化可能なモ
ノマー及びバインダーは、水溶性である必要があり、モ
ノマー及びバインダには、親水性の官能基、例えばカル
ボキシル基が付加されている。その付加量は酸価で表せ
ば２〜３００あり、好ましくは５〜１００である。

【００４８】上述のセラミックスリップ材は、光硬化可
能なモノマー及びバインダが上述したように積層体基板
の焼成の過程で完全に熱分解しなくてはならないが、特
に、６００℃以下、好ましくは５００℃以下で分解する
材料を選択することが重要である。

【００４９】また、セラミックスリップ材には、増感
剤、光開始系材料等を必要に応じて添加しても構わな
い。例えば、光開始系材料としては、ベンゾフェノン
類、アシロインエステル類化合物などが挙げられる。

【００５０】〔誘電体セラミックスリップ材〕誘電体セ
ラミックスリップ材は、コンデンサ領域６ｂ、６ｄの誘
電体セラミック層６２を形成するためのものであり、焼
成温度約８５０〜１０００℃で処理されるように誘電体
セラミック粉末、ガラスフリット、光硬化可能なモノマ
ー、バインダー、溶剤などが選択され、均質混練して形
成される。

【００５１】誘電体セラミック粉末は、例えば、Ｐｂ₄
Ｆｅ₂Ｎｂ₂Ｏ₁₂などが例示でき、その平均粒径０．５
〜６．０μｍ、好ましくは１．５〜４．０μｍに粉砕し
たものを用いる。尚、絶縁膜１０ａ〜１ｅと同時焼成さ
れるため、ガラスフリット、光硬化可能なモノマー、バ
インダー、溶剤などは上述の材料と同一にすることが望
ましい。上述の誘電体セラミック材料とガラスフリット
との構成比率は、誘電体セラミック層６２の誘電率を考
慮して決定され、例えばガラスフリットを省略しても構
わない。

【００５２】〔導電性ペースト〕内部配線パターン２、
ビアホール導体３、容量電極パターン６１、６３、及び
表面配線パターン４を形成するための導電性ペースト
は、Ａｇ系（Ａｇ単体、Ａｇ−ＰｄなどのＡｇ合金）、
Ｃｕ系（Ｃｕ単体、Ｃｕ合金）など導体材料粉末、例え
ば銀系粉末、低融点ガラス成分、バインダー、溶剤を均
質混練したものが用いられ、尚、必要に応じて光硬化可
能なモノマーを添加することができる。

【００５３】この導電性ペーストをスクリーン印刷・乾
燥を行うことによって、内部配線パターン２、容量電極
パターン６１、６３及び表面配線パターン４となる導体
膜を形成し、ビアホール導体３となる貫通孔に導体を充
填する。

【００５４】〔積層工程〕さて、上述の支持基板１５上
に、各種セラミックスリップ材、導電性ペーストを用い
て積層体基板を形成する。

【００５５】セラミック層１ａ〜１ｅとなる絶縁膜１０
ａ〜１０ｅ間に内部配線パターン２を配置し、その絶縁
膜１０ａ〜１０ｅの厚みにビアホール導体３となる導体
３１を有する積層体は、図２の（ｂ）の工程〜（ｅ）の
工程を順次繰り返して行うことによって形成される。

【００５６】また、コンデンサ領域６ｂ、６ｄとなる１
対の容量電極パターン６１、６３となる導体膜６１０、
６３０及び誘電体セラミック層６２となる誘電体膜６２
０は、この（ｂ）の工程〜（ｅ）の工程中行われる図２
の（ｆ）の工程〜（ｈ）の工程によって形成される。

【００５７】まず、図２の（ｂ）の工程のように、支持
基板１５上にセラミック層１ｅとなる絶縁膜１０ｅを形
成する（図３（ａ）参照）。

【００５８】この絶縁膜１０ｅの形成は、セラミックス
リップ材の塗布処理と乾燥処理とからなる。具体的に
は、支持基板１５の全面に、上述のセラミックスリップ
材を所定厚み例えば１００μｍに塗布を行い、さらに乾
燥を行う。

【００５９】ここで、セラミックスリップ材の塗布方法
としては、ドクターブレード法（ナイフコート法）、ロ
ールコート法、印刷法などが用いられ、これにより、支
持基板１５上に塗布表面が均一の絶縁膜１０ｅが形成さ
れることになる。尚、厚みの制御は、例えばドクターブ
レード法においては、ブレードの高さを適宜設定するこ
とによってその膜厚は任意に設定することができる。

【００６０】乾燥方法としては、バッチ式乾燥炉、イン
ライン式乾燥炉を用いて行われ、乾燥条件は、１２０℃
以下が望ましい。また、急激な乾燥は、表面にクラック
を発生される可能性があるため、急加熱を避けることが
重要となる。

【００６１】次に、図２の（ｃ）の工程のように、セラ
ミック層１ｅのビアホール導体３となる位置に対応し
て、絶縁膜１０ｅを貫通する貫通孔３０を形成する（図
３（ｂ）参照）。これは、選択的な露光処理と現像処理
及び洗浄・乾燥処理からなる。選択的な露光処理は、貫
通孔３０となる領域のみを隠蔽するパターンのフォトタ
ーゲットを、絶縁膜１０ｅ上に近接又は載置して、露光
光（低圧、高圧、超高圧の水銀灯系の１０〜２０ｍＷ／
ｃｍ²）を約５〜３０秒程度照射して処理する。これに
より、露光処理された部位が光硬化を起こすことにな
る。

【００６２】現像処理は、選択的な露光処理を行った絶
縁膜１０ｅに有機系のクロロセン、１，１，１−トリク
ロロエタン、アルカリ系溶剤などの現像溶剤を、例えば
スプレー現像法やパドル現像法によって噴射したり、接
触したり現像処理を行う。これにより、露光光が照射さ
れない部分のみが選択的に除去されることになる。

【００６３】。その後、必要に応じて洗浄及び乾燥を行
なう。

【００６４】このような選択的な露光処理・現像処理に
よって、ビアホール導体３の貫通孔３０が形成されるた
め、貫通孔３０、即ちビアホール導体３の形状をフォト
ターゲットのパターンによって任意の形状とすることが
極めて容易となる。従って、供給用の配線やアース電位
の配線など比較的大電流が流れる配線パターンに接続す
るビアホール導体３の形状を大きくすることが簡単に行
え、また、ビアホール導体３の位置ずれがなく、ビアホ
ール導体３の導通信頼性が大きく向上する。

【００６５】次に、図２の（ｄ）の工程のように、絶縁
膜１０ｅに形成した貫通孔３０にビアホール導体３とな
る導体３１を形成する。尚、このビアホール導体３とな
る導体３１は、内部配線パターン２と表面配線パターン
５とを接続するための導体となる。

【００６６】具体的には、絶縁膜１０ｅの貫通孔３０上
に、導電性ペーストの印刷することによって、貫通孔３
０にビアホール導体３となる導体３１を充填し、乾燥処
理を行う。

【００６７】次に、図２中の（１）の流れ線にそって、
内部配線パターン２となる導体膜２１を形成するが、図
１に示すコンデンサ内蔵型積層セラミック回路基板にお
いては、セラミック層１ｅ上にコンデンサ領域を形成す
る必要があるため、図２中の（１）の流れ線にそって内
部配線パターン２となる導体膜２１を形成するととも
に、同時に図２中の（２）の流れ線にそって容量電極パ
ターン６１となる導体膜６１０を形成し、コンデンサ領
域形成工程に移行する。

【００６８】尚、実際上、図２（ｄ）の工程であるビア
ホール導体３となる導体３１の形成時に、内部配線パタ
ーン２となる導体膜２１の形成及び容量電極パターン６
１の導体膜６１０の形成工程を同一の導電性ペーストの
印刷処理・乾燥処理で形成しても構わない。

【００６９】即ち、絶縁膜１０ｅ上に、導電性ペースト
を所定形状に印刷し、乾燥処理して、内部配線パターン
２となる導体膜２１及び容量電極パターン６１となる導
体膜６１０を形成する。

【００７０】次に、図２（ｇ）の工程に示すように、コ
ンデンサ領域６ｄの誘電体セラミック層６２となる誘電
体膜６２０を形成する。これは、誘電体セラミックスリ
ップ材の塗布処理、乾燥処理、選択的な露光処理、現像
処理及び洗浄・乾燥処理からなる。

【００７１】即ち、誘電体セラミックスリップ材の処理
は、図３（ｄ）に示すように、容量電極パターン６１と
なる導体膜６１０を含む絶縁膜１０ｅ上の広い領域に、
上述の誘電体セラミックスリップ材を所定厚み、例えば
２０μｍに塗布を行う。これにより、選択的露光・現像
処理によって所定形状となる誘電体塗布膜６２０’が形
成される。この塗布膜６２０’の厚み制御は、例えばド
クターブレード法においては、ブレードの高さを適宜設
定することによってその膜厚は任意に設定することがで
きる。

【００７２】次に、上述の乾燥条件で乾燥処理を行う。

【００７３】次の選択的な露光処理は、図３（ｅ）に示
すように、最終的に誘電体セラミック層６２となる部分
が露出するフォトターゲット６４を、誘電体塗布膜６２
０’上に配置して、上述の露光条件で露光光を照射す
る。これにより、最終的に誘電体セラミック層６２とな
る部分が光硬化されることになる。

【００７４】次の現像処理は、図３（ｆ）に示すよう
に、露光処理により光硬化していない誘電体塗布膜６２
０’部分を除去するものであり、上述の現像条件で行
う。これにより、コンデンサ領域６ｄ以外に存在する誘
電体塗布膜６２０’は除去され、所定パターンの誘電体
膜６２０となる。

【００７５】この選択的な露光・現像処理によって、絶
縁体塗布膜６２０’が所定形状に精度よくパターンニン
グされ、誘電体膜６２０が完成する。除去された部分か
らは絶縁膜１０ｅや内部配線パターン２となる導体膜２
１が現れることになるが、絶縁膜１０ｅは既に光硬化さ
れており、導体膜２１は現像液に侵されることがないた
め、内部配線パターン２に悪影響を与えることがないた
め、安定的に誘電体膜６２０を所定形状に形成すること
ができる。

【００７６】その後、洗浄・乾燥を行う。

【００７７】次に、図２（ｈ）の工程に示すように、容
量電極パターン６３となる導体膜６３０を形成する（図
３（ｇ）参照）。

【００７８】これは、誘電体膜６２０上に、導電性ペー
ストのスクリーン印刷により形成し、その後、乾燥処理
する。

【００７９】この図２の（ｆ）〜（ｈ）の一連のコンデ
ンサ領域６ｄの形成工程によって、絶縁膜１０ｅ上に、
コンデンサ領域６ｄとなる構造物、即ち、容量電極パタ
ーン６１となる導体膜６２０、誘電体セラミック層６２
となる誘電体膜６２０、容量電極パターン６３となる導
体膜６３０を、所定箇所に独立して形成することができ
る。

【００８０】このコンデンサ領域形成工程では、誘電体
膜６２０の厚みが設定でき、しかも、容量電極パターン
６１、６３となる導体膜６１０、６３０の対向面積も任
意に設定することができるため、容量特性が安定したコ
ンデンサ領域となる。

【００８１】次に、図２の（ｂ）〜（ｄ）の工程を行
い、絶縁膜１０ｅ、絶縁膜１０ｅに形成した内部配線パ
ターン２となる導体膜２１及び絶縁膜１０ｅ上に形成さ
れたコンデンサ領域６ｄを覆うように、絶縁膜１０ｄを
形成し、先に形成した導体膜２１や容量電極パターン６
３となる導体膜６３０に到達するビアホール導体３とな
る貫通孔３０を形成し、ビアホール導体３となる導体を
形成する（図３（ｈ）参照）。

【００８２】ここで、絶縁膜１０ｄは、絶縁膜１０ｅの
内部配線パターン２となる導体膜２１やコンデンサ領域
６ｄを覆うようにセラミックスリップ材が塗布されるた
め、絶縁膜１０ｄの必要な箇所にコンデンサ領域６ｄを
点在させることができ、しかも、絶縁膜１０ｄの表面は
均一な面となる。したがって、絶縁膜１０ｄ上に形成す
る種々の処理が安定して形成することができる。

【００８３】また、絶縁膜１０ｄの選択的な露光・現像
処理によって形成される貫通孔３０からは、既に形成し
た内部配線パターン２となる導体膜２１や容量電極パタ
ーン６３となる導体膜６３０が露出することになるが、
この導体膜２１、６３０は、現像液に侵されることがな
いため、ビアホール導体３の接続を導体３１を介して安
定的接続されることができる。

【００８４】また、コンデンサ領域６ｄの周囲及びその
上部には、絶縁膜１０ｄが被覆形成されることになり、
この絶縁膜１０ｄには、コンデンサ領域６ｄの有無にか
かわらず、通常の絶縁膜、例えば１０ｅと同様に内部配
線パターン２となる導体膜２１やビアホール導体３とな
る導体３１を形成することができる。

【００８５】次に、図２中、流れ線（１）に沿って、
（ｅ）の工程で絶縁膜１０ｄ上に内部配線パターン２と
なる導体膜２１を形成する。

【００８６】同様に、図２の（ｂ）〜（ｄ）工程を繰り
返して、絶縁膜１０ｄの内部配線パターン２となる導体
膜２１上に、絶縁膜１０ｃ（図示せず）を形成し、ビア
ホール導体３となる貫通孔３０を形成し、この貫通孔３
０にビアホール導体３となる導体３１を充填する。

【００８７】次に、図２中、流れ線（１）及び（２）に
沿って、（ｅ）の工程に示すように、絶縁膜１０ｃ上に
内部配線パターン２となる導体膜２１を形成するととも
に、（ｆ）の工程に示すコンデンサ領域６ｂの容量電極
パターン６１と導体膜６１０を形成する。

【００８８】その後、図２の（ｇ）〜（ｈ）の工程に示
すようにコンデンサ領域６ｂの誘電体膜６２となる誘電
体膜６２０を形成し、容量電極パターン６３となる導体
膜６３０を形成する。

【００８９】次に、図２の（ｂ）〜（ｄ）の工程を繰り
返し、絶縁膜１０ｃに形成した内部配線パターン２とな
る導体膜２１及び絶縁膜１０ｃ上に形成されたコンデン
サ領域６ｂを覆うように、絶縁膜１０ｂ（図示せず）を
形成し、先に形成した導体膜２１や容量電極パターン６
３となる導体膜６３０に到達するビアホール導体３とな
る貫通孔３０を形成し、ビアホール導体３となる導体を
形成し、さらに図２の（ｂ）〜（ｄ）の工程を繰り返
し、絶縁膜１０ａ（図示せず）及び絶縁膜１０ａを貫く
ビアホール導体３となる導体３１を形成する。

【００９０】尚、絶縁膜１０ｄに形成した貫通孔３０以
降については、図３には示していないが、内部配線パタ
ーン２と導体２を含む絶縁膜の形成は、図３（ａ）〜図
３（ｃ）に示すように、コンデンサ領域の形成は、図３
（ｃ）〜図３（ｇ）に示すように形成されるものであ
る。尚、図３（ａ）〜図３（ｇ）には支持基板１５が図
示されているが、この支持基板１５とは、当該工程の前
までに形成された絶縁膜部分を指すものである。

【００９１】〔剥離工程〕次に、図２の流れ線（３）に
沿って、図２の（ｊ）である支持基板１５の剥離工程を
行う。

【００９２】剥離工程は、支持基板１５から上述のコン
デンサ領域６ｂ、６ｄ、内部配線パターン２１及びビア
ホール導体３となる導体３１を含む絶縁膜１０ａ〜１０
ｅから成る積層体を分離する。

【００９３】具体的には、支持基板１５と積層体とを剥
離するために、例えば支持基板１５を湾曲させたり、剥
離界面にカッター刃を平面上に摺動したりする。支持基
板１５と積層体との界面部分に形成した基板平滑層に、
１２０℃（乾燥処理の温度）以上で発泡性反応を起こす
樹脂部材を添加している場合、加熱処理して剥離を容易
にしても構わない。また、支持基板１５と基板平滑層の
界面部分に有機溶剤によって溶解するシートを介在させ
ておき、有機溶剤に浸漬したりしても構わない。有機溶
剤によって溶解するシートを用いる場合には、セラミッ
クスリップ材、導電性ペーストにバイダー、光硬化可能
なモノマーに水系を用い、溶剤に純水などを用いること
が重要となる。

【００９４】〔表面配線パターンの形成工程〕次に、図
２の（ｊ）の工程である積層体の表面に表面配線パター
ン４、５となる導体膜を形成する。これは、導電性ペー
ストを印刷処理し、さらに、乾燥処理して形成する。

【００９５】〔焼成工程〕次に、図２の（ｋ）の工程と
して、表面配線パターン４、５となる導体膜を含む積層
体基板を焼成処理する。焼成処理は、脱バインダ過程と
焼結過程からなる。

【００９６】脱バインダ処理は、絶縁膜１０ａ〜１０
ｅ、内部配線パターン２となる導体膜２１、ビアホール
導体３となる導体３１、表面配線パターン４、５となる
導体膜、容量電極パターン６１０、６３０、誘電体膜６
２０に含まれる有機成分を焼失するためのものであり、
例えば６００℃以下の温度領域で行われる。また、焼
結処理は、絶縁膜１０ａ〜１０ｅ、誘電体膜６２０のガ
ラス成分を結晶化させて、セラミック粉末の粒界に均一
に分散させ、積層体基板１に一定強度を与え、同時に、
内部配線パターン２となる導体膜２１、ビアホール導体
３となる導体３１、表面配線パターン４、５となる導体
膜、容量電極パターン６１、６３となる導体膜６１０、
６３０の導電材料、例えば、銀系粉末を粒成長させて、
低抵抗化させるとともに、セラミック層１ａ〜１ｅ、誘
電体セラミック層６２と一体化させるものである。これ
は、ピーク温度８５０〜１０５０℃に達する温度領域で
行われる。

【００９７】焼成雰囲気は、導電性ペーストの材料など
によって異なり、上述のようにＡｇ系導体の場合は、大
気（酸化性）雰囲気又は中性雰囲気で行われ、Ｃｕ系導
体の場合は、還元性雰囲気又は中性雰囲気で行われる。

【００９８】〔表面処理工程〕次に、図２の（ｌ）の工
程として、表面処理を行う。

【００９９】表面処理とは、積層体基板１の主面に、厚
膜抵抗膜や保護膜などを焼きつけを行い、各種電子部品
を搭載する。

【０１００】以上のようの本発明のコンデンサ内蔵型積
層セラミック回路基板は、内部配線パターン２を有する
積層体基板部分は、光硬化可能なモノマーを有するセラ
ミックスリップ材の塗布・乾燥し、その塗布された絶縁
膜に対して選択的な露光・現像処理を行い、導電性ペー
ストによるビアホール導体３となる導体３１、内部配線
パターン２となる導体膜２１の形成を繰り返して形成し
ている。

【０１０１】また、コンデンサ領域６ｂ、６ｄは、積層
体基板の積層工程中に、この積層体基板の同種の工程、
即ち容量電極パターンの形成、誘電体膜となるセラミッ
クスリップ材の塗布・乾燥、選択的な露光・現像処理に
よるパターンニング、容量電極パターンの形成で形成す
ることができる。これにより、製造工程が煩雑すること
なく、簡単に形成できる。

【０１０２】また、コンデンサ領域６ｂ、６ｄの容量電
極パターン６１、６３の形状は、導電性ペーストの印刷
によって、また、誘電体セラミック層６２の形状は誘電
体膜６２０の選択的な露光現像処理によって、また、誘
電体セラミック層６２の厚みは、誘電体膜６２０を形成
する際の誘電体セラミックスリップ材の塗布厚みの制御
によって、夫々確実に且つ精度よく形成することができ
るため、安定した容量特性を導出することができる。

【０１０３】また、コンデンサ領域の容量電極パターン
６１、６３は、内部回路の配線を考慮して、必要な箇所
に独立して形成することができ、しかも所定内部配線パ
ターン２とは、内部配線パターン２の延長して、またビ
アホール導体３を介して簡単に接続することができる。

【０１０４】また、コンデンサ領域において、誘電体セ
ラミック層６２の両主面は、実質的に容量電極パターン
６１、６３と接触しており、セラミック層１ａ〜１ｅと
接触していないこと、また、コンデンサ領域６ｂ、６ｄ
の内部で必要な箇所のみに形成されているため、焼成工
程における絶縁膜１０ａ〜１０ｅ、誘電体膜６２０の焼
結挙動の違いによる反りや剥離現象を有効に抑えること
ができる。

【０１０５】尚、上述の実施例について、コンデンサ領
域の誘電体セラミック層の厚みは、コンデンサ領域６
ｂ、６ｄが配置されるセラミック層１ｂ、１ｄの厚みに
比較して充分に薄いため、コンデンサ領域６ｂ、６ｄを
形成する工程においては、積層工程の上部側の容量電極
パターン６３となる導体膜６３０を独立した工程として
行っているが、例えば、誘電体セラミック層６２の厚み
がセラミック層１ｂ、１ｄと略同一の厚みであれば、容
量電極パターン６３となる導体膜６３０の形成工程を、
絶縁膜１０ｂ、１０ｄ上に形成する内部配線パターン２
となる導体膜２１の形成工程で同時に形成することもで
きる。

【０１０６】また、上述の実施例では、支持基板を用い
ているが、例えば既に配線パターンが形成された単板ま
たは多層セラミック回路基板を用いれば、図２の（ｉ）
の工程である剥離工程を省略することができる。

【０１０７】また、図２（ｊ）の工程できる表面配線パ
ターンとなる導体膜の形成工程は、図２の（ｉ）の工程
である剥離工程の前後に分けて、各主面毎におこなって
もよいし、また、図２（ｋ）の工程できる焼成工程を施
した後におこなっても構わない。しかも、積層体基板の
一方主面側の配線パターンとなる導体膜を、図２（ａ）
の絶縁膜１０ｅの形成工程前に形成しておくこともで
き、さらに、積層体の焼成する前に分割溝を形成して、
焼成後に、分割溝に沿って分割処理するという分割処理
工程を負荷しても構わない。即ち、図２に示す（ｉ）工
程〜（ｌ）工程の各工程は、種々の入れ換え・変更、必
要工程の付加は可能となる。

【０１０８】また、上述の内部配線パターン２となる導
体膜２１、容量電極パターン６１、６３となる導体膜６
１０、６３０は、導電性ペーストの印刷処理・乾燥処理
によって形成されるが、この導電性ペーストに光硬化可
能なモノマーを添加しておき、導体膜２１、６１０、６
３０を形成した部位の全面に塗布し、乾燥し、選択的な
露光処理・現像処理で所定パターンに形成することがで
きる。

【０１０９】上述の実施例は、低温で焼成可能なコンデ
ンサ内蔵型積層セラミック回路基板で説明したが、例え
ば１３００〜１６００℃で焼成されるコンデンサ内蔵型
積層セラミック回路基板であっても構わない。この場
合、各材料を１３００〜１６００℃で焼成反応し得るも
のを選択する。

【０１１０】例えば、セラミック層１ａ〜１ｅとなる材
料として、アルミナを主成分とするセラミックを用い、
内部配線パターン２、ビアホール導体３、容量電極パタ
ーン６１、６３となる導体材料としては、ＭＯ、Ｗ、Ａ
ａ−Ｐｄなどの高融点金属材料を用い、また、誘電体セ
ラミック層６２としては、ＢａＴｉＯ₃、ＴｉＯ₂を主
成分となる誘電体セラミック材料を夫々用い、また、光
硬化モノマー、有機バインダー、溶剤などの脱バインダ
ー処理温度を、焼結温度に対応させて高めに設定し、焼
成雰囲気を例えば水素と窒素とを混合したフォーミング
ガスなどに設定する。

【０１１１】

【発明の効果】本発明のコンデンサ内蔵型積層セラミッ
ク回路基板によれば、一対の容量電極パターンとこれに
挟持された誘電体セラミック層からなるコンデンサ領域
が、積層体基板の所定位置に点在して形成されている。
また、コンデンサ領域の周囲には、セラミック層が配置
されており、コンデンサ領域の周囲にも内部配線パター
ンやビアホール導体が形成されている。これにより、セ
ラミック層間の内部配線パターンの形成にあたり、コン
デンサ領域が障害となることがなく、内部配線パターン
の設計の自由度、高密度化が維持でき、同時に、表面側
の配線パターンの設計の自由度が向上し、高密度化が維
持できる。

【０１１２】また、コンデンサ領域を回路配線上もっと
も接続が効率な位置に形成することもでき、内部配線パ
ターンの高密度化も達成することができる。

【０１１３】これは、セラミック層が光硬化可能なモノ
マーを有するセラミックスリップ材の塗布・乾燥によっ
て絶縁膜を形成し、さらに、ビアホール導体となる貫通
孔を選択的な露光・現像処理によって形成し、絶縁膜上
に所定内部配線パターン及び又はビアホール導体を導電
性ペーストの印刷によって形成しているためである。ま
た、セラミック層と誘電体セラミック層との界面部分に
は容量電極パターンが介在するため、両層の主面どうし
の接触は実質的になくなり、製造工程中において剥離な
どが一切おこらない。

【０１１４】また、コンデンサ領域を個別に形成するた
め、容量特性に応じて誘電体セラミック層の厚み、容量
電極パターンの対向面積を設定できるため、コンデンサ
の容量特性を精度よく形成することができる。

【図面の簡単な説明】

【図１】本発明に係るコンデンサ内蔵型積層セラミック
基板の断面図である。

【図２】本発明のコンデンサ内蔵型積層セラミック基板
の製造を説明するための工程図である。

【図３】（ａ）〜（ｈ）は夫々本発明のコンデンサ内蔵
型積層セラミック基板の製造の主要工程における概略図
である。

【符号の説明】

１０・・・・・・コンデンサ内蔵型積層セラミック回路
基板１・・・・・・・積層体基板１ａ〜１ｅ・・・セラミック層１０ａ〜１０ｅ・・・絶縁膜２・・・・・・・内部配線パターン２１・・・・・・内部配線パターンとなる導体膜３・・・・・・・ビアホール導体３１・・・・・・ビアホール導体となる導体６ｂ、６ｄ・・・コンデンサ領域６１、６３・・・容量電極パターン６１０、６３０・・・容量電極パターンとなる導体膜６２・・・・・・誘電体セラミック層６２０・・・・・誘電体膜４、５・・・・・表面配線パターン

Claims

【特許請求の範囲】

【請求項１】複数のセラミック層を積層して成る積層
体基板内に、内部配線パターン、ビアホール導体から成
る所定回路を配置させるとともに、該回路に接続され且
つ誘電体セラミック層を１対の容量電極パターンで挟持
したコンデンサを点在させて成るコンデンサ内蔵型積層
セラミック回路基板。
【請求項２】複数のセラミック層を積層して成る積層体
基板内に、内部配線パターン、ビアホール導体から成る
所定回路を配置させるとともに、誘電体セラミック層を
１対の容量電極パターンで挟持したコンデンサを点在さ
せて成るコンデンサ内蔵型積層セラミック回路基板の製
造方法であって、支持基板上に、（１）光硬化可能なモ
ノマーを有するセラミックスリップ材の塗布、乾燥処理
によってセラミック層となる絶縁膜を形成する工程、
（２）前記絶縁膜に選択的な露光処理、現像処理を施す
ことによって絶縁膜に貫通孔を形成する工程、（３）前
記絶縁膜上及び貫通孔内に、導電性ペーストを印刷・充
填、乾燥処理して、絶縁膜上に内部配線パターとなる導
体膜を形成するとともに、貫通孔内にビアホール導体と
なる導体を形成する工程、の各工程（１）〜（３）を順
次繰り返えして、未焼成状態の積層体基板内に所定回路
となる内部配線パターとなる導体膜及びビアホール導体
を形成するとともに、前記（１）〜（３）の工程中に、
（４）一方の容量電極パターンとなる導体膜を形成する
工程、（５）前記誘電体セラミック層となる誘電体膜を
形成する工程、（６）他方の容量電極パターンとなる導
体膜を形成する工程の各工程（４）〜（５）を適宜行
い、未焼成状態の積層体基板内にコンデンサとなる領域
を点在するように形成し、前記積層体基板を焼成処理し
て成るコンデンサ内蔵型積層セラミック回路基板の製造
方法。