JPH08214018A - データ通信システム - Google Patents

Abstract

(57)【要約】 【課題】 テ゛ータを環状に循環させて通信する場合、同時
にテ゛ータ通信装置間に複数の通信テ゛ータの送受信状態を存在
させることにより、テ゛ータの受信間隔を短くして精度と信
頼性の高いテ゛ータ通信を可能とするテ゛ータ通信システム。 【解決手段】 通信開始時に、ステッフ゜505でDMA送信起動
を行い、通信ラインへ第1のテ゛ータDt1を発する。次にステッフ゜50
6にて、第1のテ゛ータDt1が送信完了か否かを判別し、送信
が完了したらステッフ゜507で、第2マイクロコンヒ゜ュータのRTSが「0」か
否かを判別する。RTSが「0」でない時は第2マイクロコンヒ゜ュータが
受信可能状態でないため、RTSが「0」となるまで待つ。そ
してRTSが「0」となったらステッフ゜508へと進み、再びDMA送
信起動を行い通信ラインへ第2のテ゛ータDt2を発する。このこ
とにより、同時にテ゛ータ通信装置間に複数の通信テ゛ータの送
受信状態が存在することになる。開始以後の送信起動時
には、RTSが「1」から「0」となってから所定時間待って送
信すればテ゛ータの抜けを防止できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電子制御装置やマイ
クロコンピュータ等の間で、各種のデータをＤＭＡ（ダ
イレクトメモリアクセス）機能を用いて環状に通信する
装置に関する。

【０００２】

【従来の技術】従来、複数の電子制御装置や複数のマイ
クロコンピュータの間で、各種のデータをＤＭＡ機能を
用いてシリアル通信する装置が知られている。例えば、
特開平５−１７３９３５号や特開平５−２９８２１３号
に開示された通信装置では、マイクロコンピュータ間で
データ通信する場合に、クロックで相互の同期をとっ
て、ＤＭＡ機能にて迅速にデータを送信していた。

【０００３】

【発明が解決しようとする課題】しかし、これらの通信
装置は、データを中継して更に別の通信装置に送信する
ことにより環状にデータ通信する技術ではなく、中継す
る際の手法については上記公報に開示されていない。

【０００４】しかも、環状にデータを循環させながらデ
ータ通信すると、マイクロコンピュータの数が増加すれ
ばするほど、一周する時間が長くなる。そのため、他の
マイクロコンピュータで検出あるいは演算して得られた
データの受信間隔が長くなることから、詳細なデータの
変化が各マイクロコンピュータにおいて把握しにくく、
精細な制御が困難となるおそれがあった。また、データ
の取得が遅れるために、データの信頼性も低下するおそ
れがあった。

【０００５】本発明は、このように各データ通信装置に
中継させることにより、データを環状に循環させて通信
するに際して、同時にデータ通信装置間に複数の通信デ
ータの送受信状態が存在することを可能とすることによ
り、各データ通信装置において、データの受信間隔を短
くして精度と信頼性の高いデータ通信を可能とするデー
タ通信システムを提供するものである。

【０００６】

【課題を解決するための手段】請求項１記載の発明は、
図２６に例示するごとく、受信したデータをメモリに転
送し、該メモリの内容の少なくとも一部を送信すること
によりデータを中継するとともに、必要に応じて上記メ
モリ内容を読み出したりあるいは上記メモリ内容に付加
データを追加するデータ通信装置を３つ以上用いて環状
にデータ通信するデータ通信システムであって、上記各
データ通信装置が、上記メモリへの転送を行う第１ダイ
レクトメモリアクセス手段と、上記第１ダイレクトメモ
リアクセス手段による上記メモリへの転送の完了に基づ
いて起動し、上記メモリの内容の少なくとも一部の送信
を行う第２ダイレクトメモリアクセス手段と、を備える
とともに、上記データ通信装置の内の１つが、更に、デ
ータ通信の開始時に、データを２回以上送信するイニシ
ャルデータ送信手段を備えたことを特徴とするデータ通
信システムである。

【０００７】請求項２記載の発明は、図２７に例示する
ごとく、受信したデータをメモリに転送し、該メモリの
内容の少なくとも一部を送信することによりデータを中
継するとともに、必要に応じて上記メモリ内容を読み出
したりあるいは上記メモリ内容に付加データを追加する
データ通信装置を３つ以上用いて環状にデータ通信する
データ通信システムであって、上記各データ通信装置
が、上記メモリへの転送を行う第１ダイレクトメモリア
クセス手段と、上記第１ダイレクトメモリアクセス手段
による上記メモリへの転送の完了に基づいて起動し、上
記メモリの内容の少なくとも一部の送信を行う第２ダイ
レクトメモリアクセス手段と、を備えるとともに、上記
データ通信装置の内の２つ以上が、更に、データ通信の
開始時に、データを１回以上送信するイニシャルデータ
送信手段を備えたことを特徴とするデータ通信システム
である。

【０００８】請求項３記載の発明は、図２８に例示する
ごとく、上記各データ通信装置に、更に、送信先のデー
タ通信装置が受信可能になった後に上記第２ダイレクト
メモリアクセス手段による送信を許可するデータ送信許
可手段を備えたことを特徴とする請求項１または２記載
のデータ通信システムである。

【０００９】請求項４記載の発明は、上記データ送信許
可手段が、データを受信した後、送信先のデータ通信装
置が受信可能である場合に上記第２ダイレクトメモリア
クセス手段に送信を許可し、受信不可能である場合に所
定時間間隔で上記送信先のデータ通信装置が受信可能で
あるか否かを判定して判定が受信不可能から受信可能へ
変化すると上記第２ダイレクトメモリアクセス手段に送
信を許可する請求項３記載のデータ通信システムであ
る。

【００１０】請求項５記載の発明は、上記データ送信許
可手段が、送信先のデータ通信装置が次のデータ通信装
置にデータの送信を開始すると受信可能であると判断し
て、上記第２ダイレクトメモリアクセス手段に送信を許
可する請求項３記載のデータ通信システムである。

【００１１】請求項６記載の発明は、前記データ送信許
可手段が、送信先のデータ通信装置が受信可能になって
から所定時間後に、前記第２ダイレクトメモリアクセス
手段による送信を許可する請求項３〜５のいずれか記載
のデータ通信システムである。

【００１２】請求項７記載の発明は、前記所定時間が、
送信先のデータ通信装置が受信可能になってから、送信
先のデータ通信装置が次のデータ通信装置に中継すべき
データを送信するまでの時間またはこの時間以上の時間
である請求項６記載のデータ通信システムである。

【００１３】請求項８記載の発明は、前記データ通信装
置が、前記メモリ内にあるデータを送信するに際して、
自己が形成したデータの次に前記中継すべきデータを送
信するよう構成されていると共に、前記所定時間が、前
記自己が形成したデータの送信時間またはこの時間以上
の時間である請求項６記載のデータ通信システムであ
る。

【００１４】ここで、請求項１記載のデータ通信システ
ムは、第２ダイレクトメモリアクセス手段が、第１ダイ
レクトメモリアクセス手段による上記メモリへの転送の
完了に基づいて起動し、上記メモリの内容の少なくとも
一部の送信を行っている。

【００１５】これとともに、上記データ通信装置の内の
１つが、更に、データ通信の開始時に、データを２回以
上送信するイニシャルデータ送信手段を備えている。こ
のことにより、２つ以上の通信データが環状に構成され
たデータ通信システム内を循環することになる。したが
って、１つのみの通信データが送信される場合に比較し
て、それだけ各データ通信装置において通信データの受
信頻度が大きくなる。このため、データの受信間隔が短
くなって精度と信頼性の高いデータ通信が可能となる。

【００１６】また、上述のごとく、データ通信装置の内
の１つが、データ通信の開始時に、データを２回以上送
信するイニシャルデータ送信手段を備えている構成以外
に、上記データ通信装置の内の２つ以上が、更に、デー
タ通信の開始時に、データを１回以上送信するイニシャ
ルデータ送信手段を備えている構成としても良い。この
場合も、２つ以上の通信データが環状に構成されたデー
タ通信システム内を循環することになる。したがって、
同様に、１つのみの通信データが送信される場合に比較
して、それだけ通信データの受信頻度が大きくなって、
データの受信間隔が短くなり、精度と信頼性の高いデー
タ通信が可能となる。

【００１７】また上記データ通信システムを構成してい
る全てのデータ通信装置の各々に、更に、送信先のデー
タ通信装置が受信可能になった後に上記第２ダイレクト
メモリアクセス手段による送信を許可するデータ送信許
可手段を備えても良い。データ通信装置が通信制御以外
にそれぞれ異なる制御を実行している場合には、個々の
制御の状況により、通信制御側の処理速度がデータ通信
装置毎に異なる場合が発生する。このような場合、デー
タ通信の開始時にはデータ通信システムを循環している
２つ以上の通信データの内の一つが、同様に循環してい
る他の通信データに追い付く等により、通信データを次
のデータ通信装置に送信することができずに、通信デー
タの数が減少する場合がある。

【００１８】このため、上記データ送信許可手段を設け
て、送信先のデータ通信装置が受信可能になった後に上
記第２ダイレクトメモリアクセス手段による送信を許可
する。このことにより、上述した通信データの減少を防
止できる。したがって、通信開始当初での通信データの
受信頻度状態を維持でき、上記効果を維持できる。

【００１９】この上記データ送信許可手段としては、デ
ータを受信した後、送信先のデータ通信装置が受信可能
である場合に上記第２ダイレクトメモリアクセス手段に
送信を許可し、受信不可能である場合に所定時間間隔で
上記送信先のデータ通信装置が受信可能であるか否かを
判定して判定が受信不可能から受信可能へ変化すると上
記第２ダイレクトメモリアクセス手段に送信を許可する
ことにより実現することができる。

【００２０】これとは別に、上記データ送信許可手段と
しては、送信先のデータ通信装置が次のデータ通信装置
にデータの送信を開始すると受信可能と判断して上記第
２ダイレクトメモリアクセス手段に送信を許可すること
により実現しても良い。尚、上述した第１ダイレクトメ
モリアクセス手段による上記メモリへの転送の完了に基
づく第２ダイレクトメモリアクセス手段の起動は、例え
ば、上記第１ダイレクトメモリアクセス手段が、上記メ
モリへの転送の完了時に、割込み信号を出力し、上記第
２ダイレクトメモリアクセス手段が、上記割込み信号の
出力に応じて起動されて、上記メモリの内容の少なくと
も一部の送信を行うようにしてもよい。

【００２１】なお、通常、第１ダイレクトメモリアクセ
ス手段および第２ダイレクトメモリアクセス手段は、Ｄ
ＭＡの機能を有する回路やＩＣチップにより実現される
が、第１ダイレクトメモリアクセス手段が、直接、第２
ダイレクトメモリアクセス手段を起動させる必要はな
い。例えば、第１ダイレクトメモリアクセス手段から受
信（転送）完了の割込み信号が出力されると、本データ
通信装置全体の制御を司るＣＰＵ等の処理回路にて受信
完了割込み処理を実行させ、この処理の中で第２ダイレ
クトメモリアクセス手段を起動させる処理を行ってもよ
い。

【００２２】また、特に上記メモリ内容を読み出した
り、あるいは上記メモリ内容に付加データを追加する処
理を本データ通信装置が実行している場合には、上記受
信完了割込み処理の中で、第２ダイレクトメモリアクセ
ス手段を起動させる前に、上記メモリ内容の読み出しや
付加データの追加を行えば、中継している送信データを
通信装置自身が利用しようとする場合に、上記メモリ上
の送信データを作業用のメモリ等に読み込んだときに
も、そのデータに新旧のデータが混在することがなく、
付加データの追加を行ったときにも、その送信データに
新旧のデータが混在することがない。即ち、必要に応じ
てなされる上記メモリ内容の読み出しあるいは上記メモ
リ内容への付加データの追加が、上記第１ダイレクトメ
モリアクセス手段による上記メモリへの転送の完了に基
づいて、上記第２ダイレクトメモリアクセス手段による
送信の前に実行されてもよい。特に、上記メモリ内容の
読み出しについては、第１ダイレクトメモリアクセス手
段による上記メモリへの転送の完了に基づいて実行され
てもよい。

【００２３】上述したごとくＣＰＵ等の処理回路にて受
信完了割込み処理を実行させ、この処理の中で第２ダイ
レクトメモリアクセス手段を起動させる場合は、第１ダ
イレクトメモリアクセス手段と第２ダイレクトメモリア
クセス手段とを、ＤＭＡ機能を持つ１つの回路で兼用し
てもよい。即ち１つのＤＭＡ回路による上記メモリへの
転送の完了に基づいてＣＰＵ等の処理回路が受信完了割
込み処理を実行し、この処理の中で同じＤＭＡ回路を起
動して、上記メモリの内容の少なくとも一部の送信を行
ってもよい。

【００２４】上記第２ダイレクトメモリアクセス手段
は、起動状態に異常を検出した場合に、上記第１ダイレ
クトメモリアクセス手段による上記メモリへの転送の完
了に基づかずに起動するようにしてもよい。ここで起動
状態に異常を検出した場合とは、データ通信装置に送信
がなされない等により、第１ダイレクトメモリアクセス
手段による上記メモリへの転送が完了しない、あるいは
転送自体がないことにより第２ダイレクトメモリアクセ
ス手段が起動できない場合、送信されて来るデータ自体
に異常があって上記メモリへの転送が完了しないため第
２ダイレクトメモリアクセス手段が起動できない場合、
または送信されて来るデータ自体に異常があって異常な
高頻度で第２ダイレクトメモリアクセス手段の起動が繰
り返される場合等であり、正常な起動がなされていない
状態を意味する。起動状態の異常を、受信完了の割込み
信号にて検出する場合は、受信完了の割込み信号が所定
時間経過しても発せられない場合、あるいは受信完了の
割込み信号がきわめて短い間隔で繰り返し発せられる場
合に、起動状態が異常と判定する。

【００２５】以上のような構成において、更に、データ
送信許可手段が、送信先のデータ通信装置が受信可能に
なってから所定時間後に、前記第２ダイレクトメモリア
クセス手段による送信を許可するように構成すること
が、好ましい。もし、送信先のデータ通信装置が受信可
能になってから直ちにその送信先にデータを送信するこ
とを許している場合、最初、循環している複数のデータ
が、いずれかのデータ通信装置の処理の遅延により、前
のデータの送信が遅れると、データ受信と次のデータ受
信との間隔が非常に短くなって、環状になされているデ
ータ通信のライン上の一部に偏ってデータが循環するこ
とになり、不均一なタイミングで各データ通信装置がデ
ータを受信することになる。このような通信状態では、
データの精度が低下するおそれがある。

【００２６】しかし、送信先が受信可能になっても、所
定時間の遅延の後、その送信先に送信を行うことによ
り、いずれかのデータ通信装置の処理の遅れによりデー
タの間隔が詰まるのを防止して、データ通信のライン上
でのデータ分布の均一状態を維持することができる。し
たがって、データ精度が維持される。

【００２７】この所定時間としては、送信先のデータ通
信装置が受信可能になってから、送信先のデータ通信装
置が次のデータ通信装置に中継すべきデータを送信する
までの時間またはこの時間以上の時間に設定することが
好ましい。データ通信装置は、自己が形成してデータ通
信ラインを循環させるデータ以外に、他のデータ通信装
置から受信したデータを中継して次のデータ通信装置に
送信させることにより、データ通信ラインを循環させる
データ、すなわち、「次のデータ通信装置に中継すべき
データ」も送信対象としている。

【００２８】例えば、自己が形成したデータの送信を先
に行っていることにより、続けて送信対象となる前記中
継すべきデータを送信する前に、次のデータを受信して
しまった場合には、第１ダイレクトメモリアクセス手段
がメモリ上に存在しこれから送信しようとする中継すべ
きデータ上に、新たに受信した中継すべきデータを上書
きしてしまう。このため、中継すべきデータは一つ間が
抜けたデータを送信してしまうことになり、データの連
続性が重要である場合には、正確なデータ通信ができな
くなるおそれがある。

【００２９】したがって、所定時間を、送信先のデータ
通信装置が次のデータ通信装置に中継すべきデータを送
信するまでの時間またはこの時間以上の時間に設定する
ことにより、必要なデータが必要な順序で連続して、デ
ータ通信ラインを循環することになり、これを受信した
データ通信装置は、一層正確なデータ処理をすることが
可能となる。

【００３０】この中継すべきデータを送信するまでの時
間としては、自己が形成したデータを中継すべきデータ
より先に送信するようにデータ通信装置が設定されてい
れば、その自己が形成したデータを送信するのにかかる
時間を設定することが好ましい。勿論それ以上の時間で
も良く、例えば、データ通信ラインを形成する複数のデ
ータ通信装置の内で、各自が形成したデータの送信時間
が最も長い時間またはそれ以上の時間を、全てのデータ
通信装置において所定時間として設定しても良い。この
自己が形成したデータの送信時間が最も長い時間以外
に、１回の送信にて送信すべきデータの送信にかかる時
間またはそれ以上の時間を所定時間として設定しても良
い。

【００３１】

【発明の実施の形態】

［実施の形態１］本発明の実施の形態１として内燃機関
の電子制御装置２を図１のブロック図に示す。電子制御
装置（以下、ＥＣＵという）２は、内燃機関への燃料供
給制御を司る第１マイクロコンピュータ４、内燃機関の
燃焼室に供給される混合気の点火時期制御を司る第２マ
イクロコンピュータ６、電子制御装置２の自己診断をし
てその診断情報を外部診断テスターに送信する機能を司
る第３マイクロコンピュータ８、自動変速装置に対する
自動変速制御を司る第４マイクロコンピュータ１０、波
形整形回路１２、入力回路１４、およびＡ／Ｄ変換器１
６を備えている。これらの４つのマイクロコンピュータ
４，６，８，１０をデータ通信装置としてデータ通信シ
ステムが構成されている。

【００３２】第１マイクロコンピュータ４には、図２に
示すごとく、この第１マイクロコンピュータ４で実行さ
れる各種演算プログラムおよび必要な燃料噴射量を噴射
するための燃料噴射弁の開弁時間を演算するのに用いら
れる各種テーブル等を記憶するリードオンリーメモリ
（以下、ＲＯＭという）４ａ、演算結果を一時的に記憶
するランダムアクセスメモリ（以下、ＲＡＭという）４
ｂ、ＲＯＭ４ａのプログラムに基づいて演算を行い、必
要に応じて演算結果をＲＡＭ４ｂに書き込んだり各種の
信号を出力したりするとともに第１マイクロコンピュー
タ４全体の制御を司る中央演算装置（以下、ＣＰＵとい
う）４ｃ、およびＣＰＵ４ｃを介さずにＲＡＭ４ｂに直
接アクセスしてそのデータを読み出してデータ信号とし
て出力したり、あるいは外部から入力したデータを直接
ＲＡＭ４ｂに書き込むダイレクトメモリアクセスコント
ローラ（以下、ＤＭＡＣという）４ｄが備えられてい
る。

【００３３】第２マイクロコンピュータ６、第３マイク
ロコンピュータ８、第４マイクロコンピュータ１０に
は、第１マイクロコンピュータ４に内蔵されるハード構
成と同じ構成が備えられており、各ＲＯＭ４ａの内容
は、上述した各制御のためのプログラムおよび各種デー
タが記憶されている。

【００３４】ＥＣＵ２の波形整形回路１２には、クラン
ク軸が３０゜回転するごとに１パルスの信号（ＮＥ）を
出力する回転センサ１８、内燃機関のカム軸が３６０゜
回転する毎に特定気筒の圧縮行程上死点前の所定角度位
置で第１の気筒判別信号（Ｇ１）を出力する第１の気筒
判別センサ２０、および前記気筒別信号に対してクラン
ク軸で３６０゜（３６０゜ＣＡ）ずれた位置にて第２の
気筒判別信号（Ｇ２）を出力する第２の気筒判別センサ
２２が接続されている。回転数信号（ＮＥ）、第１の気
筒判別信号（Ｇ１）、および第２の気筒判別信号（Ｇ
２）は、波形整形回路１２に入力された後、第１マイク
ロコンピュータ４および第２マイクロコンピュータ６へ
入力される。

【００３５】ＥＣＵ２の入力回路１４には、スロットル
弁が全閉状態であることを示す信号（ｉＤＬ）を出力す
るアイドルスイッチ２４、自動変速機のシフト位置がニ
ュートラルであることを示す信号（ＮＳＷ）を出力する
ニュートラルスイッチ２６、スタータが通電状態である
ことを示す信号（ＳＴＡ）を出力するスタータスイッチ
２８等のスイッチが接続され、入力回路１４を通じてレ
ベル交換され、第１マイクロコンピュータ４および第２
マイクロコンピュータ６へ入力される。

【００３６】更にＥＣＵ２のＡ／Ｄ変換器１６には、内
燃機関の吸入空気量を電圧に変換して出力するエアフロ
メータ３０、内燃機関の冷却水温を抵抗値として出力す
る水温センサ３２、内燃機関の吸気温度を抵抗値として
出力する吸気温センサ３４、スロットル開度を抵抗値と
して出力するスロットルセンサ３６、および電源電圧を
モニタするためにバッテリ３８が接続され、Ａ／Ｄ変換
器１６を介して、その出力値が第１マイクロコンピュー
タ４へ転送される。

【００３７】上記４つのマイクロコンピュータ４，６，
８，１０は以下の５本のラインにより接続されている。
第１マイクロコンピュータ４を基準にすると、第２マ
イクロコンピュータ６へデータを送信するためのＳＯＵ
Ｔ、第４マイクロコンピュータ１０からデータを受信
するためのＳｉＮ、データの同期をとるための同期信
号をマイクロコンピュータ６〜１０へ送るためのＣＬ
Ｋ、第２マイクロコンピュータ６が受信可能状態であ
ることを示す信号を受けるためのＣＴＳ、第１マイク
ロコンピュータ４自身が受信可能状態であることを示す
信号を第４マイクロコンピュータ１０へ送るためのＲＴ
Ｓの各ラインである。他のマイクロコンピュータ６〜１
０に関しても、ＣＬＫが同期信号を受けている以外は第
１マイクロコンピュータ４と同様である。

【００３８】上述のＳＯＵＴ→ＳｉＮの通信ラインによ
り、４つのマイクロコンピュータ４〜１０は、第１マイ
クロコンピュータ４→第２マイクロコンピュータ６→第
３マイクロコンピュータ８→第４マイクロコンピュータ
１０→第１マイクロコンピュータ４→…と、通信データ
を送信することにより、データを環状に循環させること
ができる。

【００３９】そのデータの循環は次のようにして行われ
る。第１マイクロコンピュータ４がプログラムによりデ
ータ送信可能になっているとき、第２マイクロコンピュ
ータ６が受信可能であることがＲＴＳによって第１マイ
クロコンピュータ４に伝えられると、第１マイクロコン
ピュータ４からは、第１マイクロコンピュータ４内のあ
らかじめ定められたＲＡＭアドレスから始まるメモリの
内容を、あらかじめ定められたデータ長だけＳＯＵＴを
通じてＣＬＫに同期した形で、第２マイクロコンピュー
タ６へ送信する。第２マイクロコンピュータ６では、こ
のデータを受信して、あらかじめ定められた第２マイク
ロコンピュータ６内のＲＡＭ領域に書き込む。次に、第
２マイクロコンピュータ６から第３マイクロコンピュー
タ８へのデータの送信も同様に行われ、更に同様に、第
３マイクロコンピュータ８から第４マイクロコンピュー
タ１０へ、更に第４マイクロコンピュータ１０から第１
マイクロコンピュータ４へとデータは環状に送信されて
いく。

【００４０】ここで、第１マイクロコンピュータ４にお
けるＲＡＭ４ｂからＳＯＵＴへの送信出力およびその出
力をＳｉＮから受けた第２マイクロコンピュータ６にお
けるＲＡＭ４ｂへの書き込みは、マイクロコンピュータ
４，６内のプログラムの介在なしに、即ちＣＰＵ４ｃを
介さずに、マイクロコンピュータ４，６に備えられたＤ
ＭＡＣ４ｄによってハード的に行われる。第２マイクロ
コンピュータ６から第３マイクロコンピュータ８、第３
マイクロコンピュータ８から第４マイクロコンピュータ
１０、第４マイクロコンピュータ１０から第１マイクロ
コンピュータ４へのデータ送信も同様にして行われる。

【００４１】ここで、上記ＤＭＡＣ４ｄの機能を説明す
る。ＤＭＡ転送により１回に送信可能なデータバイト数
を６４バイト、ＤＭＡの受信側にて所定のＲＡＭアドレ
スに一度にデータを書き込めるバイト数を２バイト、転
送同期クロック周波数を１ＭＨｚ、６４バイト送るのに
かかる時間を約１．５ｍｓとする。また、図１１に示す
ように、データをすべて受信完了するとＤＭＡ受信完了
割込みを発生させる機能をすべてのマイクロコンピュー
タ４〜１０のＤＭＡＣ４ｄは備えているものとする。こ
の受信完了時には、次の図３で説明するＲＡＭ４ｂ内の
所定の領域への転送も完了している。

【００４２】図３に示すように、各々のマイクロコンピ
ュータ４〜１０のＲＡＭ４ｂ内のＤＭＡ転送領域をＡ〜
Ｄの４種類の領域に分ける。まず第１マイクロコンピュ
ータ４のＤＭＡ転送領域を考えると、Ａ領域は第１マイ
クロコンピュータ４におけるリード・ライト可能な領域
（第１マイクロコンピュータ４が形成したデータの格納
領域）、Ｄ領域は第４マイクロコンピュータ１０よりの
データの受信領域でリードオンリー、Ｃ領域は第３マイ
クロコンピュータ８より第４マイクロコンピュータ１０
を中継して来たデータの受信領域でリードオンリー、Ｂ
領域は第２マイクロコンピュータ６よりマイクロコンピ
ュータ８，１０を中継して来たデータの受信領域でリー
ドオンリーである。つまり、Ａ＋Ｄ＋Ｃが第２マイクロ
コンピュータ６への送信領域でＤ＋Ｃ＋Ｂが第４マイク
ロコンピュータ１０からの受信領域となる。この場合、
Ｄ＋Ｃが送受信がオーバーラップした部分となり、デー
タ通信の中継領域（第１マイクロコンピュータ４が中継
すべきデータの格納領域）となる。

【００４３】次に、第２マイクロコンピュータ６のＤＭ
Ａ転送領域について説明すると、送信領域はＢ＋Ａ＋
Ｄ、受信領域はＡ＋Ｄ＋Ｃ、中継領域はＡ＋Ｄとなる。
第３マイクロコンピュータ８の場合はそれぞれＣ＋Ｂ＋
Ａ、Ｂ＋Ａ＋Ｄ、Ｂ＋Ａとなり、第４マイクロコンピュ
ータ１０の場合はＤ＋Ｃ＋Ｂ、Ｃ＋Ｂ＋Ａ、Ｃ＋Ｂとな
る。すなわち、第１マイクロコンピュータ４に形成され
て発せられたＡ領域のデータは、第２マイクロコンピュ
ータ６→第３マイクロコンピュータ８→第４マイクロコ
ンピュータ１０と順次送信されて、全てのマイクロコン
ピュータ４〜１０より参照可能となる。第２マイクロコ
ンピュータ６にて形成されて発せられるＢ領域のデー
タ、第３マイクロコンピュータ８にて形成されて発せら
れるＣ領域のデータ、第４マイクロコンピュータ１０に
て形成されて発せられるＤ領域のデータも同様にすべて
のマイクロコンピュータ４〜１０により参照可能とな
り、データの共有化が図られる。また、実際のバイト数
の割り当ては最大転送バイト数が６４バイトの場合、一
例としてＡ：３６バイト、Ｂ：１８バイト、Ｃ：１０バ
イト、Ｄ：１０バイトとなる。

【００４４】次に、上述したデータの転送シーケンスの
概要を図４を用いて説明する。通信開始時に、マスター
マイクロコンピュータである第１マイクロコンピュータ
４にて、ＤＭＡの起動をかけ、第１のデータＤｔ１（＝
Ａ＋Ｄ＋Ｃ）を第２マイクロコンピュータ６へ送信す
る。この時、第２マイクロコンピュータ６がこのデータ
を受信し、この所要時間は５６バイト転送で約１．３ｍ
ｓとなる。そして全てデータが受信されたところで受信
不可能であることを示すため第２マイクロコンピュータ
６のＲＴＳが「１」となり、受信完了割込みが発生す
る。第２マイクロコンピュータ６では、その割込みルー
チン内で次の第３マイクロコンピュータ８への第１のデ
ータＤｔ１（＝Ｂ＋Ａ＋Ｄ）の送信起動を行う。そし
て、それとともに第２マイクロコンピュータ６は、送信
起動を行った後、ＲＴＳを「０」とし、再び受信可能状
態になったことを第１マイクロコンピュータ４へ知らせ
る。

【００４５】第１マイクロコンピュータ４では、第１の
データＤｔ１を送信後、第２マイクロコンピュータ６の
ＲＴＳを監視し、ＲＴＳが再び「０」となった時点以後
のタイミングで、ＤＭＡの起動をかけ第２のデータＤｔ
２を送信する。また、第３マイクロコンピュータ８は、
第２マイクロコンピュータ６より第１のデータＤｔ１を
受信後、第４マイクロコンピュータ１０に第１のデータ
Ｄｔ１（＝Ｃ＋Ｂ＋Ａ）を送信する。

【００４６】最後に第４マイクロコンピュータ１０はそ
のデータを受信し、同様に第１マイクロコンピュータ４
へ第１のデータＤｔ１（＝Ｄ＋Ｃ＋Ｂ）を送信する。こ
のような、シーケンスにより、環状の通信ラインに第１
のデータＤｔ１の循環が行われる。

【００４７】また、第１マイクロコンピュータ４からの
第２のデータＤｔ２についても同様の転送シーケンスに
よって通信が行われる。以上のように構成されているこ
とにより、４つのマイクロコンピュータ４，６，８，１
０を環状に結んでいる通信ライン上を図１０のように常
に２つのデータＤｔ１，Ｄｔ２が回ることになり、１つ
のデータを回す場合と比べて、通信データの受信頻度が
大きくなって、データの受信間隔が短くなる。このこと
により、各マイクロコンピュータ４〜１０にて、他のマ
イクロコンピュータ４〜１０にて検出あるいは演算され
たデータを高頻度で受け取ることができ、それらのデー
タの詳細な変化状態を把握することができる。したがっ
て、マイクロコンピュータ４〜１０の間において精度と
信頼性の高いデータ通信が可能となる。

【００４８】次に、上述の機能を実現するために、各マ
イクロコンピュータ４〜１０にて実施される処理をフロ
ーチャートに基づいて説明する。図５に第１マイクロコ
ンピュータ４（マスタマイクロコンピュータ）のイニシ
ャルＤＭＡ起動処理のフローチャート、図６に第２、
３、４マイクロコンピュータ６〜１０（スレーブマイク
ロコンピュータ）のイニシャル処理のフローチャート、
図７に全マイクロコンピュータ４〜１０の受信完了割込
み処理のフローチャート、図８に全マイクロコンピュー
タ４〜１０の２ｍｓ毎のタイマー割込み処理のフローチ
ャートを示す。

【００４９】図５において、通信開始時に、マスタ側、
即ち第１マイクロコンピュータ４のイニシャルルーチン
としてのイニシャルＤＭＡ起動処理を行う。まずステッ
プ５０１で送信データの初期セットを行い、ステップ５
０２でＤＭＡ送受信許可を行う。これはＤＭＡＣ４ｄを
操作することで設定する。そしてステップ５０３でＤＭ
Ａ受信完了割込み処理の許可、即ち後述する図７の受信
完了割込み処理の実行を許可し、更にステップ５０４で
ＤＭＡＣ４ｄに対してＤＭＡ受信起動を行ってから他の
マイクロコンピュータ６〜１０の準備が完了するまでの
十分な時間待機した後、ステップ５０５でＤＭＡＣ４ｄ
に対してＤＭＡ送信起動を行い、ＤＭＡＣ４ｄによって
通信ラインへ第２マイクロコンピュータ６に向けて、第
１のデータＤｔ１を発する。

【００５０】上記ステップ５０５の前で十分な時間待機
するのは、受信側の第２マイクロコンピュータ６が受信
可能でないと第１マイクロコンピュータ４から送信され
る第１のデータＤｔ１が見落とされる可能性があるため
である。次にステップ５０６にて、第１のデータＤｔ１
が送信完了か否かを判別する。まだ送信中ならば送信完
了まで待ち、送信が完了したらステップ５０７へと進
む。

【００５１】ステップ５０７では、第２マイクロコンピ
ュータ６のＲＴＳ（第１コンピュータ４でいうとＣＴ
Ｓ）が「０」か否かを判別する。ＲＴＳが「０」でない
時は第２マイクロコンピュータ６がまだ受信データの処
理中等で受信可能状態でないため、受信可能状態、即
ち、ＲＴＳが「０」となるまで待つ。そしてＲＴＳが
「０」となったらステップ５０８へと進み、再びＤＭＡ
送信起動を行い、ＤＭＡＣ４ｄにより通信ラインへ第２
マイクロコンピュータ６に向けて第２のデータＤｔ２を
発する。

【００５２】図６はスレーブ側、即ちマイクロコンピュ
ータ６〜１０の各イニシャル処理である。ステップ６０
１〜６０３は、各々図５のステップ５０１〜５０３の各
処理と同様の処理である。次にステップ６０４でＲＴＳ
を操作しＤＭＡ受信起動を行い、ＤＭＡ受信可能な状態
とする。そして、ステップ６０５において、受信完了フ
ラグ（後述するステップ７０１の受信処理中で通信エラ
ーでない場合に「１」に設定される）をモニタして、受
信完了フラグ＝０である限り、受信を待つスタンバイ状
態となる。ただし、前述の理由により、第１マイクロコ
ンピュータ４がＤＭＡＣ４ｄに対してＤＭＡ送信起動
（ステップ５０５）を行う前に、特に第２マイクロコン
ピュータ６がステップ６０５のスタンバイ状態に到達す
るように、第１マイクロコンピュータ４側では上記ステ
ップ５０５の前で十分な時間待機している。

【００５３】次に図７の受信完了割込み処理について説
明する。第１マイクロコンピュータ４よりのデータが第
２マイクロコンピュータ６にすべて受信されると、第２
マイクロコンピュータ６のＤＭＡＣ４ｄにおいて受信完
了割込み信号が発生する。この受信完了割込み信号によ
り、第２マイクロコンピュータ６において、図７の受信
完了割込み処理が実行される。

【００５４】ステップ７０１では、通信エラー判定処
理、上述した受信完了フラグを「１」に設定する処理、
受信データの加工処理等の受信処理を行っている。ステ
ップ７０２では、ＤＭＡ送信処理が完了しているか否か
を判別し、完了していない場合は、送信実行フラグを
「０」とし、この受信完了割込み内では、ＤＭＡの送信
起動は行わずに本処理を終了する。

【００５５】送信が完了している場合は、ステップ７０
３へと進み、送信先のマイクロコンピュータ、ここでは
第３マイクロコンピュータ８のＲＴＳが「０」であるか
否かを判別する。ＲＴＳが「０」でない場合は、第３マ
イクロコンピュータ８が他の割込み処理の負荷の増大な
どによりまだ前回に第２マイクロコンピュータ６から送
信したデータの受信完了割込み処理が終了しておらず、
受信可能状態になっていないことを示している。この場
合は、このままＤＭＡＣ４ｄに対してＤＭＡ送信起動を
行ってもデータは送信されないので、送信実行フラグを
「０」とし、この受信完了割込み内では、ＤＭＡ送信起
動は行わずに本処理を終了する。

【００５６】ＲＴＳが「０」の場合は、第３マイクロコ
ンピュータ８が受信可能状態となっているためステップ
７０４にて送信実行フラグを「１」とし、ステップ７０
６で送信データの書き込み処理を行い、ステップ７０７
にてＤＭＡ送信起動処理を行って、ＤＭＡＣ４ｄに、第
３マイクロコンピュータ８へのデータの送信を行わせ本
処理を終了する。

【００５７】更に第２マイクロコンピュータ６より発信
したデータは、図６，７に示した同様の手順により、第
３マイクロコンピュータ８に受信され、第４マイクロコ
ンピュータ１０へと発信される。第４マイクロコンピュ
ータ１０においても同様の手順により受信し第１マイク
ロコンピュータ４へと発信され、第１マイクロコンピュ
ータ４が図７の手順により受信し、まだ第２マイクロコ
ンピュータ６へと発信する。なお、送信されるデータの
内容については、図３，４で説明したごとくである。

【００５８】このようにして、各マイクロコンピュータ
４〜１０のＤＭＡＣ４ｄがデータを受信すると、ＤＭＡ
Ｃ４ｄにおいて受信完了割込み信号が発生する。この受
信完了割込み信号により、そのマイクロコンピュータに
おいて、図７の受信完了割込み処理が実行され、その受
信完了割込み処理において、ＤＭＡＣ４ｄに対してＤＭ
Ａ送信起動（ステップ７０７）がなされて、次のマイク
ロコンピュータに中継するデータとステップ７０６で付
加されたデータがＤＭＡＣ４ｄにより送信される。

【００５９】次に図８のタイマー割込み処理について述
べる。前述したように本実施の形態では、４つのマイク
ロコンピュータ４〜１０を環状に結んでいる通信ライン
上を常に２つのデータが回るようにしている。しかしな
がら図７のところで述べたように、第１のデータＤｔ１
を送信後、第２のデータＤｔ２を受信し受信完了割込み
内で、この第２のデータＤｔ２を送信先のマイクロコン
ピュータへ送信しようとした際に、送信先のマイクロコ
ンピュータにて第１のデータＤｔ１の受信処理が遅れ
て、未だ受信可能状態になっていない場合には、この第
２のデータＤｔ２を送信することができない。このとき
に単に送信を中止したのでは、第２のデータＤｔ２は、
ここで途切れてしまい、４つのマイクロコンピュータ４
〜１０を循環する通信データは１つとなってしまう。

【００６０】そこで本実施の形態では、このように送信
先のマイクロコンピュータが受信可能状態になっていな
くて送信を行うことができない場合には、所定時間毎に
割込み処理されるタイマー割込み処理にて、送信先のマ
イクロコンピュータのＲＴＳを監視し、送信先のマイク
ロコンピュータが受信可能状態になった時点以後にリカ
バリー送信を行うこととしている。このようにすること
により、４つのマイクロコンピュータ４〜１０を環状に
結んでいる通信ライン上を、常に２つのデータを回るよ
うに維持することが可能となる。

【００６１】以下、このタイマー割込み処理について図
８のフローチャートにしたがって説明する。本処理は、
各マイクロコンピュータ４〜１０にて、電源供給後、所
定時間毎（例えば本実施の形態では２ｍｓ毎）に割込み
処理される。図８において、まず、ステップ８０１にて
前述の図７で説明した送信実行フラグが「０」か否かを
判別する。

【００６２】送信実行フラグが「１」の場合はすでに前
述の受信完了割込みのＤＭＡ送信起動（ステップ７０
７）によりデータが送信されているため、このまま本処
理を終了する。送信実行フラグが「０」の場合は、前述
の受信完了割込みでは送信先のマイクロコンピュータが
受信可能状態になっていなくてデータのＤＭＡ送信起動
（ステップ７０７）が行えなかった場合である。

【００６３】このような場合は、ステップ８０２にて送
信先のマイクロコンピュータのＲＴＳが「０」であるか
否かを判別し、ＲＴＳが「０」となっていない場合は、
まだ受信可能状態になっていない場合であるので本タイ
ミングでは送信は行わず本処理を終了し、次の割込みタ
イミングにて、再度ＲＴＳが「０」か否かを判別する。

【００６４】ＲＴＳが「０」である場合は、ステップ８
０３へ進み、ＤＭＡＣ４ｄにおける送信処理が完了して
いるか否かを判別し、完了していればステップ８０４へ
進み、完了していない場合は、本処理を終了する。ステ
ップ８０４では、送信データの書き込み処理を行い、ス
テップ８０５にてＤＭＡＣ４ｄに対してＤＭＡ送信起動
を行う。また、その後、ステップ８０６にてデータの送
信を行ったことを示す送信実行フラグを「１」とし本処
理を終了する。

【００６５】なお、このタイマー割り込み処理の周期に
ついては、もう一方のデータ（上述の説明では第１のデ
ータＤｔ１）が１周回ってきて、再びＤＭＡ送信起動を
行う前に送信は終えておくことが好ましい。また、あま
り短くても割込み処理が頻繁に入り、他の制御に影響を
およぼすのでこれらを考慮して決定する。（本実施の形
態では、以上を考慮し２ｍｓ周期としている。） 図９は、受信完了割込みにてＤＭＡ送信起動を行おうと
した際に、送信先のマイクロコンピュータが受信可能状
態になっていなくてＤＭＡ送信処理ができず、タイマー
割込みにて図８に示したリカバリー送信を行った場合の
タイミングチャートである。

【００６６】この図では、まず第１マイクロコンピュー
タ４が第１のデータＤｔ１を第２マイクロコンピュータ
６へ送信している。その後、第１マイクロコンピュータ
４は、第２のデータＤｔ２を第４マイクロコンピュータ
１０より受信し、受信完了割込み処理において、このデ
ータを送信先の第２マイクロコンピュータ６へ送信しよ
うとした（時刻ｔ１）が、第２マイクロコンピュータ６
では他の割込み処理の負荷の増大などにより第１のデー
タＤｔ１の処理が遅れ、この時刻ｔ１ではまだＲＴＳが
「１」で受信可能状態になっていなかった。このため第
１マイクロコンピュータ４では、受信完了割込み内で
は、ＤＭＡＣ４ｄに対するＤＭＡ送信起動処理は行って
いない。その後、第１マイクロコンピュータ４では、時
刻ｔ１以後に発生する２ｍｓタイマー割込みのタイミン
グ（時刻ｔ２）にて、第２コンピュータのＲＴＳが
「０」であるか否かを判別している。この時刻ｔ２にて
も、ＲＴＳは「１」であるので、ステップ８０１では肯
定判定されても、ステップ８０２では否定判定されて、
ステップ８０５のＤＭＡ送信起動はなされない。そし
て、次の２ｍｓのタイマー割込みのタイミング（時刻ｔ
３）では、ＲＴＳは「０」に変わっているので、ステッ
プ８０１，８０２，８０３ともに肯定判定され、ステッ
プ８０４，８０５，８０６が実行され、第２のデータＤ
ｔ２が第２マイクロコンピュータ６へＤＭＡ送信され
る。

【００６７】本実施の形態は、上述のごとく構成されて
いることにより、４つのマイクロコンピュータ４〜１０
を環状に結んでいる通信ライン上を図１０のように常に
２つのデータＤｔ１，Ｄｔ２が循環することになり、１
つのデータを循環させる場合と比べて、通信データの受
信頻度が大きくなって、データの受信間隔が短くなる。
このことにより、各マイクロコンピュータ４〜１０に
て、他のマイクロコンピュータ４〜１０にて検出あるい
は演算されたデータを高頻度で受け取ることができ、そ
れらのデータの詳細な変化状態が把握することができ
る。したがって、マイクロコンピュータ４〜１０間にお
いて精度と信頼性の高いデータ通信が可能となる。

【００６８】更に、上述したごとく、図８のタイマー割
込み処理が存在していることにより、循環している通信
データの数が当初の状態に維持され、マイクロコンピュ
ータ４〜１０間のデータ通信における精度と信頼性の高
さが維持される。上記実施の形態において、ＤＭＡＣ４
ｄが、第１ダイレクトメモリアクセス手段および第２ダ
イレクトメモリアクセス手段に該当し、図５の処理が請
求項１のイニシャルデータ送信手段としての処理に該当
し、図７，８の処理がデータ送信許可手段としての処理
に該当する。

【００６９】［実施の形態２］次に、最大転送バイト数
を越えたデータ（例えば６４バイト以上）を分割して転
送する場合を考慮した実施の形態２について説明する。
本実施の形態では、分割されたデータを順番に抜けなく
送信するために、ＲＴＳが「１」から「０」となった場
合に、直ちに送信するのではなく、所定時間待って送信
する手順を採用している。

【００７０】この送信手順を図１３，１４の転送ＲＡＭ
の配置例を基に、図１５，１６の検索テーブル、図１７
の送信データ書き込み処理のフローチャート、図１８の
受信データコピー処理のフローチャート、その他、図１
９〜２５を用いて説明する。尚、前述した実施の形態１
に対して、ハードウェア的には、各マイクロコンピュー
タ４〜１０は、送信先のマイクロコンピュータが受信可
能状態であることを示す信号を受けるためのＣＴＳが、
ＲＴＳ＝「１」からＲＴＳ＝「０」に切り替わった時刻
からの経過時間を測定するために、ＲＴＳの立ち下がり
エッジの時刻を自動的に記憶する機能を持ったポートに
割り付けられている点が異なる。またソフトウェア的に
は、図１５，１６に示した検索テーブルおよび図１７，
１８の処理が加わった以外に、図５の第１マイクロコン
ピュータ４のイニシャルＤＭＡ起動処理の代りに図１９
の第１マイクロコンピュータ４のイニシャルＤＭＡ起動
処理がなされ、図７の受信完了割込処理の代りに図２０
の受信完了割込処理がなされ、図８の２ｍｓタイマー割
込処理の代りに図２１の２ｍｓタイマー割込処理がなさ
れている点が異なる。

【００７１】図１９の第１マイクロコンピュータ４のイ
ニシャルＤＭＡ起動処理の内、ステップ１３０１〜１３
０７，１３０９は、図５のステップ５０１〜５０８の処
理と同じであるが、図１９側には、ステップ１３０７と
ステップ１３０９との間に、ＲＴＳが「０」となってか
ら所定時間経過したかを判定して経過するまで時間待ち
する処理（ステップ１３０８）が含まれている点が異な
る。図２０の受信完了割込処理の内、ステップ１５０
２，１５０３，１５０５，１５０６，１５０８は、図７
のステップ７０２〜７０５，７０７の処理と同じである
が、図２０側には、ステップ１５０３とステップ１５０
５との間に、ＲＴＳが「０」となってから所定時間経過
したかを判定し、経過していなければステップ１５０６
へ移行し、経過していればステップ１５０５へ移行する
処理（ステップ１５０４）が含まれている点、ステップ
１５０１が受信データコピー処理を呼び出す点およびス
テップ１５０７が図１７の送信データ書き込み処理を呼
び出す点が異なる。

【００７２】図２１の２ｍｓタイマー割込処理の内、ス
テップ１６０１，１６０２，１６０４，１６０６，１６
０７は、図８のステップ８０１〜８０３，８０５，８０
６の処理と同じであるが、図２１側には、ステップ１６
０２とステップ１６０４との間に、ＲＴＳが「０」とな
ってから所定時間経過したかを判定し、経過していなけ
れば処理を抜け、経過していればステップ１６０４へ移
行する処理（ステップ１６０３）が含まれている点およ
びステップ１６０５が図１７の送信データ書き込み処理
を呼び出す点が異なる。

【００７３】図１３に示すごとく、第１マイクロコンピ
ュータ４のＲＡＭ４ｂは、制御専用ＲＡＭ２０１、送信
・制御兼用ＲＡＭ２０２、送信専用ＲＡＭ２０３（転送
バッファ）の領域を備えている。ここで、送信・制御兼
用ＲＡＭ２０２と送信専用ＲＡＭ２０３は図３での領域
Ａに該当する。

【００７４】そこで例として冷却水温ＴＨＷ、吸気温Ｔ
ＨＡ、スロットルセンサ電圧値の２バイトＶＴＡ
（Ｈ），ＶＴＡ（Ｌ）を制御専用ＲＡＭ２０１のアドレ
スＡ１０１〜Ａ１０４に割り付ける。また、エンジン回
転数の２バイトＮＥ（Ｈ），ＮＥ（Ｌ）、エアフロメー
タ電圧値の２バイトＡＦＭ（Ｈ），ＡＦＭ（Ｌ）、アイ
ドルスイッチ状態ビットｉＤＬ、ニュートラルスイッチ
状態ビットＮＳＷ、スタータスイッチ状態ビットＳＴＡ
を送信・制御兼用ＲＡＭ２０２に配置する。更に、送信
専用ＲＡＭ２０３内にインデックスカウンタＣＯＵＮＴ
１とデータバッファＤＡＴＡ１とデータバッファＤＡＴ
Ａ２とを設定する。

【００７５】図１５はこのＤＡＴＡ１、ＤＡＴＡ２の値
をＣＯＵＮＴ１から検索するテーブルである。このデー
タ構造はインデックスカウンタＣＯＵＮＴ１（この実施
の形態では０〜１５の値をとる）とＲＡＭ４ｂのアドレ
スとを対応させたもので、インデックスカウンタＣＯＵ
ＮＴ１の値と、これに対応するＲＡＭ４ｂのアドレスを
並べたものとなっている。即ちＣＯＵＮＴ１＝０の時、
ＴＨＷのアドレスＡ１０１、ＴＨＡのアドレスＡ１０２
を指し、ＣＯＵＮＴ１＝１の時、ＶＴＡ（Ｈ）のアドレ
スＡ１０３、ＶＴＨ（Ｌ）のアドレスＡ１０４を指すこ
とになる。以下同様に、ＣＯＵＮＴ１＝１５の時のアド
レスＡ１３１，Ａ１３２までの３２個のデータアドレス
をテーブルに記憶している。

【００７６】そこで、図１７の送信データ書き込み処理
のフローチャートにしたがってＤＡＴＡ１，ＤＡＴＡ２
の書き込み処理を説明する。この処理は、図２０のステ
ップ１５０７あるいは図２１のステップ１６０５より呼
び出される。

【００７７】まず、図１７のステップ１００１でＣＯＵ
ＮＴ１の値が一時記憶域、例えばレジスタＡにロードさ
れる。このレジスタＡの値は、ステップ１００２で１だ
けカウントアップされ、ステップ１００３で最大値１５
との比較が行われる。１５より大きい場合はステップ１
００４，１００５で、ＣＯＵＮＴ１が０リセットされる
が、１５以下の場合は、ステップ１００５でＣＯＵＮＴ
１はレジスタＡの値で更新される。

【００７８】次に、ステップ１００６で図１５のテーブ
ルによりインデックスカウンタに応じたＲＡＭアドレス
が検索され、ステップ１００７でその検索したアドレス
から読み取って、ＤＡＴＡ１，２にデータを書き込み、
処理を終了する。したがって、その後のＤＭＡＣ４ｄに
よる送信起動（ステップ１５０８，１６０６）により、
ＤＡＴＡ１，２の内容が送信される。

【００７９】このとき、ＴＨＷ、ＴＨＡ，ＶＴＡ等の各
２バイトずつの送信タイミングは、本実施の形態の場
合、受信完了割込タイミングが１６回生じる内で各１回
となる。したがって、比較的送信タイミングが遅くて良
いデータをこの方法で送るようにすることが好ましい。

【００８０】今度は第２マイクロコンピュータ６でのこ
のデータの復元方法について説明する。ＲＡＭ４ｂの配
置は図１４に示す。図１４の領域Ａ、即ち受信・制御兼
用ＲＡＭ６０２および受信専用ＲＡＭ６０３は図１３で
の領域Ａと同一で全く同じ配列となる。

【００８１】また、制御専用ＲＡＭ６０１には、送信さ
れて領域Ａの受信専用ＲＡＭ６０３に記憶されているデ
ータをコピーする制御専用ＲＡＭ６０１、即ちＴＨ
Ｗ′、ＴＨＡ′、ＶＴＡ′（Ｈ）、ＶＴＡ′（Ｌ）の各
領域をアドレスＢ１０１〜１０４に用意し配置する。た
だし、この並びは図１３の並びと同じでも良く、同じで
なくても良い。

【００８２】図１６に、受信したインデックスカウンタ
ＣＯＵＮＴ１′よりデータを検索してアドレスＢ１０１
〜Ｂ１０４にコピーしてＴＨＷ′、ＴＨＡ′、ＶＴＡ′
（Ｈ）、ＶＴＡ′（Ｌ）を復元するための検索テーブル
を示す。この検索テーブルの構造は図１５と同じであ
る。

【００８３】この受信データコピー処理は、上述したご
とく図２０のステップ１５０１のタイミングで行われ
る。受信データコピー処理では図１８に示すようにステ
ップ１１０１でインデックスカウンタＣＯＵＮＴ１′に
応じたＲＡＭアドレスをテーブルから検索し、ステップ
１１０２でその検索したアドレスにＤＡＴＡ１′，ＤＡ
ＴＡ２′の値をコピーする。各アドレスＢ１０１〜Ｂ１
０４へのコピーのタイミングも受信１６回に１回とな
る。

【００８４】このように、第１マイクロコンピュータ４
より第２マイクロコンピュータ６にデータを送信するこ
とができ、同様のテーブルを第３マイクロコンピュータ
８、第４マイクロコンピュータ１０にも持たせることに
より、第３マイクロコンピュータ８、第４マイクロコン
ピュータ１０にもデータが同様の手順で送信できる。

【００８５】このように、本実施の形態では、冷却水温
ＴＨＷ、吸気温ＴＨＡ、スロットルセンサ電圧値ＶＴＡ
（Ｈ），ＶＴＡ（Ｌ）等の一連のデータを、１回の送信
ですべて送信するのではなく、１６回に分割して送信先
のデータ通信装置に送信している。

【００８６】更に、図３に示すごとく、本実施の形態で
は、例えば第２マイクロコンピュータ６を例に挙げる
と、自己が形成したデータから、すなわちＲＡＭ４ｂの
領域Ｂから送信を行っている。このため、第２マイクロ
コンピュータ６における他の割込処理の負荷増大により
送信開始が遅れて、図２４に示すごとく、第２マイクロ
コンピュータ６が領域Ｂのデータを送信している途中の
時刻Ｔ１で、第１マイクロコンピュータ４から次のデー
タ（Ａ，Ｄ，Ｃ）を受信してしまう場合がある。

【００８７】このような場合には、ＤＭＡＣ４ｄによる
ＲＡＭ４ｂへの書き込み処理により、未だに送信してい
ないＲＡＭ４ｂ上の領域Ａ，Ｄのデータ上に、新たに受
信したデータを上書きしてしまう。第２マイクロコンピ
ュータ６は、領域Ａのデータの送信を完了した後、時刻
Ｔ２から領域Ａ，Ｄのデータを送信する。したがって、
この時刻Ｔ２からは既に上書きされたデータを送信する
ことになる。

【００８８】このため、中継すべき領域Ａのデータは一
つ間が抜けたデータを送信してしまうことになる。この
ように間が抜けると、第３マイクロコンピュータ８およ
び第４マイクロコンピュータ１０にては受信したデータ
から、その変化を精密に捉えることが困難となり、デー
タの信頼性が低下し、制御の応答性に問題を生じる。

【００８９】また、本実施の形態では、図１３〜１８に
示したごとく、冷却水温ＴＨＷ、吸気温ＴＨＡ、スロッ
トルセンサ電圧値ＶＴＡ（Ｈ），ＶＴＡ（Ｌ）等の一連
のデータを１６回に分割して次の送信先のデータ通信装
置に送信しているので、例えば、図２５に示すごとく、
受信側のインデックスカウンタＣＯＵＮＴ１′の「４」
が抜けて「３」の次に「５」がくる状態が発生し、ＣＯ
ＵＮＴ１′＝「４」の際に得られるべきデータを得るこ
とができなくなり、受信側のマイクロコンピュータ、上
述した例では、第３，第４マイクロコンピュータ８，１
０では長時間、古いデータのままとなることから、正確
なデータ通信ができなくなる。この結果、第３，第４マ
イクロコンピュータ８，１０では円滑な制御が困難とな
り、制御の応答性に一層大きな問題を生じる可能性があ
る。

【００９０】したがって、送信先のマイクロコンピュー
タのＲＴＳが「０」であったとしても、直ちにＤＭＡ送
信起動ステップ１３０９，１５０８，１６０６に移行す
るのではなく、ステップ１３０８，１５０４，１６０３
にて、一旦、ＲＴＳが「１」から「０」に切り代ってか
らの時間、すなわちＲＴＳ＝「０」の継続時間を計測
し、その時間が予め定めた所定時間内である間は、送信
先のマイクロコンピュータには送信しないこととし、所
定時間が経過したタイミングで送信することにしてい
る。

【００９１】すなわち、図２２に示すごとく、第１マイ
クロコンピュータ４にて第４マイクロコンピュータ１０
からのデータＤｔ２の受信が完了し、時刻Ｔ１１にて、
そのデータＤｔ２を送信先の第２マイクロコンピュータ
６に送信しようとした場合、図２０の受信完了割込処理
のステップ１５０２にては既にデータＤｔ１の送信は完
了しているので肯定判定され、次のステップ１５０３に
て第２マイクロコンピュータ６のＲＴＳ＝「０」となっ
ているので、肯定判定される。

【００９２】次に、この時刻Ｔ１１でのステップ１５０
４にてＲＴＳが「１」から「０」に切り替わって（時刻
Ｔ１０）からの経過時間ｔが、ＣＴＳが割り付けられた
ポートから読み込んだＲＴＳの立ち下がり時刻Ｔ１０と
現在時刻Ｔ１１との比較により求められ、この経過時間
ｔが所定時間より大きければステップ１５０５，１５０
７の後にステップ１５０８にてＤＭＡ送信起動を行っ
て、データＤｔ２を第２マイクロコンピュータ６へ送信
する。経過時間ｔが所定時間以下であれば（図２２の場
合）、ＤＭＡ送信を起動せずにステップ１５０６の処理
の後、終了する。

【００９３】図２０の受信完了割込にて、ステップ１５
０８のＤＭＡ送信起動が実行されなかった場合には、図
２１に示す２ｍｓ間隔で実行される２ｍｓタイマー割込
処理のステップ１６０３にて前記経過時間ｔが判定さ
れ、時刻Ｔ１２での２ｍｓタイマー割込にて経過時間ｔ
が所定時間を経過していれば、ステップ１６０３にて肯
定判定されて、ステップ１６０４，１６０５の後に、ス
テップ１６０６にてＤＭＡ送信起動がなされ、データＤ
ｔ２が送信される。図２２の例では、この時刻Ｔ１２で
も経過時間ｔが所定時間を越えておらず、更に次の２ｍ
ｓタイマー割込のタイミングにて、経過時間ｔが所定時
間を越えたため、ステップ１６０６にてＤＭＡ送信起動
がなされ、データＤｔ２が送信されている。

【００９４】この所定時間ｔとしては、第１マイクロコ
ンピュータ４においては、図２３に示すごとく、第２マ
イクロコンピュータ６で領域Ａ，Ｄが送信前に書き換え
られることを防止する必要があるため、領域Ａ，Ｄ以前
に第２マイクロコンピュータ６が送信する領域Ｂのデー
タ（第２マイクロコンピュータ６が形成したデータ）の
送信時間ｔ０以上の時間に設定する必要がある。同じ
く、第２マイクロコンピュータ６においては第３マイク
ロコンピュータ８が領域Ｃのデータ（第３マイクロコン
ピュータ８が形成したデータ）を送信する時間以上の時
間を、第３マイクロコンピュータ８においては第４マイ
クロコンピュータ１０が領域Ｄのデータ（第４マイクロ
コンピュータ１０が形成したデータ）を送信する時間以
上の時間を、第４マイクロコンピュータ１０においては
第１マイクロコンピュータ４が領域Ａのデータ（第１マ
イクロコンピュータ４が形成したデータ）を送信する時
間以上の時間を、所定時間として設定する。

【００９５】また、このように各マイクロコンピュータ
４〜１０に異なる所定時間を設定せずに、例えば、領域
Ａ〜Ｄのデータを送信する時間の最大の時間またはそれ
以上の時間をすべてのマイクロコンピュータ４〜１０に
共通の所定時間として設定しても良い。本実施の形態例
では、第１マイクロコンピュータ４が送信データの最初
に送信する領域Ａのデータの送信時間が最も長い。例え
ば、領域Ａが、３６バイトであって、第１マイクロコン
ピュータ４による送信時間は約０．９ｍｓとすると、所
定時間として例えば１．０ｍｓに設定する。勿論、全領
域Ａ，Ｂ，Ｃ，Ｄを送信する時間またはそれ以上の時
間、例えば２．０ｍｓを設定しても良い。

【００９６】本実施の形態では、このように構成される
ことにより、分割して、別々に送信される一連のデータ
を、予め定めた順序で連続して、データ通信ラインに循
環させることができる。このことにより、各マイクロコ
ンピュータ４〜１０は、一層正確なデータ処理をするこ
とが可能となる。

【００９７】更に、このように所定時間を設けたことに
よる他の効果として、送信先のマイクロコンピュータが
受信可能になっても、所定時間の遅延の後、その送信先
のマイクロコンピュータに送信を行うことにより、いず
れかのマイクロコンピュータの処理の遅れによりデータ
の間隔が詰まるのを防止して、データ通信のライン上で
のデータ分布の均一状態を維持することができ、このこ
とによっても、データ精度が維持される。

【００９８】［その他］上述の実施の形態では、４つの
マイクロコンピュータ４〜１０を環状に結んでいる通信
ライン上に、常に２つのデータが循環する場合を説明し
てきたが、更に、常に３つのデータが循環するように、
あるいは常に４つのデータが循環するようにすることも
同様に可能である。

【００９９】３つのデータを循環させる場合は、図５に
示したイニシャルＤＭＡ起動処理の最後のステップ５０
８の後に、更にステップ５０６，５０７，５０８の処理
を加えれば良い。４つのデータを循環させる場合は、更
にステップ５０６，５０７，５０８の処理を加えれば良
い。すなわち、循環したいデータの数−１だけ、ステッ
プ５０５の後に、ステップ５０６，５０７，５０８の処
理を連結すれば良い。

【０１００】このように３つ、４つと多くのデータを循
環させることにより、更に高速に各マイクロコンピュー
タ４〜１０間の通信を行うことが可能となる。また、上
述の実施の形態では、４つのマイクロコンピュータ４〜
１０におけるＤＭＡ送受信方式について説明してきた
が、この方式は、３つのマイクロコンピュータにも適用
でき、その場合、２または３つのデータを循環させるこ
とが可能である。

【０１０１】更に５つ以上のマイクロコンピュータ間の
ＤＭＡ送受信方式にも適用できる。この場合には、２か
らマイクロコンピュータの数までのデータを循環させる
ことが可能となる。また、上記実施の形態では、マスタ
ーマイクロコンピュータとしては第１マイクロコンピュ
ータ４のみであったが、第１マイクロコンピュータ４と
他のいずれか１つのマイクロコンピュータ、例えば第３
マイクロコンピュータ８とをマスターマイクロコンピュ
ータとし、第２マイクロコンピュータ６と第４マイクロ
コンピュータ１０とをスレーブマイクロコンピュータと
して、更にマスターマイクロコンピュータが実行する図
５の処理の代わりに、図１２のイニシャルＤＭＡ起動処
理を実行しても良い。図１２のステップ９０１〜９０５
の処理は図５のステップ５０１〜５０５の処理と同じで
ある。この場合、図１２の処理が請求項２のイニシャル
データ送信手段としての処理に該当し、この構成によ
り、２つのマイクロコンピュータ４，８から、データ通
信の開始時に、それぞれデータが１つ送信されるので、
合計２つのデータが４つのマイクロコンピュータ４〜１
０を循環することになる。また、２つのマイクロコンピ
ュータ４，８にて、図５の処理をそのまま実行しても良
い。この場合は、それぞれ２つのデータが通信開始時
に、各マイクロコンピュータ４，８から送信されるの
で、合計４つのデータが循環することになる。

【０１０２】また３つまたは４つのマイクロコンピュー
タをマスターマイクロコンピュータとして、図１２の処
理を実行させても良い。この場合は、３つまたは４つの
データが循環することになる。また、３つのマイクロコ
ンピュータをマスターマイクロコンピュータとして、１
つのマスターマイクロコンピュータに図５の処理を実行
させ、２つのマイクロコンピュータに図１２の処理を実
行させて、合計４つのデータを循環させても良い。

【０１０３】また、５つ以上のマイクロコンピュータを
環状に組み合わせた場合には、マイクロコンピュータの
数のデータ数まで循環可能であるので、例えば１つのマ
イクロコンピュータを、マスターマイクロコンピュータ
とした場合には、図５のステップ５０６〜５０８の処理
を、上述したごとく、循環させる所望のデータ数−１の
数だけ実行すれば、所望のデータを循環させることがで
きる。

【０１０４】また、循環させる所望のデータ数と同じ数
のマイクロコンピュータにて、図１２の処理を実行させ
れば、所望のデータを循環させることができる。この場
合に、図５あるいは、図５の処理に更にステップ５０６
〜５０８の処理を必要数追加した処理にて、所望の数の
データを循環させるようにしても良い。

【０１０５】また、上述の実施の形態では、受信完了割
込で次のマイクロコンピュータへの送信ができない場合
のリカバリー送信を、所定時間毎のタイマー割込み処理
において行う場合を説明してきたが、送信先のマイクロ
コンピュータのＲＴＳの立下がりエッジにて割込を起動
し、その割込処理内でリカバリー送信処理を行うように
してもよい。

【図面の簡単な説明】

【図１】 実施の形態１における内燃機関の電子制御装
置のブロック図である。

【図２】 電子制御装置内の各マイクロコンピュータの
ブロック図である。

【図３】 各マイクロコンピュータのＤＭＡ転送領域の
説明図である。

【図４】 各マイクロコンピュータ間のデータ転送シー
ケンスのタイミングチャートである。

【図５】 第１マイクロコンピュータのイニシャルＤＭ
Ａ起動ルーチンのフローチャートである。

【図６】 第２，３，４マイクロコンピュータのイニシ
ャルルーチンのフローチャートである。

【図７】 各マイクロコンピュータの受信完了割込み処
理のフローチャートである。

【図８】 各マイクロコンピュータの２ｍｓタイマー割
込処理のフローチャートである。

【図９】 タイマー割込みにてリカバリー送信を行った
場合のタイミングチャートである。

【図１０】 ２つの通信データの循環状態説明図であ
る。

【図１１】 全データ受信完了時にＤＭＡ受信完了割込
みが発生する状態を説明するためのタイミングチャート
である。

【図１２】 ２つのマスターマイクロコンピュータにて
起動されるイニシャルＤＭＡ起動ルーチンのフローチャ
ートである。

【図１３】 実施の形態２における転送ＲＡＭの配置説
明図である。

【図１４】 同じく転送ＲＡＭの配置説明図である。

【図１５】 同じく検索テーブルの説明図である。

【図１６】 同じく検索テーブルの説明図である。

【図１７】 同じく送信データ書き込み処理のフローチ
ャートである。

【図１８】 同じく受信データコピー処理のフローチャ
ートである。

【図１９】 同じく第１マイクロコンピュータのイニシ
ャルＤＭＡ起動ルーチンのフローチャートである。

【図２０】 同じく各マイクロコンピュータの受信完了
割込み処理のフローチャートである。

【図２１】 同じく各マイクロコンピュータの２ｍｓタ
イマー割込処理のフローチャートである。

【図２２】 同じく各マイクロコンピュータ間のデータ
転送シーケンスのタイミングチャートである。

【図２３】 その詳細説明図である。

【図２４】 所定時間を設けない場合のデータ送信説明
図である。

【図２５】 所定時間を設けない場合のインデックスカ
ウンタＣＯＵＮＴ１′の変化を示すタイミングチャート
である。

【図２６】 請求項１記載の発明の構成例示図である。

【図２７】 請求項２記載の発明の構成例示図である。

【図２８】 請求項３記載の発明の構成例示図である。

【符号の説明】

２…電子制御装置（ＥＣＵ） ４，６，８，１０…マイクロコンピュータ ４ａ…ＲＯＭ ４ｂ…ＲＡＭ ４ｃ…ＣＰＵ ４ｄ…ＤＭＡＣ １２…波形整形回路 １４…入力
回路 １６…Ａ／Ｄ変換器 １８…回転センサ ２０…第１の気筒判別センサ ２２…第２の気筒判別
センサ ２４…アイドルスイッチ ２６…ニュートラルスイッ
チ ２８…スタータスイッチ ３０…エアフロメータ ３２…水温センサ ３４…吸気温センサ ３６…ス
ロットルセンサ ３８…バッテリ

Claims (8)

【特許請求の範囲】
1. 【請求項１】受信したデータをメモリに転送し、該メモ
   リの内容の少なくとも一部を送信することによりデータ
   を中継するとともに、必要に応じて上記メモリ内容を読
   み出したりあるいは上記メモリ内容に付加データを追加
   するデータ通信装置を３つ以上用いて環状にデータ通信
   するデータ通信システムであって、 上記各データ通信装置が、 上記メモリへの転送を行う第１ダイレクトメモリアクセ
   ス手段と、 上記第１ダイレクトメモリアクセス手段による上記メモ
   リへの転送の完了に基づいて起動し、上記メモリの内容
   の少なくとも一部の送信を行う第２ダイレクトメモリア
   クセス手段と、 を備えるとともに、 上記データ通信装置の内の１つが、 更に、 データ通信の開始時に、データを２回以上送信するイニ
   シャルデータ送信手段を備えたことを特徴とするデータ
   通信システム。
2. 【請求項２】受信したデータをメモリに転送し、該メモ
   リの内容の少なくとも一部を送信することによりデータ
   を中継するとともに、必要に応じて上記メモリ内容を読
   み出したりあるいは上記メモリ内容に付加データを追加
   するデータ通信装置を３つ以上用いて環状にデータ通信
   するデータ通信システムであって、 上記各データ通信装置が、 上記メモリへの転送を行う第１ダイレクトメモリアクセ
   ス手段と、 上記第１ダイレクトメモリアクセス手段による上記メモ
   リへの転送の完了に基づいて起動し、上記メモリの内容
   の少なくとも一部の送信を行う第２ダイレクトメモリア
   クセス手段と、 を備えるとともに、 上記データ通信装置の内の２つ以上が、 更に、 データ通信の開始時に、データを１回以上送信するイニ
   シャルデータ送信手段を備えたことを特徴とするデータ
   通信システム。
3. 【請求項３】上記各データ通信装置に、更に、 送信先のデータ通信装置が受信可能になった後に上記第
   ２ダイレクトメモリアクセス手段による送信を許可する
   データ送信許可手段を備えたことを特徴とする請求項１
   または２記載のデータ通信システム。
4. 【請求項４】上記データ送信許可手段が、 データを受信した後、送信先のデータ通信装置が受信可
   能である場合に上記第２ダイレクトメモリアクセス手段
   に送信を許可し、受信不可能である場合に所定時間間隔
   で上記送信先のデータ通信装置が受信可能であるか否か
   を判定して判定が受信不可能から受信可能へ変化すると
   上記第２ダイレクトメモリアクセス手段に送信を許可す
   る請求項３記載のデータ通信システム。
5. 【請求項５】上記データ送信許可手段が、 送信先のデータ通信装置が次のデータ通信装置にデータ
   の送信を開始すると受信可能であると判断して、上記第
   ２ダイレクトメモリアクセス手段に送信を許可する請求
   項３記載のデータ通信システム。
6. 【請求項６】前記データ送信許可手段が、 送信先のデータ通信装置が受信可能になってから所定時
   間後に、前記第２ダイレクトメモリアクセス手段による
   送信を許可する請求項３〜５のいずれか記載のデータ通
   信システム。
7. 【請求項７】前記所定時間が、 送信先のデータ通信装置が受信可能になってから、送信
   先のデータ通信装置が次のデータ通信装置に中継すべき
   データを送信するまでの時間またはこの時間以上の時間
   である請求項６記載のデータ通信システム。
8. 【請求項８】前記データ通信装置が、前記メモリ内にあ
   るデータを送信するに際して、自己が形成したデータの
   次に前記中継すべきデータを送信するよう構成されてい
   ると共に、 前記所定時間が、前記自己が形成したデータの送信時間
   またはこの時間以上の時間である請求項６記載のデータ
   通信システム。