JPH08214445A - 回路遮断器 - Google Patents

Abstract

(57)【要約】 【目的】 変流器の二次出力特性のバラツキによる過電
流検出特性の変化をなくし、またノイズ等による誤動作
をなくす。 【構成】 Ａ−Ｄ変換回路は、電流検出手段及び負担回
路を介して各相の信号を一定周期でサンプリングする。
演算処理手段は、サンプリング値を、変流器の機種と定
格電流によるあらかじめ設定された特性曲線と比較して
レベルを判定し、そのレベルの模擬データをサンプリン
グ値として有効化する。演算処理手段は、各相のサンプ
リング値を夫々二乗して夫々一定周期毎に累算し、その
累算回数が設定計数値に達したときに最大のものを選択
する。選択された累算データを設定計数値で除算し、こ
の除算結果が所定のレベルに達したときには、その除算
結果を一定周期毎に累算し、この累算結果が所定値を越
えたときに回路遮断器を動作させる信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、事故電流を検出したと
きに主回路接点を開放させるという引き外し動作を行う
回路遮断器に関する。

【０００２】

【従来の技術】従来の回路遮断器においては、主回路接
点を開放させる引き外し動作を行わせる場合には、主回
路に設けた変流器により負荷電流を検出し、その出力信
号を利用している。即ち、主回路を構成する複数の交流
電路には、それぞれ変流器が配設されており、これら変
流器の出力端子は、電流検出回路の入力端子に接続され
ている。この電流検出回路は、変流器で検出した各相の
電流を全波整流しかつアナログ電圧に変換する全波整流
回路および抵抗等を含んで構成され、各相の電流値に応
じたレベルの各相のアナログ電圧値を出力する。そして
この電流検出回路の出力端子は、アナログ−デジタル
（Ａ−Ｄ）変換回路を介して制御手段たるマイクロコン
ピュータの入力ポートに接続され、さらにマイクロコン
ピュータの出力ポートは引き外し装置を駆動するサイリ
スタのゲートに接続されている。

【０００３】上記のように構成された回路遮断器におい
て、各相の変流器の出力信号は、ある一定のサンプリン
グ周期にてサンプリングされ、Ａ−Ｄ変換される。そし
てそのデータはマイクロコンピュータにて各相毎に実効
値が演算され、最大相が選択される。その後、最大相の
検出値に基づき、マイクロコンピュータが過電流と判断
した場合には、マイクロコンピュータの出力ポートより
引き外し動作の信号が出力され、サイリスタのゲートを
介して引き外し装置が駆動されて主回路接点の開放動
作、即ち引き外し動作が行われるようになっている。

【０００４】

【発明が解決しようとする課題】ところで上記従来構成
の回路遮断器では、変流器の二次出力特性に左右され易
いという問題がある。すなわち変流器の二次出力特性の
バラツキにより過電流特性が変化し、このため同じ製品
で同じ電流を通電した場合であっても、引き外し動作に
時間差が生じる問題があった。またノイズ等の誤信号に
よりマイクロコンピュータが正常な信号と判断し、引き
外し動作することがあった。

【０００５】本発明は上記のような問題点を解決するた
めになされたもので、その目的は、変流器の二次出力特
性のバラツキによる過電流引き外し特性の変化をなくす
ことができ、またノイズ等による誤動作もなくすことの
できる回路遮断器を提供することにある。

【０００６】

【課題を解決するための手段】本発明は上記目的を達成
するために、複数の交流電路に流れる負荷電流を検出す
るための変流器を含む電流検出手段と、この電流検出手
段による検出出力を負荷電流に応じたレベルの信号に変
換する負担回路と、この負担回路からの信号を一定周期
でサンプリングするＡ−Ｄ変換回路と、このＡ−Ｄ変換
回路によるサンプリング値に基づいた演算処理を行って
回路遮断器を動作させるための信号を出力する演算処理
手段とを備えた回路遮断器において、前記演算処理手段
を、前記Ａ−Ｄ変換器による信号サンプリング時におい
て、前記変流器の機種と定格電流によるあらかじめ設定
された特性曲線と比較し、定格電流に対しての割合を判
断して、サンプリング値の判定をするようにした第１の
判定手段と、この第１の判定手段により有効化された各
相のサンプリング値を夫々二乗する二乗演算手段と、こ
の二乗演算手段による各相用のサンプリング値の演算結
果を夫々について一定周期毎に累算する第１の加算手段
と、この第１の加算手段による累算回数を計数する計数
手段と、この計数手段が設定計数値に達したときに前記
第１の加算手段による各相用の累算データのうち最大の
ものを選択する最大相選択手段と、この最大相選択手段
により選択された累算データを前記設定計数値により除
算する除算手段と、この除算手段の除算結果が所定の動
作レベルに達したか否かを判定する第２の判定手段と、
この第２の判定手段によって前記除算結果が所定の動作
レベルに達した旨判定されたときに前記除算手段の除算
結果を一定周期毎に累算する第２の加算手段と、この第
２の加算手段の累算結果が所定値を越えたか否かを判定
する第３の判定手段と、この第３の判定手段による判定
結果に基づいて回路遮断器を動作させるための信号を出
力する出力手段とを含んだ構成としたものである（請求
項１）。

【０００７】この場合、最大相選択手段にて、特性曲線
と比較したサンプリング値を適性な状態と判定する構成
としても良い。（請求項２） さらに、第１の判定手段は、特性曲線とサンプリング値
との差が限度値以上の場合は、サンプリング値として模
擬データを利用する構成としても良い（請求項３）。

【０００８】

【作用】請求項１記載の手段によれば、Ａ−Ｄ変換回路
は、電流検出手段により検出され負荷電流に応じたレベ
ルの信号を一定周期でサンプリングするようになり、演
算処理手段は、このようなサンプリング値に基づいた演
算処理を行う。

【０００９】この場合、演算処理手段は、Ａ−Ｄ変換回
路による信号サンプリング時において、変流器の機種と
定格電流によるあらかじめ設定された特性曲線と比較
し、定格電流に対しての割合を判断してサンプリング値
のレベルを判定して、前記レベルの模擬データをサンプ
リング値として有効化する。

【００１０】このような演算処理が行われることによ
り、変流器の重畳ノイズによる悪影響が除去される。さ
らに、演算処理手段は、このように有効化された各相の
サンプリング値を夫々二乗すると共に、この二乗値を各
相に対応したものについて夫々一定周期毎に累算し、そ
の累算回数が設定計数値に達したときに上記二乗値の各
相用累算データのうち最大のものを選択すると共に、斯
様に選択された累算データを前記設定計数値で除算し、
この除算結果が所定のレベルに達したときにはその除算
結果を一定周期毎に累算し、この累算結果が所定値を越
えたときに回路遮断器を動作させるための信号を出力
し、これにより引き外し動作が行われる。従って、引き
外し動作のための演算処理をデジタル電圧信号によって
のみ行うことができる。

【００１１】請求項２記載の手段によれば、上記のよう
な演算処理時において、最大相選択手段においても、特
性曲線とサンプリング値とを比較するようにし、サンプ
リング値を正確なものとすることができる。

【００１２】請求項３記載の手段によれば、演算処理時
において、比較値と実際のサンプリング値との差が、限
度以上の状態の場合、サンプリング値に模擬データを、
サンプリング値として利用することにより、サンプリン
グ値を正確なものとすることができる。

【００１３】

【実施例】以下、本発明の一実施例について、図１乃至
図５を参照しながら説明する。全体の電気的構成の概略
を示す図１において、電源側端子２１ａ、２１ｂ、２１
ｃは、Ａ、Ｂ、Ｃ各相より成る三相交流電源に接続され
るもので、これらは夫々主回路接点２２ａ、２２ｂ、２
２ｃ及び交流電路たる主回路導体２３ａ、２３ｂ、２３
ｃを介して負荷側端子２４ａ、２４ｂ、２４ｃに接続さ
れている。

【００１４】変流器２５ａ、２５ｂ、２５ｃは、夫々
Ａ、Ｂ、Ｃ各相の主回路導体２３ａ、２３ｂ、２３ｃを
一次側導体とするもので、それらの二次側出力は整流回
路２６ａ、２６ｂ、２６ｃにより全波整流される。この
とき、整流回路２６ａ、２６ｂ、２６ｃの負側の各出力
端子はライン２７に共通に接続され、正側の各出力端子
は夫々ライン２８ａ、２８ｂ、２８ｃに接続されてい
る。

【００１５】負担回路２９ａ、２９ｂ、２９ｃは、整流
回路２６ａ、２６ｂ、２６ｃの出力電流を各相用のアナ
ログ電圧信号に変換するためのものであり、これらは図
２に示すように、前記ライン２８ａ、２８ｂ、２８ｃと
後述する電源回路３０との間に夫々抵抗Ｒ１、Ｒ２、Ｒ
３を接続することにより構成されている。

【００１６】従ってライン２８ａ、２８ｂ、２８ｃには
各抵抗Ｒ１、Ｒ２、Ｒ３での電圧降下に応じたアナログ
電圧信号Ｖａ、Ｖｂ、Ｖｃが出力されるものであり、各
アナログ電圧信号Ｖａ、Ｖｂ、Ｖｃの電圧レベルは、各
相の負荷電流値Ｉａ、Ｉｂ、Ｉｃに応じたものとなる。
つまり、以上述べた変流器２５ａ〜２５ｃ、整流回路２
６ａ〜２６ｃ及び負担回路２９ａ〜２９ｃによって、主
回路導体２３ａ、２３ｂ、２３ｃに流れるＡ、Ｂ、Ｃ各
相の負荷電流を検出するための電流検出手段３１が構成
されている。

【００１７】そして上記のような電流検出手段３１から
ライン２８ａ、２８ｂ、２８ｃに夫々出力される各相用
アナログ電圧信号Ｖａ、Ｖｂ、Ｖｃは、ダイオード３２
ａ、３２ｂ、３２ｃより成るダイオードＯＲ回路３２を
介してライン３３に与えられると共に、信号選択手段３
４に与えられるようになっている。

【００１８】上記信号選択手段３４は、アナログ電圧信
号Ｖａ、Ｖｂ、Ｖｃを所定の順序で択一的に通過させる
という選択動作を、外部からの動作指令信号に基づいて
繰返し実行するものであり、その具体的な構成について
は後述する。また信号選択手段３４の出力を増幅するた
めの差動増幅回路３５の具体的構成も後述する。

【００１９】Ａ−Ｄ変換回路３６は、差動増幅回路３５
の出力（つまりアナログ電圧信号Ｖａ、Ｖｂ、Ｖｃに対
応した電圧信号）をデジタル変換するためのもので、そ
の変換出力は演算手段であるマイクロコンピュータ３７
に与えられる。

【００２０】このマイクロコンピュータ３７は、Ａ−Ｄ
変換回路３６による変換動作を制御すると共に、入力さ
れたデジタル電圧信号により示される負荷電流値に基づ
いて主回路接点２２ａ〜２２ｃを開放させるという引き
外し動作を制御するためのものであり、その出力ポート
Ｐ_O がサイリスタ３８のゲートに接続されている。また
マイクコンピュータ３７は、前記信号選択手段３４の制
御も行うように構成されており、その出力ポートＰ₁ か
ら信号選択手段３４を動作させるための動作指令信号Ｓ
ａ、Ｓｂ、Ｓｃを後述のように周期的に出力する。

【００２１】上記サイリスタ３８は、そのアノードが釈
放形の引き外し装置３９を介してライン３３に接続され
ていると共に、カソードがライン２７に接続されてい
る。上記引き外し装置３９は、サイリスタ３８のオンに
応じて通電されたときに図示しない引き外し機構を介し
て主回路接点２２ａ、２２ｂ、２２ｃを開放する構成と
なっている。

【００２２】限時制御回路４０は、ライン３３及びライ
ン２７間に図示極性の定電圧ダイオード４１を介して接
続されており、定電圧ダイオード４１のブレークダウン
に応じて通電状態となったときに、その印加電圧の大小
に応じた限時時間経過後にトリガパルスを出力して前記
サイリスタ３８のゲートに与えるように構成されてい
る。

【００２３】尚、信号選択手段３４、Ａ−Ｄ変換回路３
６及びマイクロコンピュータ３７等の電源は、前記電源
回路３０から得るようになっている。図２には信号選択
手段３４及び差動増幅回路３５の具体的な構成例が関連
回路と共に示されており、以下この図２について説明す
る。即ち、前にも述べたように負担回路２９ａ、２９
ｂ、２９ｃを構成する抵抗Ｒ１、Ｒ２、Ｒ３は、ライン
２８ａ、２８ｂ、２８ｃと電源回路３０との間に接続さ
れている。この電源回路３０は、これに接続されたライ
ン４２にアナロググランド電圧を出力するようになって
おり、このライン４２及び前記抵抗Ｒ１、Ｒ２、Ｒ３が
共通に接続されたライン４３間に正電圧を出力すると共
に、ライン４２及び前記ライン２７間に負電圧を出力す
る二電源型に構成されている。

【００２４】信号選択手段３４において、アナログスイ
ッチ４４ａ、４４ｂ、４４ｃの各入力側端子は夫々抵抗
Ｒ４、Ｒ５、Ｒ６を介して前記ライン２８ａ、２８ｂ、
２８ｃに接続され、また各出力側端子はライン４５に共
通に接続されている。このとき、上記ライン４５は抵抗
Ｒ７を介してアナロググランド電位のライン４２に接続
されており、この抵抗Ｒ７にはノイズ吸収用のコンデン
サＣ１が並列接続されている。

【００２５】上記各アナログスイッチ４４ａ、４４ｂ、
４４ｃは、そのゲート端子に前記マイクロコンピュータ
３７からの動作指令信号Ｓａ、Ｓｂ、Ｓｃを受けるよう
になっており、その信号入力状態で導通するようになっ
ている。また信号選択手段３４において、アナログスイ
ッチ４４ａ、４４ｂ、４４ｃの各入力側端子には、これ
らのオフ時に過大電圧が印加されることを阻止するため
のダイオードＤ１、Ｄ２、Ｄ３の各アノードが夫々接続
されており、これらダイオードＤ１、Ｄ２、Ｄ３の各カ
ソードは前記ライン４３に共通に接続されている。

【００２６】一方、差動増幅回路３５において、ライン
４３及び２７から給電されるオペアンプ４６は、その非
反転入力端子（＋）がライン４５に接続されていると共
に、反転入力端子（−）が抵抗Ｒ８を介してライン４３
に接続されている。またオペアンプ４６の出力端子と反
転入力端子（−）との間には、帰還抵抗Ｒ９及びノイズ
吸収用コンデンサＣ２の並列回路が接続されている。さ
らにオペアンプ４６の出力端子は、Ａ−Ｄ変換回路３６
の入力端子ＡＤに接続されている。尚、この場合におい
て、抵抗Ｒ４〜Ｒ９の抵抗値をその符号で表わした場
合、各抵抗値は、Ｒ４＝Ｒ５＝Ｒ６＝Ｒ８＝Ｒａ，Ｒ７
＝Ｒ９＝Ｒｂとなるように設定されている。

【００２７】上記構成の作用についてはマイクロコンピ
ュータ３７による制御内容と共に説明する。主回路導体
２３ａ、２３ｂ、２３ｃに負荷電流が流れた状態では、
ライン２８ａ、２８ｂ、２８ｃにアナログ電圧信号Ｖ
ａ、Ｖｂ、Ｖｃが出力されるようになるため、電源回路
３０が機能して信号選択手段３４、差動増幅回路３５、
Ａ−Ｄ変換回路３６及びマイクロコンピュータ３７に電
源が与えられるようになる。

【００２８】このような電源投入状態で、主回路導体２
３ａ、２３ｂ、２３ｃに短絡事故に至らない小規模の事
故電流が流れたときには、次のように作用する。即ち、
電流検出手段３１からライン２８ａ、２８ｂ、２８ｃに
対し、Ａ、Ｂ、Ｃ各相の負荷電流値Ｉａ、Ｉｂ、Ｉｃに
夫々対応した電圧レベルのアナログ電圧信号Ｖａ、Ｖ
ｂ、Ｖｃが出力されるものであり、これら電圧信号Ｖ
ａ、Ｖｂ、Ｖｃの波形は周知のように絶対値波形とな
る。ここで、電源回路３０によってライン４３及び４２
間に出力される電圧をＶｚとした場合、Ｖａ、Ｖｂ、Ｖ
ｃは次式で表わされる。

【００２９】Ｖａ＝Ｒ１・Ｉａ＋Ｖｚ Ｖｂ＝Ｒ２・１ｂ＋Ｖｚ Ｖｃ＝Ｒ３・Ｉｃ＋Ｖｚ 一方、マイクロコンピュータ３７は、後述するように動
作指令信号Ｓａ、Ｓｂ、Ｓｃをこの順に時分割した状態
で所定周期にて反復出力して信号選択手段３４に与え
る。このため、動作指令信号Ｓａが出力された期間には
アナログスイッチ４４ａが導通し、ライン２８ａに出力
されたアナログ電圧信号Ｖａが、抵抗Ｒ４、アナログス
イッチ４４ａ及びライン４５を介して差動増幅回路３５
内のオペアンプ４６の非反転入力端子（＋）に与えられ
る。

【００３０】また動作指令信号Ｓｂ及びＳｃが出力され
た各期間には、アナログスイッチ４ｂ及び４４ｃの各導
通に応じて、ライン２８ｂ及び２８ｃに出力されたアナ
ログ電圧信号Ｖｂ及びＶｃが、夫々抵抗Ｒ５、アナログ
スイッチ４４ｂ、ライン４５或いは抵抗Ｒ６、アナログ
スイッチ４４ｃ、ライン４５を介してオペアンプ４６の
非反転入力端子（＋）に与えられる。

【００３１】このとき、上記ライン４５は、アナロググ
ランド電位のライン４２に対して抵抗Ｒ７を介して接続
されているから、上記のようにアナログスイッチ４４
ａ、４４ｂ、４４ｃの各導通に応じてオペアンプ４６の
非反転入力端子（＋）に夫々与えられるアナログ電圧信
号Ｖ´ａ、Ｖ´ｂ、Ｖ´ｃは、次式で与えられる。但
し、次式においてＶo はライン４２の電位（アナロググ
ランド電位）である。

【００３２】 Ｖ´ａ＝（Ｒ１・Ｉａ＋Ｖｚ−Ｖo ）Ｒ７／（Ｒ４＋Ｒ７） Ｖ´ｂ＝（Ｒ２・Ｉｂ＋Ｖｚ−Ｖo ）Ｒ７／（Ｒ５＋Ｒ７） Ｖ´ｃ＝（Ｒ３・Ｉｃ＋Ｖｚ−Ｖo ）Ｒ７／（Ｒ６＋Ｒ７） しかして、オペアンプ４６には、その反転入力端子
（−）に対しライン４３から（Ｖｚ−Ｖo ）で示される
値の電圧が抵抗Ｒ８を介して与えられ、また非反転入力
端子（＋）に対し上記アナログ電圧信号Ｖ´ａ、Ｖ´
ｂ、Ｖ´ｃの何れかが入力されるため、そのオペアンプ
４６による増幅出力電圧は、次式で得られる。但し、以
下においては、アナログ電圧信号Ｖ´ａ、Ｖ´ｂ、Ｖ´
ｃが入力された各場合におけるオペアンプ４６の増幅出
力電圧を夫々Ｖｘａ、Ｖｘｂ、Ｖｘｃとして表わすこと
にする。

【００３３】 Ｖｘａ＝Ｖ´ａ（Ｒ８＋Ｒ９）／Ｒ８−（Ｖｚ−Ｖo ）Ｒ９／Ｒ８ Ｖｘｂ＝Ｖ´ｂ（Ｒ８＋Ｒ９）／Ｒ８−（Ｖｚ−Ｖo ）Ｒ９／Ｒ８ Ｖｘｃ＝Ｖ´ｃ（Ｒ８＋Ｒ９）／Ｒ８−（Ｖｚ−Ｖo ）Ｒ９／Ｒ８ ここで、Ｒ４＝Ｒ５＝Ｒ６＝Ｒ８＝Ｒａに設定され、且
つＲ７＝Ｒ９＝Ｒｂに設定されているから、Ｖ´ａ、Ｖ
´ｂ、Ｖ´ｃ及びＶｘａ、Ｖｘｂ、Ｖｘｃは夫々次式で
得られる。

【００３４】 Ｖ´ａ＝（Ｒ１・Ｉａ＋Ｖｚ−Ｖo ）Ｒｂ／（Ｒａ＋Ｒｂ） Ｖ´ｂ＝（Ｒ２・Ｉｂ＋Ｖｚ−Ｖo ）Ｒｂ／（Ｒａ＋Ｒｂ） Ｖ´ｃ＝（Ｒ３・Ｉｃ＋Ｖｚ−Ｖo ）Ｒｂ／（Ｒａ＋Ｒｂ） Ｖｘａ＝Ｖ´ａ（Ｒａ＋Ｒｂ）／Ｒａ−（Ｖｚ−Ｖo ）Ｒｂ／Ｒａ ＝Ｉａ・Ｒ１・Ｒｂ／Ｒａ Ｖｘｂ＝Ｖ´ｂ（Ｒａ＋Ｒｂ）／Ｒａ−（Ｖｚ−Ｖo ）Ｒｂ／Ｒａ ＝Ｉｂ・Ｒ２・Ｒｂ／Ｒａ Ｖｘｃ＝Ｖ´ｃ（Ｒａ＋Ｒｂ）／Ｒａ−（Ｖｚ−Ｖo ）Ｒｂ／Ｒａ ＝Ｉｃ・Ｒ３・Ｒｂ／Ｒａ 以上のようにして、マイクロコンピュータ３７にて信号
選択手段３４を制御することにより、差動増幅回路３５
の出力端子から、Ａ、Ｂ、Ｃ各相の負荷電流値Ｉａ、Ｉ
ｂ、Ｉｃに比例した電圧レベルのアナログ電圧信号Ｖｘ
ａ、Ｖｘｂ、Ｖｘｃを周期的に取出すことができるもの
である。この場合、負担回路２９ａ、２９ｂ、２９ｃを
構成する各抵抗Ｒ１、Ｒ２、Ｒ３を等しく設定しておけ
ば、上記各アナログ電圧信号Ｖｘａ、Ｖｘｂ、Ｖｘｃを
同じ基準で比較することができる。

【００３５】マイクロコンピュータ３７は、このような
動作指令信号Ｓａ、Ｓｂ、Ｓｃによる信号選択手段３４
の時分割制御と同時に、Ａ−Ｄ変換回路３６も時分割制
御するようになっている。従って、Ａ−Ｄ変換回路３６
は、上記のように得られるアナログ電圧信号Ｖｘａ、Ｖ
ｘｂ、Ｖｘｃを一定周期でサンプリングすることにな
る。つまり、Ａ−Ｄ変換回路３６は、負担回路２９ａ、
２９ｂ、２９ｃからのアナログ電圧信号を一定周期でサ
ンプリングしてデジタル電圧信号に変換するものであ
り、そのデジタル電圧信号（本発明でいうサンプリング
値に相当）はマイクロコンピュータ３７に入力される。

【００３６】このとき、マイクロコンピュータ３７にお
いては、予め設定されたプログラムに基づいて上記デジ
タル電圧信号により示される負荷電流のうち最大のもの
を選択して、その実効値の演算並びにその実効値により
示される各相負荷電流値のレベル判別を実行するもので
あり、これらの演算内容については後で図３に基づいて
説明する。

【００３７】また、マイクロコンピュータ３７は、上記
レベル判別結果に基づいて事故電流の有無を検知し、事
故電流が流れた旨を検知した場合には、その事故電流の
大きさに応じた限時動作を行った後に出力ポートＰ_O か
らトリガパルスを出力する。すると、このトリガパルス
をゲートに受けたサイリスタ３８がターンオンして引き
外し装置３９が通電されるようになるため、主回路接点
２２ａ、２２ｂ、２２ｃが開放されるという通常の引き
外し動作が行われる。

【００３８】これに対して、主回路導体２３ａ、２３
ｂ、２３ｃに短絡電流等の大規模の事故電流が流れたと
きには、次のように作用する。即ち、この場合には、電
流検出手段３１からライン２８ａ、２８ｂ、２８ｃに出
力されるアナログ電圧信号Ｖａ、Ｖｂ、Ｖｃの電圧レベ
ルが急上昇するため、ライン３３及びライン２７間の電
圧もダイオードＯＲ回路３２を通じて上昇して定電圧ダ
イオード４１のツェナー電圧を越えるようになる。

【００３９】すると、定電圧ダイオード４１がブレーク
ダウンして限時制御回路４０が通電状態になるため、上
記限時制御回路４０からは、その印加電圧（即ち負荷電
流値）の大小に応じた所定の限時時間経過後にトリガパ
ルスが出力される。従って、このトリガパルスによりサ
イリスタ３８がターンオンされるようになり、以て引き
外し装置３９により主回路接点２２ａ、２２ｂ、２２ｃ
が開放されるという瞬時引き外し動作が行われる。

【００４０】さて、図３にはマイクロコンピュータ３７
の演算内容が示されており、以下これについて関連作用
と共に説明する。図３において、まず、マイクロコンピ
ュータ３７の電源投入に応じた初期化ステップａの実行
後に、変数Ｋを初期値「１」にセットする（ステップ
ｂ）。この後、ステップｃにおいて、信号選択手段３４
に対し動作指令信号Ｓａを出力すると共に、Ａ−Ｄ変換
回路３６に対してデジタル変換開始指令を出力する。す
ると、信号選択手段３４がＡ相のアナログ電圧信号Ｖａ
を通過させるようになり、この電圧信号ＶａはＡ−Ｄ変
換回路３６によりＡ相用のデジタル電圧信号（本発明で
いうサンプリング値に相当）を示すデジタルデータＡｋ
に変換される。

【００４１】次いで、ステップｄにおいて、上記のよう
に変換された実測デジタルデータＡｋと、図５に示すよ
うな変流器の機種及び定格電流から設定される特性曲線
を参照し、定格電流に対しての割合を比較し、前記割合
に対しての模擬データと同等であれば、実測デジタルデ
ータＡｋが適正な値と判断する。

【００４２】そして、上記ステップｄで「ＹＥＳ」と判
断した場合、（つまり、デジタルデータＡｋが適正なも
のであった場合）には、そのままステップｆへ移行し、
「ＮＯ」の場合（デジタルデータＡｋが不適正なもので
あった場合）には、ステップｅにおいて、模擬データＡ
ｋ´を実測デジタルデータＡｋとして有効化し、この後
ステップｆへ移行する。尚、上記ステップｄ，ｅは、本
発明でいう第１の判定手段に相当する。

【００４３】二乗演算手段に相当する上記ステップｆに
おいては、上記のように有効化されたデジタルデータＡ
ｋの二乗演算を行うと共に、その演算結果値Ａｋ² をデ
ータＤｋとしてストアする。さらに次のステップｇ（第
１の加算手段に相当）では、上記のようにストアされた
デジタルデータＤｋ（＝Ａｋ² ）を累算用メモリデータ
Ｅｋに累算する。その後において、以上のようなステッ
プｃ〜ｇは、後述のステップｓで「ＹＥＳ」と判断され
るまで一定周期で繰返されるものであり、従って上記の
ような二乗演算及び累算は一定周期毎に行われる。

【００４４】この後には、ステップｈにおいて、信号選
択手段３４に対し動作指令信号Ｓｂを出力すると共に、
Ａ−Ｄ変換回路３６に対してデジタル変換開始指令を出
力する。従ってこの場合には、Ｂ相のアナログ電圧信号
Ｖｂが信号選択手段３４を通過してＡ−Ｄ変換回路３６
によりＢ相用のデジタル電圧信号（本発明でいうサンプ
リング値に相当）を示すデジタルデータＢｋに変換され
る。

【００４５】次いでステップｉにおいて、上記のように
変換された実測デジタルデータＢｋと、図５に示すよう
な変流器の機種及び定格電流から設定される特性曲線を
参照し、定格電流に対しての割合を比較し、前記割合に
対しての模擬データと同等であれば実測デジタルデータ
Ｂｋが、適正な値と判断する。

【００４６】そして上記ステップｉで「ＹＥＳ」と判断
した場合（つまり、デジタルデータＢｋが、適正なもの
であった場合）には、そのままステップｋへ移行し、
「ＮＯ」の場合（デジタルデータＢｋが不適正なもので
あった場合）には、ステップｊにおいて、模擬データＢ
ｋ´を実測デジタルデータＢｋとして有効化し、この後
ステップｋへ移行する。尚、前記ステップｉ，ｊは、本
発明でいう第１の判定手段に相当する。

【００４７】二乗演算手段に相当する上記ステップｋに
おいては、上記デジタルデータＢｋの二乗演算を行うと
共に、その演算結果値Ｂｋ² をデータＦｋとしてストア
し、さらに第１の加算手段に相当するステップ１におい
て、上記のようにストアされたデータＦｋ（＝Ｂｋ² ）
を累算用メモリデータＧｋに加算する。そしてこの場合
にも上記のような二乗演算及び累算は一定周期毎に行わ
れる。

【００４８】引続いてステップｍにおいて、信号選択手
段３４に対し動作指令信号Ｓｃを出力すると共に、Ａ−
Ｄ変換回路３６に対してデジタル変換開始指令を出力す
る。従って、この場合には、Ｃ相のアナログ電圧信号Ｖ
ｃが信号選択手段３４を通過してＡ−Ｄ変換回路３６に
よりＣ相用のデジタル電圧信号を示すテジタルデータＣ
ｋに変換される。

【００４９】次いでステップｍにおいて、上記のように
変換された実測デジタルデータＣｋと、図５に示すよう
な変流器の機種及び定格電流から設定される特性曲線を
参照し、定格電流に対しての割合を比較し、前記割合に
対しての模擬データと同等であれば、実測デジタルデー
タＣｋが適正な値と判断する。そして上記ステップｍで
「ＹＥＳ」と判断した場合（つまり、デジタルデータＣ
ｋが適正なものであった場合）には、そのままステップ
Ｐへ移行し、「ＮＯ」の場合（デジタルデータＣｋが不
適正なものであった場合）には、ステップｏにおいて、
模擬データＣｋ´を実測デジタルデータＣｋとして有効
化し、この後ステップｐへ移行する。尚、前記ステップ
ｍ，ｏは本発明でいう第１の判定手段に相当する。

【００５０】二乗演算手段に相当する上記ステップｐに
おいて、上記デジタル電圧信号により示されるデジタル
データＣｋの二乗演算を行うと共に、その演算結果値Ｃ
ｋ²をデータＨｋとしてストアし、さらに第１の加算手
段に相当するステップｑにおいて、上記のようにストア
されたデータＨｋ（＝Ｃｋ² ）を累算用メモリデータＩ
ｋに加算する。そしてこの場合にも上記のような二乗演
算及び累算は一定周期毎に行われる。

【００５１】この後には、ステップｓにおいて、変数Ｋ
が設定計数値Ｎに達したか否かを判断し、「ＮＯ」の場
合には変数Ｋを「１」だけインクリメントするステップ
ｒ（計数手段に相当）を実行した後にステップｃへ戻
る。この場合において、上記ステップｃ〜ｑの１サイク
ルの周期がｔ₀ であった場合には、ステップｓで「ＹＥ
Ｓ」と判断されるまでの所要時間Ｔは、Ｔ＝Ｎ・ｔ₀ と
なり、従ってステップｇ、ｌ、ｑでのＮはＮ＝Ｔ／ｔ₀
で表わされる。

【００５２】上記ステップｓで「ＹＥＳ」と判断した場
合、つまりステップｃ〜ｑがＮ回実行されて各相用デジ
タルデータＤｋ（＝Ａｋ² ）、Ｆｋ（＝Ｂｋ² ）、Ｈｋ
（＝Ｃｋ² ）がＮ回サンプリングされ、以て夫々の累算
データＥｋ、Ｇｋ、Ｉｋが得られた場合には、最大相選
択手段に相当するステップｔにおいて、上記各相用の累
算データＥｋ、Ｇｋ、Ｉｋのうち最大のものを選択し、
これを最大値データＪｋとしてストアする。次いで除算
手段に相当するステップｕにおいて、上記最大値データ
Ｊｋを設定計数値Ｎにより除算すると共に、その除算結
果Ｊｋ／Ｎ（＝Ｊｋ・ｔ０／Ｔ）を除算データＬｋとし
てストアする。

【００５３】この後には、第２の判定手段に相当するス
テップｖにおいて、上記除算データＬｋが過電流動作レ
ベルに達しているか否かの判定を行う。このステップｖ
で「ＹＥＳ」となったときには、第２の加算手段に相当
するステップｘにおいて、上記除算データＬｋを累算用
メモリデータＭｋに累算する。またステップｖで「Ｎ
Ｏ」となったときには、ステップｗにおいて、上記累算
用メモリデータＭｋから除算データＬｋを減算する。斯
様なステップｘ及びｗは、その後のステップｙで「ＹＥ
Ｓ」と判断されるまで、一定周期で繰返されるものであ
り、従って上記のような累算或いは減算は一定周期で行
われる。

【００５４】第３の判定手段に相当する上記ステップｙ
では、累算用メモリデータＭｋが所定値Ｐを越えたか否
かを判断するものであり、「ＹＥＳ」のときには出力ポ
ートＰ０からトリガパルスを出力するステップｚ（出力
手段に相当）を実行して演算動作を終了する。従って斯
様な演算動作終了時には、上記トリガパルスにより前述
した引き外し動作が行われる。またステップｙで「Ｎ
Ｏ」となったときには前記ステップｂへ戻るものであ
り、以下のステップを上述と同様に繰返す。

【００５５】ここで、一般的に回路遮断器の保護特性は
図４のように設定される。即ち、負荷電流値が過電流動
作レベルを越えると、負荷電流の大きさに応じて、長限
時動作、短限時動作及び瞬時動作を実行する。特に本実
施例のマイクロコンピュータ３７が行う過電流保護動作
に対応した長限時動作領域では、図３に示したような演
算処理が行われることにより、動作時間が負荷電流値の
二乗に反比例する反限時特性に設定される。即ち、長限
時動作領域では、（負荷電流）² ×（動作時間）＝一定
値となるような動作が行われる。

【００５６】以上のように、本実施例によれば、反限時
特性を有した過電流保護動作をデジタル演算により行う
ようにしたから、アナログ回路素子を組み合わせて成る
従来構成で必要であった面倒な出力レベル調整作業が不
要になり、また必要となるアナログ回路素子数を減らす
ことができて、回路構成の簡単化並びに製造コストの抑
制を実現できるようになる。

【００５７】そして特に本実施例では、Ａ−Ｄ変換回路
３６により、負荷電流に応じた電圧信号をサンプリング
する際において、そのサンプリング結果であるデジタル
電圧信号（デジタルデータＡｋ，Ｂｋ，Ｃｋ）を、変流
器２５ａ，２５ｂ，２５ｃの機種と定格電流による、あ
らかじめ設定された特性曲線と比較し、定格電流に対し
ての割合を、前記特性曲線より判定するようにし、特性
曲線が理論的特性曲線より外れる場合は、簡易的に前記
定格電流に対する割合に相当する模擬データをサンプリ
ング値として有効化すると共に、最大相選択手段におい
ても、同様の判定手段を利用することができる構成とし
たことから、以下に述べるような効果を奏することがで
きる。

【００５８】即ち、負荷電流Ｉが主回路導体２３ａ，２
３ｂ，２３ｃに流れた場合、変流器２５ａ、２５ｂ、２
５ｃを通して二次出力“Ｖ２”が発生し、整流回路２６
ａ、２６ｂ、２６ｃ、負担回路２９ａ、２９ｂ、２９
ｃ、信号選択手段３４，Ａ−Ｄ変換回路３６を経由して
演算処理手段に入力される。この場合、変流器２５ａ、
２５ｂ、２５ｃの二次出力特性が、図５に示される特性
曲線の理論的特性曲線“Ａ”であれば、そのままサンプ
リング値を処理するが、例えば１００ＡＦの１５Ａの変
流器２５ａ、２５ｂ、２６ｃの特性曲線が“Ｅ”で示さ
れる場合、負荷電流Ｉ₁ が２００％流れるとすると、整
流回路２６ａ、２６ｂ、２６ｃ、負担回路２９ａ、２９
ｂ、２９ｃ、信号選択手段３４，Ａ−Ｄ変換回路３６か
ら二次出力電圧“Ｖ２Ｅ”が出力される。この場合、こ
の出力は理論的特性曲線“Ａ”では二次出力電圧“Ｖ２
Ａ”であるためＶ２Ｅ−Ｖ２Ａの差があり、この差があ
る限度以上であれば、サンプリング値に“Ｖ２Ａ”を模
擬データとして有効化する。従って変流器２５ａ、２５
ｂ、２５ｃの二次出力特性にバラツキがあっても、理論
的特性曲線“Ａ”に基づいて判断されるため、変流器２
５ａ、２５ｂ、２５ｃのバラツキによる過電流引き外し
特性の変化をなくすことができる。変流器の特性曲線が
“Ｂ”，“Ｃ”“Ｄ”のような場合であっても同様であ
る。

【００５９】また重畳ノイズなどによる誤信号を検出し
た場合においても、図６に示すように、例えば“Ｆ１”
のサンプルデータが検出され、そのサンプリング値が予
め設定された特性曲線“Ａ”上にない場合には、そのサ
ンプリングされるまでの過去のデータ“ＦA ”から判断
して、模擬データ“ＦA'”として入れ替えて次の演算手
段に移るようにすることにより、重畳ノイズ等による悪
い影響を殆ど受けない安定した引き外し動作が得られる
ようになる。

【００６０】尚、上記実施例においては、負荷電流に応
じた電圧信号をサンプリングする際において、あらかじ
め設定された特性曲線と比較し、定格電流に対する割合
を判断してサンプリング値の判定を行うようにしたが、
最大相選択手段においても、前記と同様の手段を採用す
ることにより、さらにサンプリング値を正確なものとす
ることができる。

【００６１】尚、変流器２５ａ、２５ｂ、２５ｃの特性
曲線が製造上及び組立上等の問題により変化した場合に
ついても、あらかじめ予想される特性曲線を数種類記憶
させておけば、類似の特性曲線を切換にて選択すること
により変更が可能な構成とすることができる。

【００６２】また本発明は上記した実施例に限定される
ものではなく、例えば信号処理回路をディスクリート回
路を組合せて成るデジタル回路により実現しても良い
等、その要旨を逸脱しない範囲で種々変形して実施する
ことができる。

【００６３】

【発明の効果】本発明によれば、以上の説明によって明
らかなように、Ａ−Ｄ変換回路からのサンプリング値に
対し、変流器の機種と定格電流による、あらかじめ設定
された特性曲線と比較し、定格電流に対しての割合を判
断してサンプリング値の判定をする構成としたことか
ら、回路遮断器による引き外し動作に対し、変流器の特
性およびバラツキによる特性の変化をなくし、また耐ノ
イズ性を向上させることができる。

【図面の簡単な説明】

【図１】本発明の一実施例における全体の概略的回路構
成図

【図２】同図２中の一部を詳細に示す回路構成図

【図３】本発明の一実施例における要部の制御内容を示
すフローチャート

【図４】保護特性曲線図

【図５】出力特性曲線図

【図６】出力特性曲線図

【符号の説明】

図面中、２２ａ、２２ｂ、２２ｃは主回路接点、２３
ａ、２３ｂ、２３ｃは主回路導体（交流電路）、２５
ａ、２５ｂ、２５ｃは変流器、２６ａ、２６ｂ、２６ｃ
は整流回路、２９ａ、２９ｂ、２９ｃは負担回路、３０
は電源回路、３１は電流検出手段、３４は信号選択手
段、３５は差動増幅回路、３６はＡ−Ｄ変換回路、３７
はマイクロコンピュータ（演算処理手段）、３８はサイ
リスタ、３９は引き外し装置を示す。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 複数の交流電路に流れる負荷電流を検出
   するための変流器を含む電流検出手段と、この電流検出
   手段による検出出力を負荷電流に応じたレベルの信号に
   変換する負担回路と、この負担回路からの信号を一定周
   期でサンプリングするＡ−Ｄ変換回路と、このＡ−Ｄ変
   換回路によるサンプリング値に基づいた演算処理を行っ
   て回路遮断器を動作させるための信号を出力する演算処
   理手段とを備えた回路遮断器において、前記演算処理手
   段は、前記Ａ−Ｄ変換回路による信号サンプリング時に
   おいて、前記変流器の機種と定格電流によるあらかじめ
   設定された特性曲線と比較し、定格電流に対しての割合
   を判断してサンプリング値の判定をするようにした第１
   の判定手段と、この第１の判定手段により有効化された
   各相のサンプリング値を夫々二乗する二乗演算手段と、
   この二乗演算手段による各相用のサンプリング値の演算
   結果を夫々について一定周期毎に累算する第１の加算手
   段と、この第１の加算手段による累算回数を計数する計
   数手段と、この計数手段が設定計数値に達したときに前
   記第１の加算手段による各相用の累算データのうち最大
   のものを選択する最大相選択手段と、この最大相選択手
   段により選択された累算データを前記設定計数値により
   除算する除算手段と、この除算手段の除算結果が所定の
   動作レベルに達したか否かを判定する第２の判定手段
   と、この第２の判定手段によって前記除算結果が所定の
   動作レベルに達した旨判定されたときに前記除算手段の
   除算結果を一定周期毎に累算する第２の加算手段と、こ
   の第２の加算手段の累算結果が所定値を越えたか否かを
   判定する第３の判定手段と、この第３の判定手段による
   判定結果に基づいて前記回路遮断器を動作させるための
   信号を出力する出力手段とを含んで構成されていること
   を特徴とする回路遮断器。
2. 【請求項２】 最大相選択手段による最大相の選択にお
   いて、サンプリング値を、変流器の機種と定格電流によ
   るあらかじめ設定された特性曲線と比較し、定格電流に
   対しての割合を判断してサンプリング値として利用でき
   るように構成されていることを特徴とする請求項１記載
   の回路遮断器。
3. 【請求項３】 演算処理手段が有する第１の判定手段
   は、サンプリング値と特性曲線との差が限度値以上の場
   合、模擬データをサンプリング値として利用するように
   構成されていることを特徴とする請求項１または２記載
   の回路遮断器。