JPH0821641B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0821641B2
JPH0821641B2 JP62007116A JP711687A JPH0821641B2 JP H0821641 B2 JPH0821641 B2 JP H0821641B2 JP 62007116 A JP62007116 A JP 62007116A JP 711687 A JP711687 A JP 711687A JP H0821641 B2 JPH0821641 B2 JP H0821641B2
Authority
JP
Japan
Prior art keywords
cap
substrate
semiconductor element
semiconductor device
sealing frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62007116A
Other languages
English (en)
Other versions
JPS63174340A (ja
Inventor
嘉隆 小野
昭尚 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP62007116A priority Critical patent/JPH0821641B2/ja
Publication of JPS63174340A publication Critical patent/JPS63174340A/ja
Publication of JPH0821641B2 publication Critical patent/JPH0821641B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires

Landscapes

  • Die Bonding (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体素子を封止してなる半導体装置に関
し、 特に、樹脂素材からなるチップキャリアやピングリッ
ドアレイを用いた半導体装置に関するものである。
この半導体装置は、例えばテレビ、ラジオ、パソコン
等の電子機器の電子部品として利用されるものである。
(従来の技術) 従来、樹脂素材からなる半導体装置、例えばピングリ
ッドアレイにおいては、半導体素子を封止する場合、第
4図に示したように、基板(21)に搭載された半導体素
子(22)に、液状またはペレット状の封止樹脂(23)を
滴下または載置し、この封止樹脂(23)を硬化させてい
たのである。
しかしながら、半導体素子の信頼性を確保するには、
上述の樹脂封止のみでは充分でない。半導体素子上のア
ルミニウム配線の腐食が発生するからである。半導体素
子の腐食や、それによって起る断線などの不良の最大の
因子の一つは水であることが知られている。その水から
半導体素子(22)を保護すべき封止樹脂(23)は耐湿性
に劣っており、しかも、封止樹脂(23)の上面から半導
体素子(22)までの距離が短かいため、容易に水が侵入
し、半導体素子(22)表面に到達する。このため半導体
素子(22)の寿命を短かいものにしていた。
(発明が解決しようとする問題点) 本発明は、以上のような実状に鑑みてなされたもので
あり、その解決しようとする問題点は、半導体装置の耐
湿性の悪さである。
そして、本発明が目的とするところは、上述した従来
技術の問題点を除去、改善し、耐湿性の高い半導体装置
を提供することにある。
(問題点を解決するための手段) 以上の問題点を解決するために本発明が採った手段
は、実施例に対応する第1図〜第3図を参照して説明す
ると、 樹脂素材からなる半導体素子搭載用基板(1)と、金
属からなり中央部に外方へ突出する凸部(7)を設け、
外周部に前記基板(1)の側面部に嵌合する嵌合部
(8)を設け、表面に絶縁被膜を形成したキャップ
(4)とを備えた半導体装置であって、 前記基板(1)に、その側面部を前記キャップ(4)
の嵌合部(8)に嵌合させたとき該キャップ(4)の凸
部(7)内に収容される封止枠(12)を突設し、この封
止枠(12)の外側の位置においてあらかじめB−ステー
ジの状態で形成された樹脂素材からなる接着層(5)を
介して前記キャップ(4)を固着させて、半導体素子
(2)を封止したことである。
次に、本発明を図面に基づいて詳細に説明する。
第1図〜第3図には、本発明に係る半導体装置の縦断
面図が示してある。
第1図は、半導体装置搭載用基板(1)に封止枠(1
2)を突設し、この封止枠(12)の内側の位置に搭載さ
れた半導体素子(2)が封止樹脂(3)により被覆され
ている。
基板(1)には、ガラスエポキシ樹脂、ガラストリア
ジン樹脂、ガラスポリイミド樹脂等の樹脂素材からなる
積層板が使用される。
キャップ(4)は、アルミニウム、銅、鉄等またはこ
れらの金属の合金からなり、プレス加工により、中央部
の半導体素子搭載部(6)に対応する部分に凸部
(7)、外周部に基板(1)の側面部に嵌合する嵌合部
(8)が形成されている。また、キャップの内面には、
基板(1)との絶縁のための酸化被膜または樹脂絶縁被
膜があらかじめ形成されている。
基板(1)とキャップ(4)とを固着させる接着層
(5)は、B−ステージ状態をとる熱硬化性エポキシ樹
脂組成物からなり、封止枠(12)の外側の位置において
キャップ(4)に塗布され、乾燥または熱処理によりB
−ステージ状態に形成されたものである。キャップ
(4)は、嵌合部(8)を基板(1)の側面部に嵌合す
ると、その凸部(7)内に封止枠(12)が収容される。
そして、接着層(5)を熱圧着により溶融させて固着さ
れ、これにより、基板(1)全体がキャップ(4)によ
り覆われている。
第2図は第1図に対応するが、キャップ(4)のみに
より封止されたものである。
第3図は、キャップ(4)全体に接着層(5)が形成
され、基板(1)と固着された場合、完全にキャップ
(4)内が樹脂で充たされた状態を示している。
(発明の作用) 本発明が以上のような手段を採ることによって、以下
のような作用がある。
キャップ(4)の嵌合部(8)を基板(1)の側面部
に嵌合すると、凸部(7)内に封止枠(12)が収容され
る。そして、基板(1)とキャップ(4)とが封止枠
(12)の外側の位置に固着されているから、外部からの
水の侵入経路は、接着層(5)及び封止枠(12)を迂回
する長さとなり、樹脂封止のみに比べて、その経路が著
しく長くなり、容易に水が半導体素子まで達しないよう
になっているため、耐湿性が著しく向上する。
また、キャップ(4)の嵌合部(8)を基板(1)の
側面部に嵌合するだけで、封止枠(12)が、キャップ
(4)の凸部(7)の内部に収容されるので、キャップ
(4)を装着するときの位置決めが簡単にできる。
次に、本発明に係る半導体装置の実施例について説明
する。
(実施例) 実施例1 ガラスエポキシ樹脂素材からなる半導体素子搭載用基
板(1)上に、半導体素子(2)を銀ペースト(9)で
ダイボンディングした後、金ワイヤーボンディングによ
り外部と電気接続した。次に、液状封止樹脂(3)を半
導体素子(2)上に滴下し、所定温度で硬化させた。次
に、第1図に示したような、中央部に凸部(7)を有
し、かつ外周部に基板(1)と嵌合する嵌合部(8)を
有したアルミニウムからなるキャップ(4)の接着面
に、ディスペンシング法により接着層(5)を形成し、
熱処理によりB−ステージ状態とした。このキャップ
(4)の嵌合部(8)を基板(1)の側面部に嵌合すれ
ば、封止枠(12)が凸部(7)内に収容される。そこ
で、接着層(5)を熱圧着して、キャップ(4)を基板
(1)上に固着させた。耐湿信頼性は1200時間であり、
キャップのない場合と比較して10倍以上耐湿性が向上し
た。
実施例2 ガラスエポキシ樹脂素材からなる半導体素子搭載用基
板(1)上に、半導体素子(2)を銀ペースト(9)で
ダイボンディングし、さらに金ワイヤーボンディングに
より外部と電気接続した。次に、第2図に示したような
形状のアルミニウムからなるキャップ(4)の接着面
に、ディスペンシング法により接着層(5)を形成し、
熱処理によりB−ステージ状態とした。このキャップ
(4)を、その凸部(7)内に封止枠(12)を収容する
ように基板(1)上に載置し、熱圧着により固着させ
た。耐湿信頼性は第2図に示すキャップの場合700時間
と、キャップのない場合と比較して7倍耐湿性が向上し
た。
実施例3 実施例1と同様に、半導体素子(2)を樹脂防止し
た。次に、第3図に示したような形状のアルミニウムか
らなるキャップ(4)の接着面全体に、ディスペンシン
グ法により接着剤(5)を形成し、熱処理によりB−ス
テージ状態とした。このキャップ(4)を、その凸部
(7)内に封止枠(12)を収容するように基板(1)上
に載置し、熱圧着により固着させた。耐湿信頼性は1500
時間であり、キャップのない場合と比較して15倍耐湿性
が向上した。
比較例 第4図に示したように、ガラスエポキシ樹脂素材から
なる半導体素子搭載用基板(21)上に、半導体素子(2
2)を銀ペースト(29)でダイボンディングし、さらに
金ワイヤーボンディングにより外部と電気接続した。次
に、液状封止樹脂(23)を半導体素子(22)に滴下し、
所定温度で硬化させた。耐湿信頼性は100時間であっ
た。
以上の半導体装置の耐湿信頼性の評価は次のように行
った。
耐湿信頼性 半導体装置を121℃、2気圧の蒸気釜中に入れ、半導
体素子のアルミニウム配線の導通抵抗が初期値より10%
上昇するまでの時間を測定した。
(発明の効果) 以上、詳述した通り、本発明は、樹脂素材からなる半
導体素子搭載用基板(1)と、金属からなり中央部に外
方へ突出する凸部(7)を設け、外周部に前記基板
(1)の側面部に嵌合する嵌合部(8)を設け、表面に
絶縁被膜を形成したキャップ(4)とを備えた半導体装
置であって、前記基板(1)に、その側面部を前記キャ
ップ(4)の嵌合部(8)に嵌合させたとき該キャップ
(4)の凸部(7)内に収容される封止枠(12)を突設
し、この封止枠(12)の外側の位置においてあらかじめ
B−ステージの状態で形成された樹脂素材からなる接着
層(5)を介して前記キャップ(4)を固着されてなる
ことに特徴があり、これにより、外部からの水の侵入経
路が接着層(5)及び封止枠(12)を迂回する長さとな
り、従来の樹脂封止のみに比べ、その経路が長くなっ
て、容易に水が半導体素子(2)に到達しないため、耐
湿性の高い半導体装置を提供することができるようにな
った。
また、キャップ(4)の嵌合部(8)を基板(1)の
側面部に嵌合するだけで、封止枠(12)がキャップ
(4)の凸部(7)の内部に収容されるので、キャップ
(4)の位置決め及び装着が容易になる。さらに、この
封止枠(12)の外側の位置においてあらかじめB−ステ
ージの状態に形成された接着層(5)を有するキャップ
(4)を固定するので、キャップ(4)と基板(1)と
の接合作業が簡単となり、キャップ(4)を基板(1)
上に載置し、熱圧着させるだけで封止が完了して、封止
作業の効率が良くなるため、作業コストを大幅に低減さ
せることができただけでなく接合信頼性も向上した。
【図面の簡単な説明】
第1図〜第3図は、本発明に係る半導体装置の実施例を
示す縦断面図である。 また、第4図は従来の半導体装置を示す縦断面図であ
る。 符号の説明 1……半導体素子搭載用基板、2……半導体素子、3…
…封止樹脂、4……キャップ、5……接着層、6……半
導体素子搭載部、7……凸部、8……嵌合部、9……銀
ペースト、10……外部導体ピン、11……ボンディングワ
イヤー、12……封止枠。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】樹脂素材からなる半導体素子搭載用基板
    と、金属からなり中央部に外方へ突出する凸部を設け、
    外周部に前記基板の側面部に嵌合する嵌合部を設け、表
    面に絶縁被膜を形成したキャップとを備えた半導体装置
    であって、 前記基板に、その側面部を前記キャップの嵌合部に嵌合
    させたとき該キャップの凸部内に収容される封止枠を突
    設し、この封止枠の外側の位置においてあらかじめB−
    ステージの状態で形成された樹脂素材からなる接着層を
    介して前記キャップを固着したことを特徴とする半導体
    装置。
  2. 【請求項2】前記樹脂素材からなる接着層は、熱硬化性
    エポキシ樹脂組成物であり、熱圧着により溶融して、前
    記半導体素子搭載用基板と前記キャップとを固着させる
    ことを特徴とする特許請求の範囲第1項に記載の半導体
    装置。
JP62007116A 1987-01-13 1987-01-13 半導体装置 Expired - Lifetime JPH0821641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62007116A JPH0821641B2 (ja) 1987-01-13 1987-01-13 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62007116A JPH0821641B2 (ja) 1987-01-13 1987-01-13 半導体装置

Publications (2)

Publication Number Publication Date
JPS63174340A JPS63174340A (ja) 1988-07-18
JPH0821641B2 true JPH0821641B2 (ja) 1996-03-04

Family

ID=11657116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62007116A Expired - Lifetime JPH0821641B2 (ja) 1987-01-13 1987-01-13 半導体装置

Country Status (1)

Country Link
JP (1) JPH0821641B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4839038B2 (ja) * 2005-08-16 2011-12-14 株式会社リコー カメラ
JP5758592B2 (ja) * 2010-06-16 2015-08-05 株式会社メムス・コア 露光による実装体及び多品種実装体の露光による製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143335A (ja) * 1983-02-03 1984-08-16 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS60134446A (ja) * 1983-12-23 1985-07-17 Hitachi Ltd 半導体装置
JPS61124157A (ja) * 1984-11-20 1986-06-11 Nec Corp 半導体装置用キヤツプ・フレ−ム
JPS63120447A (ja) * 1986-11-08 1988-05-24 Matsushita Electric Works Ltd 半導体パツケ−ジの製法

Also Published As

Publication number Publication date
JPS63174340A (ja) 1988-07-18

Similar Documents

Publication Publication Date Title
US6459163B1 (en) Semiconductor device and method for fabricating the same
US6853069B2 (en) Packaged die on PCB with heat sink encapsulant and methods
US6661103B2 (en) Apparatus for packaging flip chip bare die on printed circuit boards
US6387732B1 (en) Methods of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
US5389739A (en) Electronic device packaging assembly
JP2840316B2 (ja) 半導体装置およびその製造方法
US20050236702A1 (en) Semiconductor package for a large die
US20110272178A1 (en) Substrate for an electrical device
JPH09260552A (ja) 半導体チップの実装構造
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2548935B2 (ja) 封止用キヤップとこの使用方法
US6291893B1 (en) Power semiconductor device for “flip-chip” connections
JPS63174340A (ja) 半導体装置
JP3678094B2 (ja) 半導体電子部品
US20070158830A1 (en) Circuit module
AU2007246215B2 (en) Semi Conductor Device and Method for Fabricating The Same
JPH10189819A (ja) 半導体装置及びその製造方法
JP2513416B2 (ja) 半導体装置
EP1304739A1 (en) Semiconductor device and method for fabricating the same
JPS63107126A (ja) 半導体装置
JPH05315396A (ja) 半導体装置の封止方法と封止構造
JPH0590962U (ja) 半導体装置
AU2004203316A1 (en) Semi Conductor Device and Method for Fabricating The Same
JPH1145960A (ja) 半導体装置及びその製造方法
JPH06334063A (ja) リードレスマルチチップ半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term