JPH0821647B2 - 高密度パツケージ - Google Patents

高密度パツケージ

Info

Publication number
JPH0821647B2
JPH0821647B2 JP4356838A JP35683892A JPH0821647B2 JP H0821647 B2 JPH0821647 B2 JP H0821647B2 JP 4356838 A JP4356838 A JP 4356838A JP 35683892 A JP35683892 A JP 35683892A JP H0821647 B2 JPH0821647 B2 JP H0821647B2
Authority
JP
Japan
Prior art keywords
circuit
cover plate
package
density
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP4356838A
Other languages
English (en)
Other versions
JPH05275865A (ja
Inventor
トーマス・マリオ・シポラ
ポール・ウイリアム・コテウス
グレン・ウオルデン・ジヨンソン
ローレンス・シヤングウエイ・モク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH05275865A publication Critical patent/JPH05275865A/ja
Publication of JPH0821647B2 publication Critical patent/JPH0821647B2/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1429—Housings for circuits carrying a CPU and adapted to receive expansion cards
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/40—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids
    • H10W40/43—Arrangements for thermal protection or thermal control involving heat exchange by flowing fluids by flowing gases, e.g. forced air cooling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は高密度パツケージに関
し、特にマイクロ電子パツケージングについて、放熱特
性が改善された高密度マルチチツプパツケージに適用し
て好適なものである。
【０００２】
【従来の技術】メモリチツプにおける構成部品の密度を
増大させてそれによる利益を獲得するためにはメモリチ
ツプを保持するパツケージのパツケージング密度を増大
させる必要がある。このことは、現在商業上利用し得る
最も高密度のダイナミツク・ランダム・アクセス・メモ
リ・チツプ（ＤＲＡＭ）に関して特に言えることであ
る。従来、ＤＲＡＭチツプは単一チツプモジユールとし
てパツケージングされて来た。すなわち単一のシリコン
ダイスが配線を含むリードフレームに配線結合される。
このリードフレームは一群の個々の金属リードを介して
チツプへの必要な信号及びチツプからの必要な信号を扇
形に拡げる。次にこれらのリードは下層の回路ボードに
接続される。通常このリードフレーム及びシリコンチツ
プはエポキシブロツク内に包まれ、このエポキシブロツ
クから個々の金属リードが延びる。一般的にこのパツケ
ージはワイヤボンドパツケージと呼ばれる。
【０００３】チツプがパツケージされると、チツプはバ
ーンインとして周知のプロセスに従い、これによつてチ
ツプは過度に高められた温度及び電圧で何時間も動作す
る。その後バーンイン動作で合格したパツケージされた
チツプを集めてグループ化し、次にこのチツプのグルー
プをまた幾つかのグループに分ける。さらに制御論理回
路、誤り訂正論理回路等のようなメモリシステムの他の
構成部品がパツケージに付加される。特色としてこのパ
ツケージングの結果、最高の性能を有するＤＲＡＭメモ
リに適合しない大型のかさばつたシステムとなる。
【０００４】ＤＲＡＭチツプを相互接続する好適な方法
はその反対の表面上に特別仕様化された導電層が設けら
れている薄いフレキシブル絶縁キヤリアを介する。この
ようなパツケージングは本来費用もかからず、自動ボン
デイングプロセスに適している。バイアホールは無駄な
費用を増大させるので、このようなフレキシブルキヤリ
アにおいては避けた方が好ましい。しかしながらチツプ
が凸形相互接続バンプを用いるようなフエイス−ダウン
形式でチツプをボンデイングするとき、絶縁キヤリアの
遠くの面に存在する導電層と連通することができるよう
に幾つかの方法を提供しなければならない。
【０００５】このようなパツケージング状況を理解し
て、パツケージを高度に効率的に冷却することができる
ように十分考慮しなければならない。従来の技術は高密
度パツケージングのための設計を十分に備えている。こ
れらの従来の技術の教示の例としては以下の特許に見い
出すことができる。米国特許第４，７３０，２３２号に
おいては、回路ボードを含む一対のデバイスがプレナ熱
シンクに積層され、このプレナ熱シンクは背中合わせに
実装されて一対のカバー内に包囲される。米国特許第
４，１２２，５０８号においては、他の熱シンクが複数
の各プリント回路ボードに取り付けられ、各熱シンクは
その中に形成されて集積化された複数のフインを有す
る。多数のこれらの熱シンクが向き合うように実装され
ると、連続する空気循環経路が形成され、これにより取
り付けた回路ボードを冷却することができる。
【０００６】米国特許第４，７７１，３６６号において
は、冷却プレートを所々に差し入れた複数の平行に配置
されたセラミツクカードアツセンブリについて述べられ
ている。各セラミツクカードはその両面に多数のチツプ
が実装され、このチツプは導電性キヤツプによつて包囲
され、次にこの冷却プレートを支持する。米国特許第
４，８４１，３５５号においては、液体冷却材が流れる
ための内部通路を有する高密度パツケージが示されてい
る。米国特許第３，３７２，３１０号においては高密度
パツケージが示され、この高密度パツケージにおいては
複数のチツプが基板上に実装され、その上にアパーチヤ
を有するスペーサが配設され、全体の構成が金属カバー
プレート内に包囲される。
【０００７】多数の従来の技術は気流を冷却するために
その間に経路を設けてある平行に実装された回路カード
を開示する。このような構造は米国特許第４，１０７，
７６０号、同第４，６７４，００４号、同第４，３７
５，２９０号、同第４，２９１，３６４号、同第４，７
３９，４４４号及び同第３，６７１，８１２号に見い出
すことができる。他の液体及び液体／気流冷却システム
については、米国特許第４，６１９，３１６号及び同第
４，３１５，３００号において見い出すことができる。
他のマルチチツプ集積回路パツケージング構成について
は、米国特許第４，７８３，６９５号、同第４，５８
０，１９３号、同第４，５４９，２００号、同第４，８
６８，６３４号、同第４，８３１，４３３号及び同第
４，７８２，３８１号において見い出すことができる。
【０００８】米国特許第４，８３０，２６４号、同第
３，９９１，３４７号、同第４，８３５，３４４号、同
第４，８３８，４７５号、ドイツ国特許第ＤＥ ３７
３９９８号及び１９６７年、１２月発行、第１０巻、第
７号、「ＩＢＭテクニカル・デイスクロージヤ・ブリテ
イン」９４３頁には回路ボードの反対側の面にバイアー
コネクシヨンを設ける方法を開示している。
【０００９】
【発明が解決しようとする課題】本発明の目的は高レベ
ルの電力消費部分を取り扱うことができる改善された高
密度電子パツケージを提供することである。
【００１０】本発明の他の目的は複数の異なる型式の基
本的な回路パツケージを含むように適合される高密度電
子パツケージを提供することである。
【００１１】本発明のさらに他の目的は冷却効率が高い
高密度電子パツケージを提供することである。
【００１２】本発明のさらに他の目的は内部で発生した
熱をその外部表面に効率的に伝達して放熱させる改善さ
れた高密度電子パツケージを提供することである。
【００１３】本発明のさらに他の目的は低インダクタン
ス配線を用い、かつ電磁シールドを改善した高密度電子
パツケージを提供することである。
【００１４】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、複数の集積回路チツプのための高
密度パツケージにおいて、第１及び第２のカバープレー
ト５０、６４と、第１及び第２のカバープレート５０及
び６４間にサンドウイツチされ、かつ互いに離間した位
置に厚味を貫通するように穿設された複数の回路嵌合用
アパーチヤ５８を有する第１のスペーサプレート５６
と、一方の面に接着された複数のチツプ手段１４を含
み、かつ当該チツプ手段１４を第１のスペーサプレート
５６の回路嵌合用アパーチヤ５８内に配設することによ
り、接着されたチツプ手段１４を第１及び第２のカバー
プレート５０、６４と熱交換接触状態に維持されると共
に、第１及び第２のカバープレート５０、６４の回路嵌
合用アパーチヤ５８間にある領域部分を放熱領域として
機能させるようにし、さらに回路嵌合用アパーチヤ５８
の一端部において第１のカバープレート５０とスペーサ
プレート５６との間から外側に延びるコネクタ領域１８
を有する第１の複数の回路ストリツプと、回路嵌合用ア
パーチヤ５８の一端部と対向する位置に配設され、かつ
複数の相互接続ランドを７４、７８有し、当該複数の相
互接続ランド７４、７８のうちの１つが第１のカバープ
レート５０とスペーサプレート５６との間から延びる各
コネクタ領域１８に対して接続される回路ボード７６
と、第１及び第２のカバープレート５０、６４と、第１
のスペーサプレート５６と、回路ボード７６とを積層し
て一体に固着することによりパツケージを外観上全体と
して平板形状かつユニツト構造に組み立てる手段とを設
けるようにする。
【００１５】
【作用】複数の集積回路チツプを高密度にパツケージす
ることについて述べる。このパツケージは多数のプレナ
サブユニツトを含む。サブユニツトは第１及び第２のカ
バープレートを含み、この第１のカバープレート及び第
２のカバープレート間にスペーサプレートがサンドウイ
ツチされる。各スペーサプレートには回路を受けるため
の複数のアパーチヤが設けられている。回路ストリツプ
はスペーサプレート内の各アパーチヤに設けられる。各
回路ストリツプの１つの面は接着された複数のチツプを
含む。各回路ストリツプは回路嵌合用アパーチヤ内に配
設され、接着されたチツプの背面が第２のカバープレー
トを支持する。各回路ストリツプはコネクタ領域を有
し、このコネクタ領域は各回路嵌合用アパーチヤの一端
部側において第１のカバープレートと第２のカバープレ
ートとの間から延びる。回路ボードは当該一端部側に配
設され、複数の相互接続ランドを有し、各回路嵌合用ア
パーチヤの一端部から延びた各コネクタ領域に対して１
つの相互接続ランドが設けられている。この回路ボード
はすべてのカバープレートに対して平行に配置された主
表面を有し、パツケージ全体がプレナ形状になる。
【００１６】
【実施例】以下図面について、本発明の一実施例を詳述
する。
【００１７】図１はマルチチツプ薄膜プレナ型の回路ス
トリツプ１０の概略図である。後述するように本発明は
ＤＲＡＭパツケージについて説明する。しかしながら当
該明細書において説明するパツケージの概念は他の集積
回路の場合にも同じように適用することができることを
理解すべきである。
【００１８】回路ストリツプ１０はその両面を金属処理
された薄膜型の回路キヤリア１２を含む。複数の表面実
装デカツプリングコンデンサ１６と共に、複数のＤＲＡ
Ｍチツプ１４が回路キヤリア１２の一方の面に実装され
る。回路ストリツプ１０の一端にはコネクタ領域１８が
あり、このコネクタ領域１８は回路キヤリア１２の主軸
から一方の側にずれており、また領域２０において上方
に曲がつている。後述することから理解できるように、
他の回路ストリツプ１０には同じコネクタ領域１８が設
けられ、このコネクタ領域１８は回路キヤリア１２の主
軸から他方の側にずれている。かくして回路ストリツプ
１０がスタツク状にパツケージされると、スタツク構造
内における第１の回路ストリツプのコネクタ領域は主軸
から一方の側にずれるが、第２の回路ストリツプのコネ
クタ領域は主軸から他方の側にずれているので、双方の
コネクタ領域は回路ボードの同一面の異なるエリアにコ
ンタクトすることができ、互いに重なることはないよう
に構成されている。
【００１９】図２は回路ストリツプ１０からＤＲＡＭチ
ツプ１４が取り外された回路ストリツプ１０の概略を示
す。ＤＲＡＭチツプ１４の各ビームリード２２はフレキ
シブルな回路キヤリア１２上の下層領域に接続する。回
路キヤリア１２の両面は金属処理されており、その一方
の面（例えば符号２４）は必要とする回路細部に従つて
「個別構造」に構成され、その反対側の面にある金属処
理層２６は接地平面として実質的に連続している。
【００２０】ＤＲＡＭチツプ１４が回路キヤリア１２上
のコンタクトパターン２８と整合すると、幾つかのビー
ムリード２２は上にある金属処理ランドエリア３０とコ
ンタクトし、他のビームリードはバイアホール３２を介
して下にある金属処理層２６とコンタクトする。ビーム
リードを金属処理ランドエリア３０及び金属処理層２６
と適正に確実に相互接続させるために、フレキシブルな
回路キヤリア１２上にはんだパンプを堆積する。このは
んだバンプによりビームリード２２とのコンタクトが平
坦な表面となる。
【００２１】図３はこのはんだバンプを適用するプロセ
ス（Ａ）〜（Ｅ）を示す。図３（Ａ）に示すようにフレ
キシブルな回路キヤリア１２は上部にある個別構造に構
成された金属処理層２４及び下部にある連続接地平面層
２６を含む。この２つの層はポリイミド層３４によつて
分離されている。平坦なはんだバンプを与えるために、
はんだマスク３６（図３（Ｂ）参照）がフレキシブルな
回路キヤリア１２の上部表面上に配置される。はんだマ
スク３６における各開口３８及び４０の大きさはそれと
連通するはんだの受け取り量に従つて予め計算されてい
るので、リフロー後すべてのはんだバンプはほぼ同じ高
さになる。かくして開口４０が下層回路ランド４２の全
幅を横切つて延びないように開口４０内に堆積されるは
んだの量を制御し、開口３８の幅はポリイミド層３４に
おけるホール４４の開口よりも大きいので一段と多くの
はんだをその中に堆積することができる。
【００２２】図３（Ｃ）においては、はんだマスク３６
上及びホール３８及び４０内にはんだが堆積されてい
る。図３（Ｄ）においてはんだマスクは除去され、図３
（Ｅ）においてこの堆積されたはんだバンプはリフロー
手順を受けられる状態にあり、上述の教示に従つてこの
リフローを種々のバンプにすることにより、比較的均一
で平坦な上部面となり、その後ＤＲＡＭチツプのビーム
リードに接続する。通常、接続リードはリフロー前には
んだバンプ上に配設されるのでそれと同時にボンデイン
グが生ずる。これらのリードは図３においては省略す
る。
【００２３】上述のステツプの前後いずれかに新たなポ
リイミド層４１（又は他の誘電体層）が接地平面層２６
上に配置されて絶縁裏材を提供する。
【００２４】図４、図５及び図６は組み立てられた複数
のフレキシブルな回路ストリツプ１０を本発明を具体化
する熱シンク型パツケージ内に組み込んだものである。
図４において図４の下部におけるカバープレート５０か
ら説明し、その後図４の上部にあるそれと対向するカバ
ープレート８０を説明する。後述するすべてのカバープ
レート及びスペーサプレートは好適には同じ高熱伝導率
の金属から構成されることを理解すべきである。好適な
材料としては銅及びアルミニウムがある。
【００２５】カバープレート５０内には気流が通る複数
の通気孔５２が形成されている。さらに複数のねじ穴５
４を有し、これにねじを挿入してパツケージを保持する
ことができる。４つのフレキシブルな回路ストリツプ１
０はそれぞれ５つのＤＲＡＭチツプを保持し、回路スト
リツプ１０に結合したデカツプリングコンデンサはスペ
ーサプレート５６内のアパーチヤに配設される。スペー
サプレート５６にはその厚味を貫通するように４つの回
路嵌合用アパーチヤ５８が設けてあり、各回路嵌合用ア
パーチヤ５８は回路ストリツプ１０を受けるように適合
されている。各回路嵌合用アパーチヤ５８の底部におい
て、空間６０が与えられるようにスペーサプレート５６
の一部を薄くする。カバープレート５０が適正な位置に
配設されていると、この空間６０においてフレキシブル
回路ストリツプ１０のコネクタ領域が現れ得る。スペー
サプレート５６にはカバープレート５０内の通気孔５２
と整合する複数の通気孔６２が設けられている。第２の
カバープレート６４はスペーサプレート５６の右側面に
接触し、またこの第２のカバープレート６４には通気孔
５２及び６２と整合する通気孔６６が設けられている。
【００２６】カバープレート５０及び６４、スペーサプ
レート５６並びに回路ストリツプ１０がパツケージの基
本的なサブユニツトである。最初にカバープレート６４
がスペーサプレート５６の上側に配設され、その後各回
路ストリツプ１０が整合する回路嵌合用アパーチヤ５８
内に配設される。スペーサプレート５６の厚さは回路ス
トリツプ１０の厚さ（回路ストリツプに実装された構成
部品も含めて）とほぼ等しいように作られる。かくして
カバープレート５０がスペーサプレート５６の下側面に
組み立てられると、各回路ストリツプ１０の背面及びカ
バープレート５０のソリツド表面エリア間に物理的なコ
ンタクトが生ずる。回路ストリツプ１０における各回路
構成部品の上面はカバープレート６４の下側面のソリツ
ド表面エリアにコンタクトする。また代わりにエラスト
マ材料からなる薄いシートを各回路ストリツプ１０の背
面に配設することができ、パツケージを組み立てるとこ
の材料は圧縮され、この回路構成部品の上面をカバープ
レート６４に押しつける。それぞれのカバープレート及
びスペーサプレートにおける各通気孔は互いに位置合わ
せされて気流のためのスムーズに連続する通路が形成さ
れる。これらの各通路は連続しているので、通路内の気
流は比較的低速度の層状かつ乱流がない気流になる。
【００２７】パツケージの基本サブユニツトが組み立て
られると、第１のサブユニツトのすぐ隣に次のサブユニ
ツトが組み立てられる。図４において複数の回路ストリ
ツプ１０´が新たなスペーサプレート７０内の整合孔に
配設される。スペーサプレート７０のすぐ上側には他の
カバープレート７２が隣接している。注意すべきは回路
ストリツプ１０´のコネクタ部分はストリツプの上側に
配置されるが、上述した回路ストリツプ１０のコネクタ
部分はその下側に配置されることである。かくして回路
ストリツプ１０´におけるコネクタ部分は回路ボード７
６の上面側の相互接続ランド７４に接続するのに対し
て、回路ストリツプ１０のコネクタ部分は回路ボード７
６の下面側の相互接続ランド７８と接続する。
【００２８】回路パツケージの一方の側を組み立てるた
めに、カバープレート５０、スペーサプレート５６、カ
バープレート６４、スペーサプレート７０及びカバープ
レート７２を互いに隣接させ、回路ストリツプ１０及び
１０´を適正な位置に合わせて一緒にねじで留める。次
に同じ面対称となつているパツケージを組み立てて上述
のパツケージに隣接させる。その後回路ボード７６に相
互接続され、対向するカバープレート５０及び８０を回
路ボード７６上の接合点８２及び８４にしつかりと留め
てパツケージのアツセンブリを完成させる。上述の組立
て手順は単なる一例にすぎず、組立てに必要な器具の複
雑さ如何によつては他の組立て順序に代えてもよい。
【００２９】図５は完全に組み立てられたパツケージを
示し、内部の詳細を示すためにカバープレート５０及び
回路ストリツプ１０の一部が取り除かれている。複数の
デコーデイング回路又は他の論理回路９０が回路ボード
７６上に実装され、回路ボード７６上及び回路ボード７
６内の配線（図示せず）を介して回路ストリツプ１０及
び１０´等と相互接続する。パツケージが「マザーボー
ド」内に差し込まれると、複数の差込みランドエリア９
２が回路ボード７６と相互接続する。図６は図５の線５
〜５に沿つて破断した断面図である。
【００３０】図７はデカツプリングコンデンサ、回路ス
トリツプ及びインダクタンスが非常に低いメモリチツプ
モジユールを回路キヤリア１２に接続するための相互接
続技術の詳細を示す。この分解組立て図はチツプモジユ
ール１００の中央線に沿つて配置された入力／出力ピン
１０２と如何に接続がなされるかを示す。２つの配線層
１０４及び１０６はテープ１２６の一部である絶縁シー
ト１０８によつて分離される。上面にある配線層１０６
はチツプモジユール１００のための全ての信号ラインを
含むと共に、電源タツプ１０９及び接地タツプ１１０を
それぞれ含む。底面にある配線層１０４は電力分配及び
接地分配のために使用される。絶縁シート１０８内の一
対のバイアホール１１２及び１１４を介して電源タツプ
１０９及び接地タツプ１１０と底面配線層１０４におけ
る電源分配ライン及び接地分配ラインとの間にそれぞれ
電気的コンタクトが形成される。
【００３１】配線層間の電気的コンタクトは表面実装型
のデカツプリングコンデンサ１１６を用いてなされ、デ
カツプリングコンデンサ１１６のコンタクト領域１１８
及び１２０にはペースト状のはんだが適用される。次に
このパツケージを加熱してはんだをリフローすると、こ
のはんだによりコンデンサ１１６はパツド１２２及び１
２４と結合する。さらに各パツド１２２及び１２４には
スルーホールが設けられているので、このはんだはスル
ーホール１２２及び１２４を介して絶縁シート１０８内
のホール１１２及び１１４を通つて流れ、上部にある電
源及び接地タツプ１０９及び１１０に結合する。次にこ
のように結合されたチツプ／コンデンサ構造はテープ１
２６から分離されて図１に示すような回路キヤリア１２
に適用される。同じ構造及び手順が回路キヤリア１２
（テープ１２６の代わり）に適用され、チツプからキヤ
リアへのリフローが生ずると同時に上述の相互接続がな
される。
【００３２】図８において一対のＤＲＡＭチツプモジユ
ール１３０及び１３２が隣接するリードフレーム１３４
及び１３６にそれぞれ実装される。しかしながらコンデ
ンサ１３８は隣接するボンデイングパツド１４０及び１
４２に接続されてこれらの間にブリツジを形成する。か
くしてモジユール１３０及び１３２は同時に動作しない
のでコンデンサ１３８はモジユール１３０及び１３２に
共通のものとなる。リードフレーム１３４及び１３６は
モジユール１３０及び１３２へのリード接続が必要であ
る以外は、互いにほぼ面対称となつている。かくしてこ
の２つの配線層の半分（右側及び左側）は接着はんだを
介してボンデイングパツド１４０及び１４２によつて共
通のデカツプリングコンデンサに電気的かつ物理的に接
合される。
【００３３】図９は１１個のチツプを有するフレキシブ
ルな回路ストリツプ１５２の背面を示す。回路ストリツ
プ１５２内において各ＤＲＡＭチツプ１５４の底部の中
央にある入力／出力コンタクトの真下に孔１５０が設け
られている。孔１５０が設けられることにより、熱風を
コンタクト領域に向けることができ、コンタクト領域に
おいてはんだをリフローさせることができる。はんだ接
合した後、孔１５０内に封止材を入れてシールし、これ
によりはんだ疲労を防ぐ。
【００３４】図９に示すような１１個のチツプを有する
高パツケージの場合、パツケージ内を一段と効率的に冷
却する必要がある。これは乱流がパツケージを通ること
ができるような形式のパツケージを組み立てることによ
つて達成される。図１０において４つの回路ストリツプ
１５２が実装され、隠れて見えないチツプモジユール１
５４の最上面がカバープレート１５８を支持する。カバ
ープレート１５８は多数の通気ホール１６０を有する。
回路ストリツプ１５２のコネクタ領域１６１は多層プリ
ント回路ボード１６２上の相互接続ランドに接続する。
【００３５】図１１は回路ストリツプ１５２及び回路ボ
ード１６２が取り外された回路パツケージの残りの部分
の分解組立て図を示す。注意すべきはカバープレート１
５８はパツケージの中央に配設されて２つのスペーサプ
レート１６４及び１６６間にサンドウイツチされるとい
うことである。さらに一対のカバープレート１６８及び
１７０はこれらの間にある全構造をサンドウイツチする
ように配設される。各スペーサプレート１６４及び１６
６にはアパーチヤ１７２が設けられて回路ストリツプ１
５２を受ける。しかしながら、スペーサプレート１６４
及び１６６は主に骨組みであるので、気流のためのそれ
らのアパーチヤはそれぞれのカバープレート内の通気孔
１６０と一直線にはならない。その結果、空気が通気孔
１６０を介して矢印１７４によつて示されるような方向
に流れると、乱流がパツケージの内部に生じ、これによ
つてパツケージ内に含まれる回路モジユールを一段と効
率的に冷却することができる。
【００３６】図１２はカバープレート１６８及びスペー
サプレート１６４が取り外された完全に組み立てられた
乱流型パツケージを示す。注意すべきは各プリント回路
ボード１６２はマザーボード１８０の背面に実装された
雌コネクタ１７６内に差し込まれるということである。
新たな構成部品１８２をマザーボード１８０の下側に実
装してもよい。カバープレート１６８が適正な位置に配
設されると（図５参照）、このカバープレート１６８は
論理回路９０の上面の下に延びてこれと接触する。かく
して論理回路９０からの熱放射は通気孔１６０の上方に
伝えられて放熱する。さらに通気孔１６０を通つて方向
付けられる同じ気流供給源からの気流はマザーボード１
８０の下側を通過してマザーボード上に実装された構成
部品をも冷却することができる。
【００３７】図１３は図１２のパツケージとほぼ同様で
あるが、低電力用放熱システム型のメモリパツケージで
ある。かくして内部の気流路は必要なく、パツケージ内
部に発生した熱はカバープレート及びスペーサプレート
によつてパツケージの表面に伝えられて放熱する。次に
パツケージの表面を横切る気流は消費された電力から生
ずる熱を放熱させるには十分である。この点を除いて図
１３に示すパツケージの構造は図４に示すパツケージの
構造と全く同じである。
【００３８】図１４は図１３の回路パツケージを修正し
て全体の高さを一段と低くしたものを示す。回路ボード
７６、回路ストリツプ、スペーサプレート及びカバープ
レートとの相互接続点２００は上方において回路ボード
７６の方に１８０゜折り返されている。これによりパツ
ケージは「一段と厚くなる」が高さが一段と低くなるの
で、高密度、低電力消費のパツケージ構成に特に有用で
ある。熱伝導挿入部すなわち熱伝導ゲル２０２により論
理回路９０及びパツケージのカバープレート間を熱的に
コンタクトさせることができる。図１３及び図１４の回
路パツケージは強制空冷を利用できない携帯用装備内の
構成部分として適合される。このような装備において、
カバープレートはこの装備の外部シエルとコンタクトす
るように配設されることにより、外部への熱放熱特性が
向上する。
【００３９】上述のことから、回路を含むモジユールを
対面させてれんが状にパツケージすることができる高密
度回路パツケージングシステムを説明して来たことが分
かる。冷却すべき電力消費量に従つて、内部の層流、内
部の乱流、外部からの気流だけ又は他の冷却機構を介し
てパツケージを冷却することができる。このパツケージ
は優れたＥＭＩ放射特性を示す。
【００４０】上述の説明は本発明のほんの一例にすぎな
いことを理解すべきである。本発明の精神及び範囲から
脱することなく詳細構成について種々の変更を加えるこ
とができる。例えば本発明はパツケージされたチツプを
用いることについて説明したが、適正なフエイス−ダウ
ンボンデイング技術を用いて、表面が安定化されたチツ
プを回路ストリツプ上に直接実装することができる。
【００４１】メモリシステムに基づいた大型のＤＲＡＭ
をもつコンピユータの場合、偶然の電力損失がパワーア
ツプ後にかなりの遅延を生じさせ得るが、メモリの状態
は再生されることが分かる。ある場合には全く回復させ
ることができない。このような理由により、連続して電
力を与えるために局所に電池を設けて支援することがメ
モリ設計の一部となる。メモリシステムの近くに空間を
形成して気流が妨げられないようにしなければならない
と同時に、メモリシステムを十分な電力の下にあるよう
にする。さらに、充電されると電池は熱くなるので気流
を冷却する準備がなされなければならない。簡素に集積
化してパツケージングする解決法を考える必要がある。
【００４２】図１５において空冷システムの電源素子を
用いて電源素子及び電力を供給されるシステムデバイス
の双方を冷却することを支援する。高密度メモリモジユ
ール２０４（本発明による少なくとも複数のパツケージ
２０６を含む）が多数の電池パツク２１０と共にベース
プレート２０８上に実装され、この電池パツク２１０は
パツケージ２０６の幾何学的配列と自然に整合するよう
に一列に配列される。電池パツク２１０間の空間は電池
それ自身のための冷却チヤネル及びメモリパツケージを
冷却するために必要な空気のための自然の通路として動
作する。この空気はフアン２１４によつてチヤネル内に
強制的に入れられる。電池は図示のように長方形（鉛−
酸及びＮｉ−Ｃｄ電池の場合のように）か又は種々の大
きさで利用できる円筒型電池のスタツクのいずれかであ
る。
【００４３】図１５の構成において、冷却された空気は
薄い支柱のアレイ内に向けられる。この支柱は幅がほぼ
１０〔ｍｍ〕であり、支柱間の間隔はほぼ２０〔ｍｍ〕
である。これらの支柱はパツケージ内の気流アパーチヤ
と位置合わせされる。
【００４４】他のフアン２１６を用いて、その上に制御
回路を有する結合した回路ボード２１８を冷却してもよ
い。
【００４５】
【発明の効果】上述のように本発明によれば、通気孔を
もつ第１及び第２のカバープレート間に通気孔と複数の
チツプが結合された回路ストリツプを受けるアパーチヤ
とを有するスペーサプレートを、これらの通気孔が一直
線に配列されるように配設し、回路ストリツプのコネク
タ領域と相互接続する領域を有する回路ボードをこれら
のプレートに平行に配設してサブユニツトを組み立て、
さらに他のサブユニツトを組み立てて、それぞれの通気
孔が整合するように最初のサブユニツトと結合させるこ
とにより、高密度パツケージを簡易かつ確実に組み立て
ることができると共に、この高密度パツケージ内部に気
流通路が形成されるので、パツケージ内部を簡易かつ確
実に冷却することができる。また本発明によれば、第１
及び第２のプレナ金属プレートの通気孔の断面とスペー
サ金属プレートの通気孔の断面の大きさを異なるように
して気流路内の内部壁を不連続にすることにより、パツ
ケージ内において乱流を得ることができ、これによつて
パツケージ内部を一段と効率的に冷却することができ
る。
【図面の簡単な説明】
【図１】図１はパツケージされた複数のＩＣチツプとそ
の上に実装されたデカツプリングコンデンサとを有する
プレナ回路キヤリアを示す略線図である。
【図２】図２は１つの集積回路チツプと下層のプレナ回
路キヤリアとの一部を示す分解組立て図である。
【図３】図３（Ａ）〜（Ｅ）はプレナ回路キヤリア上に
はんだ接続部を与えるプロセスにおけるステツプを示す
回路キヤリアの断面図である。
【図４】図４は層流冷却を与える本発明の実施例の分解
組立て図である。
【図５】図５は種々の部分が取り除かれた状態にある組
み立てられた本発明のパツケージの略線図である。
【図６】図６は図５の線５〜５に沿つて破断した断面図
である。
【図７】図７は集積回路パツケージのプレナ回路キヤリ
アへの相互接続を示す分解組立て図である。
【図８】図８は一対の集積回路パツケージを如何にプレ
ナ回路パツケージに相互接続して単一のデカツプリング
コンデンサを共有し得るかを示す分解組立て図である。
【図９】図９はチツプをプレナ回路キヤリア上に配設し
た後のプレナ回路キヤリアの背面を示す平面図である。
【図１０】図１０は最外側のカバープレートが取り外さ
れた、図９の複数の回路キヤリアを含む高密度パツケー
ジの平面図である。
【図１１】図１１は冷却するために乱流を得ることがで
きるように図１０に示すパツケージにおいて用いられる
種々のプレナプレートの分解組立て図である。
【図１２】図１２はカバープレートを取り外された、乱
流を与える完全に組み立てられたパツケージの略線図で
ある。
【図１３】図１３は図１２のパツケージを修正して放熱
効果を一段と向上させる場合又はコンタクト部を冷却す
る場合におけるパツケージの略線図である。
【図１４】図１４はパツケージの高さを一段と低くする
ことができるように図１３のパツケージを修正した略線
図である。
【図１５】図１５はメモリシステムに結合した他の構成
部品と共に配列された、本発明による多数のパツケージ
を示す略線図である。
【符号の説明】
１０、１０´、１５２……マルチチツプ薄膜プレナ回路
キヤリア、１２、１５２……薄膜回路キヤリア、１４…
…ＤＲＡＭチツプ、１６、１１６、１３８……デカツプ
リングコンデンサ、１８、１１８、１２０、１６１……
コネクタ領域、２０……領域、２２……ビームリード、
２６……金属処理層、２８……コンタクトパターン、３
０……金属処理ランドエリア、３２、１１２、１１４…
…バイアホール、３４……ポリイミド層、３６……はん
だマスク、３８、４０、１７２……開口、４２……下層
回路ランド、４４……ホール、５０、６４、７２、８
０、１５８、１６８、１７０……プレート、５２、６
２、６６、１６０……通気孔、５４……ねじ穴、５６、
７０、１６４、１６６……スペーサプレート、５８……
回路嵌合用アパーチヤ、６０……空間、７４、７８……
相互接続ランド、７６、１６２、２１８……多層プリン
ト回路ボード、８２、８４……接合点、９０……論理回
路、９２……差込みランドエリア、１００、１３０、１
３２、１５４……ＤＲＡＭチツプモジユール、１０２…
…入力／出力ピン、１０４、１０６……配線層、１０８
……絶縁シート、１０９……電源タツプ、１１０……接
地テープ、１１８、１２０……コンタクト領域、１２６
……テープ、１３４、１３６……リードフレーム、１４
０、１４２……ボンデイングパツド、１５０……孔、１
６０……気流ホール、１７６……雌コネクタ、１８０…
…マザーボード、１８２……構成部品、２０２……熱伝
導ゲル、２０４……高密度メモリモジユール、２０６…
…パツケージ、２０８……ベースプレート、２１０……
電池パツク、２１４、２１６……フアン。
フロントページの続き (72)発明者 ポール・ウイリアム・コテウス アメリカ合衆国、ニユーヨーク州10598、 ヨークタウン・ハイツ、クインラン・スト リート 2742番地 (72)発明者 グレン・ウオルデン・ジヨンソン アメリカ合衆国、ニユーヨーク州10598、 ヨークタウン・ハイツ、バーチ・ストリー ト 2819番地 (72)発明者 ローレンス・シヤングウエイ・モク アメリカ合衆国、ニユーヨーク州10509、 ブルースター、シーニク・リツジ・ドライ ブ ９番地 (56)参考文献 特公 昭56−31895（ＪＰ，Ｂ２)

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】複数の集積回路チツプのための高密度パツ
    ケージにおいて、 第１及び第２のカバープレートと、 上記第１及び第２のカバープレート間にサンドウイツチ
    され、かつ互いに離間した位置に厚味を貫通するように
    穿設された複数の回路嵌合用アパーチヤを有する第１の
    スペーサプレートと、 一方の面に接着された複数のチツプ手段を含み、かつ当
    該チツプ手段を上記第１のスペーサプレートの上記回路
    嵌合用アパーチヤ内に配設することにより、上記接着さ
    れたチツプ手段を上記第１及び第２のカバープレートと
    熱交換接触状態に維持されると共に、第１及び第２のカ
    バープレートの上記回路嵌合用アパーチヤ間にある領域
    部分を放熱領域として機能させるようにし、さらに上記
    回路嵌合用アパーチヤの一端部において上記第１のカバ
    ープレートと上記スペーサプレートとの間から外側に延
    びるコネクタ領域を有する第１の複数の回路ストリツプ
    と、 上記回路嵌合用アパーチヤの上記一端部と対向する位置
    に配設され、かつ複数の相互接続エリアを有し、当該複
    数の相互接続エリアのうちの１つが上記第１のカバープ
    レートと上記スペーサプレートとの間から延びる上記各
    コネクタ領域に対して接続される回路ボードと、 上記第１及び第２のカバープレートと、上記第１のスペ
    ーサプレートと、上記回路ボードとを積層して一体に固
    着することによりパツケージを外観上全体として平板形
    状かつユニツト構造に組み立てる手段と を具える ことを
    特徴とする高密度パツケージ。
  2. 【請求項２】上記各第１及び第２のカバープレート並び
    に上記第１のスペーサプレートは通気孔を有することに
    より、上記第１及び第２のカバープレート並びに上記第
    １のスペーサプレートが組み立てられてユニツト構造か
    つ平板形状のパツケージが形成されたとき、上記各第１
    及び第２のカバープレート並びに上記第１のスペーサプ
    レート内の通気孔は互いに一直線に配列されて隣接し、
    これによりこの通気孔を通つて層気流を形成できるよう
    な気流通路を形成することを特徴とする請求項１に記載
    の高密度パツケージ。
  3. 【請求項３】上記第１及び第２のカバープレートは第１
    の断面を有する気流通路を含み、また上記スペーサプレ
    ートには上記第１の断面より大きな第２の断面をもつ通
    気孔が設けられ、上記第１及び第２のカバープレート並
    びに上記第１のスペーサプレートが一体にサンドウイツ
    チされたとき、上気流通路及び通気孔の断面の大きさの
    差に基づいて気流チヤネル内に凹凸がある内部壁が形成
    され、これにより上記高密度パツケージの内部において
    気流の乱流を生じさせることを特徴とする請求項１に記
    載の高密度パツケージ。
  4. 【請求項４】さらに、 第３のカバープレートと、 上記第３のカバープレート及び上記第２のカバープレー
    ト間にサンドウイツチされ、かつ互いに離間した位置に
    厚味を貫通するように穿設された複数の回路嵌合用アパ
    ーチヤを有する第２のスペーサプレートと、一方の面に接着されたチツプ手段を含み、かつ当該チツ
    プ手段を上記第２のスペーサプレートの上記回路嵌合用
    アパーチヤ内に配設することにより、上記接着されたチ
    ツプ手段を上記第２及び第３のカバープレートと熱交換
    接触状態に維持されると共に、上記第２及び第３のカバ
    ープレートの上記回路嵌合用アパーチヤ間にある領域部
    分を放熱領域として機能させるようにする第２の複数の
    回路ストリツプと を具えることを特徴とする請求項１に
    記載の高密度パツケージ。
  5. 【請求項５】上記第１の回路ストリツプは、 絶縁材料からなる薄膜と、上記 薄膜の第１の表面上にある第１の導体を第２の表面
    側から触れることがで きるような位置に、開口が設けら
    れている当該薄膜の表面上に配設された第２の導体と、 上記薄膜の上記開口内において、上記第１の表面上にあ
    る上記第１の導体上の接触点位置に、上記薄膜からの高
    さがほぼ均一になるように形成されたはんだバンプとを
    具えることを特徴とする請求項１に記載の高密度パツケ
    ージ。
  6. 【請求項６】上記第１の回路ストリツプは、 絶縁材料からなる薄膜と、 上記薄膜の第１の表面上にある第１の導体を第２の表面
    側から触れることができるような位置に、開口が設けら
    れている当該薄膜の表面上に配設され、構成部品のコン
    タクトと接触する相互接続用ランドであつて、当該相互
    接続用ランドのうち選択された相互接続用ランドは上記
    絶縁材料薄膜に形成された開口と連通するホールを有す
    る相互接続用ランドを有する第２の導体と、 上記コンタクト上にソルダペーストを有し、かつ上記選
    択された相互接続用ランド上にマウントされ、これによ
    りリフロー処理をすることにより上記ソルダペーストが
    溶けて上記開口及びホールを充填して上記導体と相互接
    続させる構成部品と を具える ことを特徴とする請求項１
    に記載の高密度パツケージ。
  7. 【請求項７】上記回路ストリツプは、順次横に並ぶように 配設され、かつそれぞれが所定の導
    体パターンをもち、かつ同じ方向の一端部上に配列され
    たコンタクトランドを有し、さらに上記導体パターンに
    接続されたチツプ手段を有する一対の細長い回路キヤリ
    アと、 上記回路キヤリア上の上記コンタクトランドを架橋する
    コンタクト部を有し、かつそれに接続される回路構成部
    品とを具えることを特徴とする請求項１に記載の高密度
    パツケージ。
  8. 【請求項８】上記第１及び第２のカバープレート、スペ
    ーサプレート並びに回路ストリツプの組合わせは、上記
    回路ボードにおける相互接続エリアの近隣で鋭角的に曲
    がり、これによつて上記組合わせは折り返されて、上記
    回路ストリツプに平行に配置されることを特徴とする請
    求項１に記載の高密度パツケージ。
  9. 【請求項９】複数の集積回路チツプのための高密度パツ
    ケージにおいて、 主表面となる第１及び第２のカバープレートと、第１ の面に複数の接着されたチツプ手段を含み、上記第
    １及び第２のカバープレート間に配設されることにより
    上記各チツプ手段の面が上記カバープレートにコンタク
    トできるようにサンドウイツチ構造となり、かつ上記第
    １及び第２のカバープレート間から延びるコネクタ領域
    を有する回路ストリツプと、 上記第１及び第２のカバープレート内に形成されること
    により、冷却気体が上記サンドウイツチ構造の厚味を通
    つて互いにほぼ等間隔に配設された上記回路ストリツプ
    上の上記チツプ手段から放熱させることができるように
    なされた複数の一直線に配列された冷却気体通路と、 上記コネクタ領域に並置され、かつ上記コネタク領域用
    の相互接続エリアが設けられ、かつ上記第１及び第２の
    カバープレートを平行に配設された表面を有する回路ボ
    ードと、 上 記第１及び第２のカバープレート並びに上記回路ボー
    トを固着することにより全体としてプレナ形状をもつよ
    うにする固着手段と を具えることを特徴とする高密度パ
    ツケージ。
  10. 【請求項１０】上記高密度パツケージのうち１つにおい
    て、上記高密度パツケージが互いに平行に配列されるこ
    とにより、連続する高密度パツケージにおける上記一直
    線に配列された冷却気体通路が互いに一直線に配列さ
    れ、これにより冷却気体が上記連続する高密度パツケー
    ジにおける上記一直線に配列された冷却気体通路を通過
    することができるようにしたことを特徴とする請求項９
    に記載の高密度パツケージ。
JP4356838A 1992-02-14 1992-12-22 高密度パツケージ Ceased JPH0821647B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/836,672 US5208729A (en) 1992-02-14 1992-02-14 Multi-chip module
US07/836672 1992-02-14

Publications (2)

Publication Number Publication Date
JPH05275865A JPH05275865A (ja) 1993-10-22
JPH0821647B2 true JPH0821647B2 (ja) 1996-03-04

Family

ID=25272461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4356838A Ceased JPH0821647B2 (ja) 1992-02-14 1992-12-22 高密度パツケージ

Country Status (4)

Country Link
US (1) US5208729A (ja)
EP (1) EP0555659B1 (ja)
JP (1) JPH0821647B2 (ja)
DE (1) DE69303633D1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268815A (en) * 1992-02-14 1993-12-07 International Business Machines Corporation High density, high performance memory circuit package
US5731633A (en) * 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US5544174A (en) * 1994-03-17 1996-08-06 The United States Of America As Represented By The Secretary Of The Air Force Programmable boundary scan and input output parameter device for testing integrated circuits
US6266872B1 (en) * 1996-12-12 2001-07-31 Tessera, Inc. Method for making a connection component for a semiconductor chip package
US6061243A (en) * 1997-11-06 2000-05-09 Lockheed Martin Corporation Modular and multifunctional structure
US6201695B1 (en) * 1998-10-26 2001-03-13 Micron Technology, Inc. Heat sink for chip stacking applications
JP2001196103A (ja) * 2000-01-12 2001-07-19 Matsushita Electric Ind Co Ltd 組電池の冷却構造
US6605778B2 (en) * 2000-10-02 2003-08-12 Siemens Aktiengesellschaft Circuit carrier, in particular printed circuit board
US7202555B2 (en) 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US6661666B1 (en) 2002-09-24 2003-12-09 Agilent Technologies, Inc. Device for enhancing the local cooling of electronic packages subject to laminar air flow
US6711021B1 (en) * 2003-01-15 2004-03-23 Hewlett-Packard Development Company, L.P. Systems and methods that use at least one component to remove the heat generated by at least one other component
US7023700B2 (en) * 2003-12-24 2006-04-04 Super Talent Electronics, Inc. Heat sink riveted to memory module with upper slots and open bottom edge for air flow
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
US7511968B2 (en) 2004-09-03 2009-03-31 Entorian Technologies, Lp Buffered thin module system and method
US20060050492A1 (en) 2004-09-03 2006-03-09 Staktek Group, L.P. Thin module system and method
US7760513B2 (en) 2004-09-03 2010-07-20 Entorian Technologies Lp Modified core for circuit module system and method
US7579687B2 (en) 2004-09-03 2009-08-25 Entorian Technologies, Lp Circuit module turbulence enhancement systems and methods
US7606049B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Module thermal management system and method
US7443023B2 (en) 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7606040B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Memory module system and method
US7423885B2 (en) 2004-09-03 2008-09-09 Entorian Technologies, Lp Die module system
US7289327B2 (en) 2006-02-27 2007-10-30 Stakick Group L.P. Active cooling methods and apparatus for modules
US7522421B2 (en) * 2004-09-03 2009-04-21 Entorian Technologies, Lp Split core circuit module
US7468893B2 (en) 2004-09-03 2008-12-23 Entorian Technologies, Lp Thin module system and method
US7606050B2 (en) 2004-09-03 2009-10-20 Entorian Technologies, Lp Compact module system and method
US7446410B2 (en) 2004-09-03 2008-11-04 Entorian Technologies, Lp Circuit module with thermal casing systems
US7616452B2 (en) 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7542297B2 (en) 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
JP2007109932A (ja) * 2005-10-14 2007-04-26 Toshiba Corp 半導体装置
US7576995B2 (en) 2005-11-04 2009-08-18 Entorian Technologies, Lp Flex circuit apparatus and method for adding capacitance while conserving circuit board surface area
US7608920B2 (en) 2006-01-11 2009-10-27 Entorian Technologies, Lp Memory card and method for devising
US7508069B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Managed memory component
US7508058B2 (en) 2006-01-11 2009-03-24 Entorian Technologies, Lp Stacked integrated circuit module
US7304382B2 (en) 2006-01-11 2007-12-04 Staktek Group L.P. Managed memory component
US7605454B2 (en) 2006-01-11 2009-10-20 Entorian Technologies, Lp Memory card and method for devising
US7511969B2 (en) 2006-02-02 2009-03-31 Entorian Technologies, Lp Composite core circuit module system and method
US7468553B2 (en) 2006-10-20 2008-12-23 Entorian Technologies, Lp Stackable micropackages and stacked modules
AT12722U1 (de) * 2010-03-16 2012-10-15 Austria Tech & System Tech Verfahren und verbund zum bearbeiten bzw. behandeln einer mehrzahl von leiterplatten sowie verwendung hiefür
TW201611675A (zh) * 2014-09-01 2016-03-16 廣達電腦股份有限公司 電路板結構之改良方法
KR102654718B1 (ko) * 2018-07-31 2024-04-08 삼성디스플레이 주식회사 커넥터 및 이를 포함하는 디스플레이 장치
CN112164891B (zh) * 2020-08-31 2023-05-23 西安朗普达通信科技有限公司 一种对消式去耦芯片

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5631895B2 (ja) 2009-01-13 2014-11-26 ジョンソン コントロールズ テクノロジー カンパニーＪｏｈｎｓｏｎ Ｃｏｎｔｒｏｌｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｍｐａｎｙ 漏れ防止用の電池蓋と排気カバー

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3372310A (en) * 1965-04-30 1968-03-05 Radiation Inc Universal modular packages for integrated circuits
DE1765575B1 (de) * 1968-06-12 1971-05-27 Zuse Kg Schaltungsplatten baueinheit
US3671812A (en) * 1970-07-01 1972-06-20 Martin Marietta Corp High density packaging of electronic components in three-dimensional modules
US3833836A (en) * 1973-06-18 1974-09-03 Sanders Associates Inc Printed circuit board package with cooling and vibration damping means
US4019098A (en) * 1974-11-25 1977-04-19 Sundstrand Corporation Heat pipe cooling system for electronic devices
US3991347A (en) * 1975-01-31 1976-11-09 Amp Incorporated Plated-through hole soldering to filter body
US4107760A (en) * 1977-05-31 1978-08-15 Burroughs Corporation Dual printed circuit card mount assembly
US4122508A (en) * 1977-09-06 1978-10-24 Altec Corporation Modular printed circuit board assembly having cooling means incorporated therein
US4315300A (en) * 1979-01-29 1982-02-09 The United States Of America As Represented By The Secretary Of The Navy Cooling arrangement for plug-in module assembly
US4283754A (en) * 1979-03-26 1981-08-11 Bunker Ramo Corporation Cooling system for multiwafer high density circuit
US4291364A (en) * 1979-12-26 1981-09-22 International Business Machines Corporation Air-cooled hybrid electronic package
US4339628A (en) * 1980-08-20 1982-07-13 Northern Telecom Limited RF Shielding support for stacked electrical circuit boards
US4423468A (en) * 1980-10-01 1983-12-27 Motorola, Inc. Dual electronic component assembly
US4375290A (en) * 1980-11-24 1983-03-01 Westinghouse Electric Corp. Sliding compression air seal for removable electronic units
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device
US4493010A (en) * 1982-11-05 1985-01-08 Lockheed Corporation Electronic packaging module utilizing phase-change conductive cooling
JPS60229353A (ja) * 1984-04-27 1985-11-14 Hitachi Ltd 熱伝達装置
JPS6140053A (ja) * 1984-07-31 1986-02-26 Toshiba Corp 半導体装置
JPH0752762B2 (ja) * 1985-01-07 1995-06-05 株式会社日立製作所 半導体樹脂パッケージ
US4580193A (en) * 1985-01-14 1986-04-01 International Business Machines Corporation Chip to board bus connection
JPS61267398A (ja) * 1985-05-22 1986-11-26 株式会社日立製作所 電子装置の冷却構造
US4730232A (en) * 1986-06-25 1988-03-08 Westinghouse Electric Corp. High density microelectronic packaging module for high speed chips
US4674004A (en) * 1986-07-03 1987-06-16 Burroughs Corporation Parallel-flow air system for cooling electronic equipment
US4783695A (en) * 1986-09-26 1988-11-08 General Electric Company Multichip integrated circuit packaging configuration and method
DE3684602D1 (de) * 1986-10-08 1992-04-30 Ibm Verfahren zum herstellen von loetkontakten fuer ein keramisches modul ohne steckerstifte.
JPS6387064U (ja) * 1986-11-27 1988-06-07
JP2573225B2 (ja) * 1987-02-10 1997-01-22 株式会社東芝 電子部品の製造方法
US4868634A (en) * 1987-03-13 1989-09-19 Citizen Watch Co., Ltd. IC-packaged device
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4782381A (en) * 1987-06-12 1988-11-01 Hewlett-Packard Company Chip carrier
US4771366A (en) * 1987-07-06 1988-09-13 International Business Machines Corporation Ceramic card assembly having enhanced power distribution and cooling
US4838475A (en) * 1987-08-28 1989-06-13 Motorola, Inc. Method and apparatus for EMI/RFI shielding an infrared energy reflow soldered device
US4841355A (en) * 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
EP0353443B1 (de) * 1988-08-03 1993-01-27 Mannesmann Kienzle GmbH (HR B1220) Gehäuse für ein elektronisches Gerät
KR970004752B1 (ko) * 1989-03-07 1997-04-03 로-무 가부시기가이샤 전자장치의 제조방법 및 그 제조에 사용되는 소재기판 및 이 소재기판으로부터의 프린트기판의 절단장치
US4956746A (en) * 1989-03-29 1990-09-11 Hughes Aircraft Company Stacked wafer electronic package
US5049982A (en) * 1989-07-28 1991-09-17 At&T Bell Laboratories Article comprising a stacked array of electronic subassemblies
US5023754A (en) * 1990-01-19 1991-06-11 International Business Machines Corporation Double-sided backplane assembly
US5101322A (en) * 1990-03-07 1992-03-31 Motorola, Inc. Arrangement for electronic circuit module
US5053853A (en) * 1990-05-08 1991-10-01 International Business Machines Corporation Modular electronic packaging system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5631895B2 (ja) 2009-01-13 2014-11-26 ジョンソン コントロールズ テクノロジー カンパニーＪｏｈｎｓｏｎ Ｃｏｎｔｒｏｌｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｍｐａｎｙ 漏れ防止用の電池蓋と排気カバー

Also Published As

Publication number Publication date
EP0555659A2 (en) 1993-08-18
EP0555659B1 (en) 1996-07-17
EP0555659A3 (en) 1993-12-22
JPH05275865A (ja) 1993-10-22
DE69303633D1 (de) 1996-08-22
US5208729A (en) 1993-05-04

Similar Documents

Publication Publication Date Title
US5208729A (en) Multi-chip module
US5421079A (en) High density, high performance memory circuit package
US6900529B2 (en) Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US6121676A (en) Stacked microelectronic assembly and method therefor
US5943213A (en) Three-dimensional electronic module
US5016138A (en) Three dimensional integrated circuit package
US5493476A (en) Bus communication system for stacked high density integrated circuit packages with bifurcated distal lead ends
US6205654B1 (en) Method of manufacturing a surface mount package
US7230334B2 (en) Semiconductor integrated circuit chip packages having integrated microchannel cooling modules
EP0236493B1 (en) Microelectronic package
CN1685508B (zh) 具有盖板型载体的电子模块
JP2909704B2 (ja) 誘電体テープから形成されたディスクリートなチップキャリアを有する垂直なｉｃチップ積層体
US5053853A (en) Modular electronic packaging system
US20060249827A1 (en) Method and apparatus for forming stacked die and substrate structures for increased packing density
JPH0325023B2 (ja)
WO1993018547A1 (en) Three dimensional, multi-chip module
JPH0834284B2 (ja) 三次元チップパッケージ
JPS629222B2 (ja)
US20030085455A1 (en) Thermal ring used in 3-D stacking
JPH02199859A (ja) 電子部品装置及びその製造方法
JPH0430497A (ja) プリント配線板ユニット
JPH11186477A (ja) 電子冷却構造
JPH04367260A (ja) マルチチップ半導体装置
HK1057645B (en) Electronic module having canopy-type carriers

Legal Events

Date Code Title Description
A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20060828