JPH0821720B2

JPH0821720B2 - 半導体装置の製造方法

Info

Publication number: JPH0821720B2
Application number: JP2138238A
Authority: JP
Inventors: 潤一西沢; 壮兵衛鈴木
Original assignee: 株式会社小電力高速通信研究所
Priority date: 1990-05-30
Filing date: 1990-05-30
Publication date: 1996-03-04
Anticipated expiration: 2011-03-04
Also published as: JPH0433377A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、高速、低消費電力の半導体装置の製造方法
に関し、特に、半導体基板より切り込んだＵ型溝の側壁
面の任意の箇所に任意の大きさの拡散領域を形成し、コ
ンタクトホールを開孔する工程に係る加工技術に関する
ものである。

［従来の技術］最近の半導体装置の開発は目覚ましいものがあり、高
速、低消費電力、高効率、高集積密度化を目標として、
次々に新しい構想、構造のトランジスタ、サイリスタ、
IC、メモリ等が提案されている。厚み方向の寸法制御の
方が平面方向に比して容易な点や、64Mビットダイナミ
ックRAMのように超高密度化の要求に対して立体構造に
せざるを得ない点から、基板表面に対して垂直方向の面
に対する加工技術が必要な種々の半導体装置が提案され
ている。特に静電誘導トランジスタ（以下SITと称す）
などの静電誘導型半導体装置は、半導体基板表面より、
垂直に切り込まれた側壁部にゲートを形成することによ
り、その基本的にすぐれた特性が、さらに高周波高速動
作に適したものとなることが知られている。第２図は切
り込みゲート型SITの断面図の一例で、n⁺Si基板１はド
レイン、n^-層２はチャンネル、p⁺領域３はゲート、n⁺領
域４はソースで、酸化膜５の上にゲート電極６が形成さ
れた構造となっており、ソース・ゲート間容量、ゲート
・ドレイン間容量を小さくし、かつ変換コンダクタンス
g_mを大きくすることが出来るので、マイクロ波からサブ
ミリ波帯での高効率動作に適したものである。７はソー
ス電極である。

しかしながら、半導体表面より切り込みを有する半導
体装置において、その切り込み部の側壁面への拡散窓開
け、コンタクトホール開孔等の加工は従来の平面加工技
術の基本となるホトリソグラフ技術ではほとんど不可能
であった。

［発明が解決しようとする課題］前述した切り込み部（Ｕ型溝）を有する半導体装置の
切り込み部側壁面への拡散窓、コンタクト窓を形成する
技術として、すでに特公昭62-32632号公報、および特公
平01-031309号公報等に示された技術が提案されてい
る。第３図（ａ）乃至（ｊ）は前記特公昭62-32632号公
報に示されているＮチャンネルSITの製造工程である。

（１）第３図（ａ）に示すようにドレインとなるn⁺Si基
板（不純物密度10¹⁸/cm³）１の上にエピタキシャル成長
によりn^-層（不純物密度10¹³〜10¹⁴/cm³）２の動作層を
厚さ10μｍ程度成長し、続いて熱酸化等により酸化膜５
を約１μｍ形成する。次にホトリソグラフ技術によりOM
R83等のレジスト膜８を切り込み予定領域以外の部分に
選択的に形成する。

（２）第３図（ｂ）に示すようにレジスト８をマスクと
して酸化膜５を除去してn^-層２を約３μｍの深さまで切
り込む。この場合、切り込まれる部分の側面がn^-層２の
表面に対してほぼ垂直になることが望ましく、さらに底
面が平らに近いのが望まれるが、その方法としては側面
が垂直になるアルカルエッチングや底面も平らになるプ
ラズマエッチ、スパッタエッチ等があげられる。例えば
プラズマエッチで行なうにはn⁺基板１の結晶面を（11
1）面に選びマスクの方向を＜110＞方向に合わせて、ま
ず酸化膜５をC₃F₈のガス0.1Torrでプラズマエッチし続
いてガスをPCl₃ガス0.05〜0.1Torrに変えてn^-層２をプ
ラズマエッチすればn^-層２の表面に対して垂直な側面
（壁面）と平らな底面を有する形に切り込むことができ
る。続いてO₂ガスプラズマによりレジスト８を除去す
る。

（３）第３図（ｃ）に示すように熱酸化等によって切り
込まれた部分に酸化膜５を5000Å程度形成する。この時
１で形成されたn^-層２の表面の酸化膜５は1.1μｍ程度
に増加する。

（４）第３図（ｄ）に示すように指向性プラズマエッ
チ、スパッタエッチ等により切り込まれた底面の酸化膜
５をエッチする。この場合指向性により側面（壁面）の
酸化膜５は残り、n^-層２の表面の酸化膜５は6000Å程度
に減少する。続いて切り込まれた底面のn^-層２を約1.5
μｍ程度プラズマエッチする。例えば、プラズマエッチ
で行なうには酸化膜５はC₃F₈0.1Torrでエッチしn^-層２
はPCl₃0.05〜0.1Torrでエッチすることにより形成でき
る。

（５）第３図（ｅ）に示すようにCVD等によりSi₃N₄膜９
を1000Å程度形成する。

（６）第３図（ｆ）に示すように指向性プラズマエッ
チ、スパッタエッチング等のよって切り込まれた底面の
Si₃N₄膜９とn^-層２の表面のSi₃N₄膜９をエッチする。Si
₃N₄膜９は切り込まれた側面（壁面）のみに残ることに
なる。例えば、プラズマエッチで行なうにはC₃F₈0.02〜
0.05Torrでエッチすることにより形成できる。

（７）第３図（ｇ）に示すように熱酸化等により、切り
込まれた底面に酸化膜59を5000Å程度形成する。この
時、Si₃N₄膜９がある切り込まれた側面（壁面）には酸
化膜59は形成されない。n^-層２の表面の酸化膜５は約80
00Åに増加する。

（８）第３図（ｈ）に示すようにn^-層２の表面にホトリ
ソグラフ技術によりソースとなる領域上部の酸化膜５を
除去して、拡散等によりn⁺領域10（不純物密度〜10²¹/c
m³を0.5μｍ程度の深さに形成する。この場合Si₃N₄がマ
スク性の高いAsを不純物源として使用する。

（９）第３図（ｉ）に示すように無指向性プラズマエッ
チ、熱リン酸エッチ等によって切り込まれた側面（壁
面）にSi₃N₄膜９をエッチすれば酸化膜５の開孔部が1.0
μｍ程度できることになりこの開孔部に拡散等によりp⁺
領域11のゲートを側面（端面）より0.5μｍの深さに形
成する。このゲートの不純物密度は、n⁺領域10の不純物
密度より低く10²⁰〜10¹⁹/cm³程度におさえる。したがっ
て、n⁺領域10はマスクをする必要がなくp⁺領域11が形成
されても影響は少ない。

（10）第３図（ｊ）に示すようにAl等の金属膜を蒸着等
によって約1.5μｍ厚程度形成しホトリソグラフ技術に
よってゲート電極12とソース電極13に形成する。通常蒸
着は、指向性があるためにn^-層２の表面と切り込まれた
底面にのみ蒸着され、側面（壁面）には散乱した分のみ
が付着するので、ホトリソグラフ技術を必要とせずに全
面エッチ等の方法で簡単にゲート電極12、ソース電極13
を分離することもできる。なお下面にも、金属膜を蒸着
しドレイン電極14とする。

［発明が解決しようとする課題］しかしながら、第３図に示した方法によれば、ゲート
拡散窓としての開孔部の基板表面に垂直方向の幅が1.0
μｍ程度以上の比較的大きな場合には、第３図でのよう
にp⁺領域11を側壁面に拡散等により形成することは容易
であるが、ゲート拡散窓としての開孔部の幅が1.0μｍ
以下の微細寸法になると、p⁺領域11が十分に形成されな
いという不良、あるいは部分的にしか形成されないとい
う問題点が生じ、この結果、ゲートの効きが悪く、変換
コンダクタンスg_mが低下し、またゲートに高電圧を印加
しないと動作しなくなるという欠点があった。第４図は
側壁面でのゲート拡散窓幅0.7μｍの場合のSITのドレイ
ン電流Id−ドレイン電圧Vd特性であるが、ゲート電圧を
3V以上印加しないとゲートが効かず、SITとして有効に
動作しないことがわかった。したがって、第３図に示さ
れる製造方法によれば、電源電圧1.5Vで動作する省電力
（低消費電力）、高効率の接合型SITや、遮断周波数10G
Hz以上の高周波用接合型SITにおいて要求される1.0μｍ
以下の微細寸法の拡散窓開け、コンタクトホール開孔が
極めて困難である欠点があった。

ゲート拡散窓幅が1.0μｍ以下になると窓開けが困難
になるのは、第３図（ｄ）における２回目のプラズマエ
ッチングの断面形状が第５図（ａ）に示すように底部と
側壁部の境界部が丸みを帯びているため、選択酸化した
時、第５図（ｂ）に示すように、いわゆる平面型のロコ
ス（LOCOS:Local Oxidation of Silic on）工程に
おけるバーズビーク部分が大きくなり、必要以上に酸化
膜59がSi₃N₄９の下部に入り込むため、開口部が小さく
なる問題点に起因していることがわかった。

さらに接合型SITの高周波化にはゲート・ドレイン間
容量を低減することが重要で、このためには酸化膜59は
なるべく厚い方が良い。酸化膜59を厚くするためには第
３図（ｄ）におけるプラズマエッチングはなるべく深
く、出来れば基板まで達することが望ましい。しかしな
がら、垂直な側壁を形成するために指向性の高いプラズ
マエッチングはエッチングガスの圧力が低いほど良い
が、圧力が低くなるとスパッタ作用が強くなり、酸化膜
とSiとのエッチングの選択比が小さくなるため、指向性
が高い条件で深いSiエッチングをすると、酸化膜５が無
くなってしまう欠点があった。

本発明の目的は、前述した従来の基板表面に垂直な方
向の加工技術の欠点に鑑みてなされたもので、Ｕ型溝等
の切り込み部分の側壁面に、1.0μｍ以下の寸法を有す
る微小な拡散領域を確実に、歩留り良く形成する低消費
電力、高効率、高周波で動作する半導体装置の製造方法
を提供することにある。

本発明の別の目的は、プラズマエッチングの指向性が
比較的悪くても、Ｕ型溝等の切り込み部分の側壁部に確
実に拡散窓やコンタクトホールを開孔する新規な方法を
提供することにある。

さらに本発明の別の目的は、プラズマエッチングにお
ける指向性と、選択比（Si:酸化膜）との互いにトレー
ドオフにある関係に制限されないで、深く、かつ垂直側
壁を有する良好なエッチング断面形状の半導体装置の製
造方法を提供することにある。さらに本発明の別の目的
は、ゲート電極の下の酸化膜を厚くすることにより、高
周波動作可能な半導体装置の製造方法を提供することに
ある。

［課題を解決するための手段および作用］この目的の達成を図るため、本発明による方法では、第
１の切り込みでＵ型溝を形成し、このＵ型溝を全面酸化
し、その後Ｕ型溝側壁の酸化膜を残し、底部の酸化膜の
みを除去する工程と、続いて第２の切り込みで拡散窓寸
法相当の深ささらに切り込む工程と、第２の切り込みで
形成された溝部側壁に300〜1000Å程度の薄い酸化膜を
形成する工程と、第２の切り込みで形成された溝部に連
続して第３の切り込みを行う工程と、前記第１乃至第３
の切り込みで形成される溝部の側壁面に窒化膜のような
非酸化性被膜を形成し、溝部底面を選択酸化する工程
と、前記非酸化性マスクを除去することにより、側壁面
の所定の場所のみを露出させる工程とから少なく共成る
ことを特徴としている。

［実施例］以下、本発明の第一実施例の切り込みゲート型SITの
製造方法について図面を参照しつつ説明する。

（１）第１図（ａ）に示すようにドレインとなるn⁺Si基
板（不純物密度10¹⁸/cm³）１の上にエピタキシャル成長
によりn^-層（不純物密度10¹³〜10¹⁴/cm³）２の動作層を
厚さ５μｍ程度成長し、続いて熱酸化等により酸化膜５
を約１μｍ形成する。次にホトリソグラフ技術によりOM
R83等のレジスト膜８を切り込み領域以外の部分に選択
的に形成する。

（２）第１図（ｂ）に示すようにレジスト８をマスクと
して酸化膜５を除去してn^-層２を約0.7μｍの深さまで
切り込む（第１の切り込み工程）。この場合、切り込ま
れる部分の側面がn^-層２の表面に対してほぼ垂直になる
ことが望ましく、さらに底面が平らに近いのが望まれる
が、その方法としては側面が垂直になるアルカリエッチ
ングや底面も平らになるプラズマエッチ、スパッタエッ
チ等があげられる。例えばプラズマエッチで行なうには
n⁺基板１の結晶面を（111）面に選びマスクの方向を＜1
10＞方向に合わせて、まず酸化膜５をC₃F₈のガスを圧力
0.1Torrでプラズマエッチし続いてガスをPCl₃ガスに変
えて圧力0.05〜0.1Torrでn^-層２をプラズマエッチすれ
ばn^-層２の表面に対して垂直な側面（壁面）と平らな底
面を有する形に切り込むことができる。続いてO₂ガスプ
ラズマによりレジスト８を除去する。

（３）第１図（ｃ）に示すように熱酸化等によって切り
込まれた部分に酸化膜５を5000Å程度形成する。この時
１で形成されたn^-層２の表面の酸化膜５は1.1μｍ程度
に増加する。

（４）第１図（ｄ）に示すように指向性プラズマエッ
チ、スパッタエッチ等により切り込まれた底面の酸化膜
５をエッチする。この場合指向性により側面（壁面）の
酸化膜５は残り、n^-層２の表面の酸化膜５は6000Å程度
に減少する。

続いて切り込まれた底面のn^-層２をさらに0.5μｍ程
度プラズマエッチする〔第２の切り込み）。この第２の
切り込みにおいては、エッチングの指向性に対する要求
は緩和されているので、第１図（ｄ）に示すように比較
的等方的なエッチングで良い。したがって、PCl₃ガスの
圧力は0.1〜0.2Torrの高圧側の値で良く、この時の選択
比（Si/SiO₂）は極めて高いので第２の切り込みにおい
ては酸化膜５はほとんど薄くならない。

（５）第１図（ｅ）に示すように熱酸化等により全面に
300〜1000Åの薄い酸化膜52を形成し、指向性プラズマ
エッチにより切り込み部側壁面のみにこの薄い酸化膜52
を残す。

（６）第１図（ｆ）に示すように第３の切り込みにより
さらに0.5μｍ切り込み深さを追加する。SITの高周波化
のためには、第３の切り込みを基板に達するまで約５μ
ｍ行うことが望ましい。この場合第１図ｈ（ｆ）に示す
ように、多少エッチングの指向性が悪く、等方的エッチ
ングでも良いので、この分、酸化膜に対する選択比が高
くなり、深いエッチングが可能になる。PCl₃のプラズマ
エッチングでは指向性を犠牲にして高圧側でエッチング
すれば選択比30〜50は容易に実現できる。側壁のLOCOS
におけるバーズビークを考えるならば、第３の切り込み
のプラズマエッチングを２段階にして最初高圧の0.1〜
0.2Torrでエッチングし、ほぼ目的の深さに達したら0.0
3〜0.05Torrのエッチングに切り換えれば切り込み部の
底面と側壁面とは垂直に近い断面形状となる。前述した
ように第３の切り込みが0.5μｍ程度以下の場合は最初
からガス圧0.03〜0.05Torrでエッチングしても良い。

（７）第１図（ｇ）に示すようにCVD等によりSi₃N₄膜９
を1000〜1300Å程度形成する。

（８）第１図（ｈ）に示すように、指向性プラズマエッ
チ、スパッタエッチ等により側壁面のみのSi₃N₄膜９を
残し、他はエッチング除去する。次いで、このSi₃N₄膜
９をマスクとして切り込み部底面に3000〜4000Åの熱酸
化膜59を選択酸化法にて形成する。第１図（ｆ）で５μ
ｍ程度深く切り込み部を形成した時は、熱酸化の前に、
SiO₂もしくはSiOの指向性電子ビーム蒸着等により酸化
物を前もって４〜4.5μｍ堆積しておく。通常蒸着法に
より凹部に酸化物を堆積すると酸化物は凹部に台形に堆
積され、凹部側壁と台形の酸化物との間にはすきまが生
じるのでこれを熱酸化で埋めれば良い。

（９）第１図（ｉ）に示すように、n^-層２の凸部の中央
部付近の表面に、ホトリソグラフ技術により、ソースと
なるn⁺領域10を0.3〜0.5μｍ程度の深さに形成する。⁷⁵
As⁺イオン注入を用いれば不純物密度10²¹cm^-3程度のソ
ース領域は容易に形成される。イオン注入後、熱酸化等
により、ソース拡散窓部上部にも3000〜3500Åの酸化膜
を形成する。この結果切り込み部底面の酸化膜59は5000
〜6000Åの厚さになる。

（10）第１図（ｊ）に示すように無指向性プラズマエッ
チ、熱リン酸エッチ等により、側壁部のSi₃N₄膜９を除
去すれば、ゲート拡散窓が0.4〜0.5μｍの幅で開孔され
る。この開孔部に不純物密度５×10¹⁸〜10²⁰cm^-3程度、
側壁面よりの深さ0.5μｍ程度にボロンを拡散する。拡
散後、開孔部表面にBSGが形成される場合にはエッチン
グ除去し、ゲートコンタクトホールを開孔する。次にホ
トリソグラフにより、ソース拡散領域10の上部の酸化膜
を除去し、ソースコンタクトホールを開孔、通常のメタ
ライゼーション技術により、ゲート電極12、ソース電極
13、ドレイン電極14を形成する。

［発明の効果］本発明によれば、半導体基板の切り込まれた部分の側
壁面の任意の位置に、任意の導電型の領域を選択的に設
けることが出来る。又、本発明によれば、側壁部の選択
酸化において、マスクとしてのSi₃N₄膜の下への酸化膜
の喰い込みであるいわゆるバーズビークが極めて小さく
なるので、微小寸法の拡散窓開けが、制御性良く、かつ
再現性良く実現出来る。さらに本発明によれば、合計３
回の切り込み工程でＵ型溝を形成しているので、それぞ
れの切り込み工程におけるプラズマエッチングの指向性
が悪くても、結果としては垂直に近い側壁が得られる。
すなわち、プラズマエッチングの指向性と選択比（Si対
SiO₂）とはトレードオフ関係にあることが知られている
が、指向性を犠牲にして選択比を高くすることが可能
で、この分深いエッチングが可能になる。さらに本発明
によればプラズマエッチング装置に対する性能上の要求
が緩和されるので、装置は簡単なもので良く、結果とし
て安価にかつ歩留り良く半導体装置が製造される。

【図面の簡単な説明】

第１図は本発明の一実施例に係る切り込みゲート型SIT
の製造方法を説明するための断面図、第２図は従来の切
り込みゲート型SITを示す断面図、第３図は従来のＮチ
ャンネルSITの製造方法を説明するための断面図、第４
図は従来のSITのドレイン電流Id−Vd特性の一例を示す
特性図、第５図は第３図の一部を拡大して示す断面図で
ある。１……n⁺Si基板、２……n^-層、５……酸化膜、59……熱
酸化膜、８……レジスト膜、９……Si₃N₄膜、10……n⁺
領域、52……酸化膜。

Claims

【特許請求の範囲】

【請求項１】第１の切り込みによって半導体基板に第１
の溝を掘り、この第１の溝の側壁部に第１の酸化膜を形
成する第１の工程と、第２の切り込みによって前記第１の溝の底部に連続し
て、さらに第２の溝を掘り、この第２の溝の側壁部に第
２の酸化膜を形成する第２の工程と、第３の切り込みによって、前記第２の溝の底部に連続し
て、さらに第３の溝を掘る第３の工程と、前記第１乃至第３の溝の側壁部に選択的に非酸化性被膜
を形成し、この非酸化性被膜をマスクとして、前記第３
の溝部底部に前記第１および第２の酸化膜よりも厚い第
３の酸化膜を形成する第４の工程と、前記非酸化性被膜を除去することにより前記第２の溝の
側壁部近傍の半導体基板を露出し、拡散用窓とし、この
拡散用窓を介してゲート制御領域を構成する不純物を前
記半導体基板に拡散する第５の工程とから少なく共成ることを特徴とする半導体装置の製造方
法。
【請求項２】前記第３の工程における切り込みはプラズ
マエッチングを用い、該プラズマエッチングを２段階に
て行ない、最初高圧でエッチングし、次に低圧で指向性
良くエッチングすることを特徴とする請求項１記載の半
導体装置の製造方法。