JPH0821831B2 - Integrator circuit - Google Patents

Integrator circuit

Info

Publication number
JPH0821831B2
JPH0821831B2 JP62024543A JP2454387A JPH0821831B2 JP H0821831 B2 JPH0821831 B2 JP H0821831B2 JP 62024543 A JP62024543 A JP 62024543A JP 2454387 A JP2454387 A JP 2454387A JP H0821831 B2 JPH0821831 B2 JP H0821831B2
Authority
JP
Japan
Prior art keywords
transistor
voltage
current
voltage dividing
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62024543A
Other languages
Japanese (ja)
Other versions
JPS63193710A (en
Inventor
朝光 畔柳
幸也 植木
脩三 松本
昌則 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62024543A priority Critical patent/JPH0821831B2/en
Publication of JPS63193710A publication Critical patent/JPS63193710A/en
Publication of JPH0821831B2 publication Critical patent/JPH0821831B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブフィルタの構成要素となる積分
回路に係り、特にIC化する場合に好適なフィルタの構成
要素としての積分回路に関する。
Description: TECHNICAL FIELD The present invention relates to an integrating circuit which is a constituent element of an active filter, and more particularly to an integrating circuit which is a constituent element of a filter suitable for being integrated into an IC.

〔従来の技術〕[Conventional technology]

フイルタを含む回路をIC化する場合には、いかにして
そのフィルタをIC内部に取り入れ、外付け部分を少くす
るかが重要な課題となる。一般にフィルタをIC化する場
合、アクティブフィルタを用いるが、 (1) 抵抗値,コンデンサの容量値の精度が良くな
く、それらの積で定まるカットオフ周波数がばらついて
しまう。
When making a circuit including a filter into an IC, how to incorporate the filter inside the IC and reduce the external parts becomes an important issue. In general, an active filter is used when the filter is integrated into an IC. (1) The accuracy of the resistance value and the capacitance value of the capacitor is not good, and the cutoff frequency determined by the product of them varies.

(2) 抵抗値,コンデンサの容量値をあまり大きくで
きないので、カットオフ周波数の低いものは作りにく
い。
(2) Since the resistance value and the capacitance value of the capacitor cannot be increased so much, it is difficult to make one with a low cutoff frequency.

などの問題点がある。There are problems such as.

なお、上記問題点を解決するこの種の装置として関連
するものには例えば特開昭55−45224号公報,特開昭55
−45266号公報などが挙げられる。
Devices related to this kind of device for solving the above-mentioned problems are disclosed in, for example, Japanese Patent Laid-Open Nos. 55-45224 and 55-55.
-45266 publication etc. are mentioned.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記従来技術は、トランジスタの高周波性能の点につ
いては配慮がされておらず、高帯域な信号を処理する必
要がある回路で使用することに問題がある。
The above-mentioned prior art does not consider the high frequency performance of the transistor, and has a problem in using it in a circuit that needs to process a high-bandwidth signal.

一般にトランジスタの高周波性能を示す指数であるト
ランジション周波数はエミッタ電流により第2図に
示すような変化をする。高周波性能を良くするにはエミ
ッタ電流を大きくしてが大きくとれる領域で使用す
べきである。
Generally, the transition frequency T, which is an index showing the high frequency performance of a transistor, changes as shown in FIG. 2 depending on the emitter current. In order to improve the high frequency performance, the emitter current should be increased and used in a region where T can be increased.

この場合には、後述するようコンデンサの容量値が大
きくなりIC化した場合にチップ面積が増加することにな
る。
In this case, as will be described later, the capacitance value of the capacitor becomes large and the chip area increases when it is made into an IC.

本発明の目的は、前記問題点を除去し、IC化フィルタ
に適した積分回路を提供することにある。
An object of the present invention is to eliminate the above-mentioned problems and provide an integration circuit suitable for an IC filter.

〔問題点を解決するための手段〕[Means for solving problems]

本発明では、信号電圧を電流に変換する増幅器と負荷
コンデンサを有し、信号電圧を分圧して上記増幅器に供
給する。
The present invention has an amplifier for converting a signal voltage into a current and a load capacitor, divides the signal voltage and supplies it to the amplifier.

本発明では、入力信号を分圧する2つの抵抗器が入力
のトランジスタに接続されるとともに、差動増幅器のエ
ミッタ電流供給用電源の電流値を制御する手段を設け
る。
In the present invention, two resistors for dividing the input signal are connected to the input transistor, and means for controlling the current value of the power supply for supplying the emitter current of the differential amplifier is provided.

〔作用〕[Action]

本発明は、信号電圧を電流に変換する増幅器と負荷コ
ンデンサで構成し、信号電圧を分圧して上記増幅器に接
続する。積分回路の積分利得は、増幅器の相互コンダク
タンスgmと負荷コンデンサの容量値Cとし、上記入力信
号電圧の分圧比を1/aとするとgm/a・1/cである。それ
故、所定の時定数を設計する場合には、容量値をC/aだ
け小さく設計することが可能となる。それ故、IC化に適
する。
The present invention comprises an amplifier for converting a signal voltage into a current and a load capacitor, which divides the signal voltage and connects it to the amplifier. The integral gain of the integrator circuit is gm / a · 1 / c where the transconductance gm of the amplifier and the capacitance value C of the load capacitor are 1 / a and the voltage division ratio of the input signal voltage is 1 / a. Therefore, when designing a predetermined time constant, the capacitance value can be designed to be smaller by C / a. Therefore, it is suitable for IC.

〔実施例〕〔Example〕

以下、本発明の一実施例を第1図により説明する。 Hereinafter, an embodiment of the present invention will be described with reference to FIG.

第1図において、トランジスタQ1のエミッタと,トラ
ンジスタQ2のエミッタとが接続され、前記エミッタが可
変電流源A1に接続されて、トランジスタQ1,Q2は差動対
を構成している。またトランジスタQ1のベースは、抵抗
R1を介して入力端子T1に接続され入力信号電圧vinが加
えられ、トランジスタQ2のベースにはバイアス電圧VB1
が加えられる。
In FIG. 1 , the emitter of the transistor Q 1 and the emitter of the transistor Q 2 are connected to each other, and the emitter is connected to the variable current source A 1 so that the transistors Q 1 and Q 2 form a differential pair. . Also, the base of transistor Q 1 is a resistor
The input signal voltage v in is applied to the input terminal T 1 via R 1 and the bias voltage V B1 is applied to the base of the transistor Q 2.
Is added.

トランジスタQ2のコレクタは、可変電流源A2に接続さ
れるとともに他端が接地された負荷用コンデンサCに接
続され、出力端子T3より出力信号電圧を得る。可変電流
源A1およびA2は制御端子T2の信号によって制御され、電
流源A1の電流値がI0の場合には、電流源A2の電流値がIo
/2となるような関係を保って制御される。
The collector of the transistor Q 2 is connected to the variable current source A 2 and the other end of the transistor Q 2 is connected to the load capacitor C, and the output signal voltage is obtained from the output terminal T 3 . The variable current sources A 1 and A 2 are controlled by the signal of the control terminal T 2 , and when the current value of the current source A 1 is I 0 , the current value of the current source A 2 is I o.
It is controlled by maintaining a relationship such that / 2.

このような構成において、端子1の入力電圧をvin,端
子T3の出力電圧をvout,入力電圧によってトランジスタQ
2のコレクタに流れる交流電流をis,トランジスタQ1,Q2
の各エミッタ抵抗をreとすると、 が成立し、電流isがコンデンサCに流れることにより、
出力電圧voutを得る。信号の角周波数をωとすると、 S:ラプラス演算子 となり、(1),(2)式からこの回路の伝達関数H
1(S)を求めると、 となり、利得が で表わされる積分回路であることを示している。またエ
ミッタ抵抗reはエミッタ電流IEにより定まり k:ボルツマン定数 T:絶対温度 q:電子の電荷 で表わされ、常温でエミッタ電流100μAにおいてre=2
60Ωである。
In such a configuration, the input voltage of the terminal 1 is v in , the output voltage of the terminal T 3 is v out , and the transistor Q
The AC current flowing through the collector of 2 is i s , the transistor Q 1 , Q 2
As each emitter resistance of the r e, And the current i s flows through the capacitor C,
Obtain the output voltage v out . If the angular frequency of the signal is ω, S: It becomes Laplace operator, and the transfer function H of this circuit from Eqs. (1) and (2)
When 1 (S) is calculated, And the gain is It is shown that it is an integrating circuit represented by. The emitter resistance r e is determined by the emitter current I E. k: Boltzmann constant T: absolute temperature q: is represented by the electron charge, r e = 2 in the emitter current 100μA at room temperature
It is 60Ω.

一般にトランジスタの高周波性能を示すトランジショ
ン周波数は、エミッタ電流IEにより第2図に示すよ
うな変化をする。したがって高周波性能を良くするため
にはエミッタ電流を大きくして周波数が大きくとれ
る領域で使用すべきである。
Generally, the transition frequency T indicating the high frequency performance of a transistor changes as shown in FIG. 2 depending on the emitter current I E. Therefore, in order to improve the high frequency performance, the emitter current should be increased and used in a region where the frequency T can be large.

もし積分利得をエミッタ抵抗reにより定まるようにす
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず性能が得られない場合があ
る。そこで本発明では抵抗R1とR2による分圧器で入力信
号を減衰させて差動対に入力することで、(4)式のご
とく実質的に時定数を決定する抵抗値をエミッタ抵抗に
対して 倍に設定する。したがって、トランジスタQ1,Q2は常に
周波数が大きくなるエミッタ電流で動作させること
ができる。
If the integral gain is determined by the emitter resistance r e , there is a case where the high frequency performance is not improved and the performance cannot be obtained because it does not match the condition for using the transistor. Therefore, in the present invention, the input signal is attenuated by the voltage divider by the resistors R 1 and R 2 and input to the differential pair, and the resistance value that substantially determines the time constant is expressed by the equation (4) with respect to the emitter resistance. hand Set to double. Therefore, the transistors Q 1 and Q 2 can always be operated with an emitter current having a large frequency T.

また、IC化したコンデンサ容量C、および、電流源
A1,A2の電流値がばらついて、積分利得が変化した場
合、制御端子T2の制御電圧VCを制御することにより、差
動対Q1,Q2のエミッタ電流を変化して、所望の積分利得
を得ることができる。また、抵抗R1,R2により、端子T1
に入力する信号電圧を分圧して、差動対Q1,Q2に印加す
るため、実質的な入力ダイナミックレンジを拡大でき、
歪,雑音特性を良好にすることができる。
In addition, the capacitor capacity C and the current source
When the current values of A 1 and A 2 vary and the integral gain changes, by controlling the control voltage V C of the control terminal T 2 , the emitter currents of the differential pair Q 1 and Q 2 are changed, A desired integral gain can be obtained. Further, the resistors R 1, R 2, terminals T 1
Since the signal voltage input to is divided and applied to the differential pair Q 1 and Q 2 , the actual input dynamic range can be expanded,
Distortion and noise characteristics can be improved.

第3図に本発明の別な実施例を示す。第3図におい
て、第1図と同じ構成は同一符号で示す。第3図が、第
1図と異なる点は、可変電流源A2がカレントミラー動作
するPNPトランジスタ対Q3,Q4に対して、ダイオード接続
されたトランジスタQ4のコレクタに接続され、他方のト
ランジスタQ3のコレクタが、トランジスタQ2のコレクタ
に接続されていることである。この構成において、電流
源A1の電流値をI0,電流源A2の電流値をI0/2とすること
で、第1図と同じ動作となる。
FIG. 3 shows another embodiment of the present invention. In FIG. 3, the same components as those in FIG. 1 are designated by the same reference numerals. FIG. 3 is different from FIG. 1 in that the variable current source A 2 is connected to the collector of a diode-connected transistor Q 4 with respect to the PNP transistor pair Q 3 and Q 4 that operates as a current mirror, and the other is connected. That is, the collector of the transistor Q 3 is connected to the collector of the transistor Q 2 . In this configuration, by setting the current value of the current source A 1 to I 0 and the current value of the current source A 2 to I 0/2 , the same operation as in FIG. 1 is performed.

第4図に本発明の別な実施例を示す。第4図におい
て、第1図と同じ構成は同一符号で示す。第4図が、第
1図と異なる点は、トランジスタQ2のコレクタが、カレ
ントミラー動作するPNPトランジスタ対Q3,Q4の一方のト
ランジスタQ4のコレクタに接続し、トランジスタQ1のコ
レクタが他方のダイオード接続されたトランジスタQ1
接続されていることである。この構成において、電流源
A1の電流値をI0とすると、トランジスタQ1および、Q2
コレクタ電流は、それぞれI0/2であり直流動作は第1図
と同様である。
FIG. 4 shows another embodiment of the present invention. 4, the same components as those in FIG. 1 are designated by the same reference numerals. The difference between FIG. 4 and FIG. 1 is that the collector of the transistor Q 2 is connected to the collector of the transistor Q 4 of one of the PNP transistor pair Q 3 and Q 4 that operates in the current mirror, and the collector of the transistor Q 1 is It is connected to the other diode-connected transistor Q 1 . In this configuration, the current source
If the current value of A 1 and I 0, the transistors Q 1 and the collector current of Q 2 are direct-current operation are each I 0/2 is the same as Figure 1.

一方、負荷コンデンサに流れる信号電流はカレントミ
ラ動作するトランジスタQ3,Q4によってis1+is2とな
り、積分利得は で表わされる。したがって、第1図に対して積分利得が
2倍になる。
On the other hand, the signal current flowing through the load capacitor becomes i s1 + i s2 by the transistors Q 3 and Q 4 operating in the current mirror, and the integral gain is Is represented by Therefore, the integral gain is double that of FIG.

第5図に本発明の他の実施例を示す。第3図におい
て、第1図と同じ構成については同じ符号を付してあ
る。トランジスタQ5,定電流源A3はエミッタフォロワー
を構成している。コンデンサCの積分出力はトランジス
タQ5のベースに加えられ、エミッタから端子T4を経て出
力電圧voutとして取り出される。また一方、トランジス
タQ5を経てトランジスタQ2のベースにも加えられ、負帰
還ループを構成する。
FIG. 5 shows another embodiment of the present invention. In FIG. 3, the same components as those in FIG. 1 are designated by the same reference numerals. The transistor Q 5 and the constant current source A 3 form an emitter follower. The integrated output of the capacitor C is applied to the base of the transistor Q 5 and taken out from the emitter via the terminal T 4 as the output voltage v out . On the other hand, it is also added to the base of the transistor Q 2 via the transistor Q 5 to form a negative feedback loop.

したがって第3図の伝達関数H2(S)は、 となり、カットオフ周波数WCである低域通過フィルタとなる。Therefore, the transfer function H 2 (S) of FIG. And the cutoff frequency W C becomes Is a low-pass filter.

そして、この場合、コンデンサCのばらつきはトラン
ジスタQ1,Q2のエミッタ電流を変化することでreを可変
でき、正確に設定できる。またコンデンサC、およびエ
ミッタ抵抗reの値が小さくても抵抗R1とR2により の値を大きくすることで、カットオフ周波数WCを低くで
きるので、カットオフ周波数の低いフィルタでもコンデ
ンサCをIC内に集積できるので、IC化の効果が大きい。
In this case, the variation of the capacitor C can be used to adjust the r e by varying the emitter current of the transistor Q 1, Q 2, it can be accurately set. The capacitor C, and even if the value of the emitter resistance r e is small by the resistance R 1 and R 2 Since the cutoff frequency W C can be lowered by increasing the value of, the capacitor C can be integrated in the IC even with a filter having a low cutoff frequency, so that the effect of IC integration is great.

また第6図に本発明の積分回路を高域通過フィルタと
したさらに別の実施例を示す。第 図において第1図,
第5図と同じ構成には同じ符号を付してある。入力電圧
vinは端子T5を経て負荷コンデンサCを加えられる。コ
ンデンサCの他端はトランジスタQ2のコレクタに接続さ
れている。トランジスタQ1のベースはバイアス電圧VB3
に接続されている。したがって第6図の伝達関数H
3(S)は、 で表わされ、高域通過フィルタを示している。第5図の
実施例と同様の効果が得られることは明白である。
FIG. 6 shows still another embodiment in which the integrating circuit of the present invention is a high pass filter. In Fig. 1, Fig. 1,
The same components as those in FIG. 5 are designated by the same reference numerals. Input voltage
v in has a load capacitor C added through terminal T 5 . The other end of the capacitor C is connected to the collector of the transistor Q 2 . The base of transistor Q 1 is bias voltage V B3
It is connected to the. Therefore, the transfer function H of FIG.
3 (S) is , Which represents a high-pass filter. It is obvious that the same effect as the embodiment of FIG. 5 can be obtained.

さらに一般的な積分回路の応用として、第7図に示す
双二次形フィルタがある。第7図において、G1,G2は積
分回路で、積分利得はそれぞれ、G1,G2である。またG3,
G4,G5はそれぞれ入力電圧vinの大きさを定める定数c,b,
aを与える係数回路を示す。入力電圧vinは端子T6に加え
られ、出力電圧voutは端子T7に表わされる。第5図の回
路の伝達関数H4(S)は で表わされ、a,b,cの値により低域通過,高域通過,帯
域通過などの各種フィルタを構成することができる。
A more general application of the integrating circuit is a biquad filter shown in FIG. In FIG. 7, G 1 and G 2 are integrator circuits, and the integral gains are G 1 and G 2 , respectively. Also G 3 ,
G 4, G 5 is a constant c for determining the magnitude of the input voltage v in each, b,
The coefficient circuit which gives a is shown. The input voltage v in is applied to terminal T 6 and the output voltage v out is represented at terminal T 7 . The transfer function H 4 (S) of the circuit in FIG. 5 is , And various filters for low pass, high pass, band pass, etc. can be configured by the values of a, b, and c.

第8図に第7図における係数a,b,cをそれぞれa=0,b
=0,c=1とした低域通過フィルタを構成する本発明の
実施例を示す。第8図において、第7図の積分回路G1
相当する回路のトランジスタは100番代,G2に相当するト
ランジスタは200番代の符号を付し、2桁代はトランジ
スタ対101,102及び201,202のエミッタ電流制御回路を示
す。ここで に選んであり、トランジスタQ102とQ103,及びQ203とQ
202のコレクタ電流は等しい。
The coefficients a, b and c in FIG. 7 are shown in FIG. 8 as a = 0, b, respectively.
An embodiment of the present invention that constitutes a low-pass filter with = 0 and c = 1 will be described. In FIG. 8, the transistors in the circuit corresponding to the integrating circuit G 1 in FIG. 7 are numbered 100, the transistors corresponding to G 2 are numbered 200, and the two-digit number is the transistor pair 101, 102 and 201, 202. 3 shows an emitter current control circuit. here Selected for the transistors Q 102 and Q 103 , and Q 203 and Q.
The collector currents of 202 are equal.

したがって第8図の回路の伝達関数H5(S)は となり、2次の低域通過特性を示す。Therefore, the transfer function H 5 (S) of the circuit of FIG. And shows a second-order low-pass characteristic.

ここでR101=R104 R102=R103,R201=R204 R202=R
203とした。第8図の実施例においても本発明の効果は
他の実施例と同じであることは明白である。
Where R 101 = R 104 R 102 = R 103 , R 201 = R 204 R 202 = R
It was set to 203 . It is obvious that the effect of the present invention is the same as that of the other embodiments in the embodiment of FIG.

第9図に本発明の別な実施例を示す。第9図におい
て、第8図と同じ構成は同一符号で示す。第9図が第8
図と異なる点は、トランジスタQ102のコレクタがQ106
コレクタに接続され、Q106のエミッタとQ103のコレクタ
が接続されていること、および、トランジスタ202のコ
レクタがQ206のコレクタに接続され、Q206のコレクタと
Q103のコレクタが接続されていることである。トランジ
スタQ106とQ207のベースは、バイアス電圧VB10に接続さ
れている。トランジスタQ106,Q107の効果は、C101,C201
の駆動インピーダンスを大きくするために設けるもの
で、実質的な動作は、第8図と同じである。
FIG. 9 shows another embodiment of the present invention. 9, the same components as those in FIG. 8 are designated by the same reference numerals. Figure 9 is number 8
FIG differs, the collector of the transistor Q 102 is connected to the collector of Q 106, the collector of the emitter and Q 103 of Q 106 is connected, and the collector of the transistor 202 is connected to the collector of Q 206 , With Q 206 collector
This means that the collector of Q 103 is connected. The bases of transistors Q 106 and Q 207 are connected to bias voltage V B10 . The effects of the transistors Q 106 and Q 107 are C 101 and C 201.
This is provided in order to increase the drive impedance of, and the substantial operation is the same as in FIG.

〔発明の効果〕〔The invention's effect〕

本発明によれば、トランジスタを最も高周波特性の優
れた動作領域のエミッタ電流で動作させ、かつ積分利得
を任意の値に選定することができる。したがって、フィ
ルタのIC化においても高周波特性に優れ、また低周波に
カットオフを持つフィルタにおいても小さい容量で構成
できるのでIC化に効果がある。
According to the present invention, it is possible to operate a transistor with an emitter current in an operating region having the most excellent high frequency characteristics and to select an integral gain to an arbitrary value. Therefore, even when the filter is made into an IC, high frequency characteristics are excellent, and even a filter having a cutoff at a low frequency can be configured with a small capacitance, which is effective in making the IC.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す回路図、第2図はトラ
ンジスタの高周波特性を示す特性図、第3図,第4図,
第5図,第6図は他の実施例を示す回路図、第7図は一
般的な双二次フィルタを示すブロック図、第8図,第9
図はさらに他の実施例を示す回路図である。 T1……入力端子、 T2……制御端子、 T3……出力端子、 R1,R2……分圧用抵抗。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a characteristic diagram showing high frequency characteristics of a transistor, FIG. 3, FIG.
5 and 6 are circuit diagrams showing another embodiment, FIG. 7 is a block diagram showing a general biquadratic filter, FIG. 8 and FIG.
The drawing is a circuit diagram showing still another embodiment. T 1 ...... Input terminal, T 2 ...... Control terminal, T 3 ...... Output terminal, R 1 , R 2 ...... Resistor for voltage division.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 神谷 昌則 岐阜県美濃加茂市加茂野町471番地 株式 会社日立製作所岐阜工場内 (56)参考文献 特開 昭55−45224(JP,A) 特開 昭55−45266(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masanori Kamiya 471 Kamono-cho, Minokamo City, Gifu Prefecture Gifu Factory, Hitachi Ltd. (56) References JP-A-55-45224 (JP, A) JP-A-SHO 55-45266 (JP, A)

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】差動対を構成する第1,第2のトランジスタ
と、前記第1,第2の差動対トランジスタのエミッタ電流
を供給する第1の電流源と、前記第1の電流源の電流値
を制御する手段と、前記第2のトランジスタのコレクタ
に接続された負荷コンデンサおよび第2の電流源と、入
力信号電圧の分圧手段と、該分圧手段の出力を前記第1
のトランジスタのベースに供給する手段と、前記第2の
トランジスタのベースにバイアス電圧を供給する電圧源
を有し、前記分圧手段が、信号入力端子と前記第1のト
ランジスタの間に直列接続された第1の抵抗と、第1の
トランジスタと交流接地電位に接続した第2の抵抗から
成り、前記分圧手段の分圧比によって前記第1,第2のト
ランジスタを高周波特性の優れた動作領域のエミッタ電
流で動作させ且つ積分利得を任意の値に選定することが
できることを特徴とする積分回路。
1. A first and second transistor forming a differential pair, a first current source for supplying an emitter current of the first and second differential pair transistors, and the first current source. Means for controlling the current value of the second transistor, a load capacitor connected to the collector of the second transistor and a second current source, a voltage dividing means for the input signal voltage, and an output of the voltage dividing means for the first voltage.
And a voltage source for supplying a bias voltage to the base of the second transistor, wherein the voltage dividing means is connected in series between the signal input terminal and the first transistor. A first resistor and a second resistor connected to the first transistor and an AC ground potential. The voltage dividing means divides the first and second transistors into an operating region excellent in high frequency characteristics. An integrating circuit characterized by being operated by an emitter current and being capable of selecting an integral gain to an arbitrary value.
【請求項2】差動対を構成する第1,第2のトランジスタ
と、前記第1,第2の差動対トランジスタのエミッタ電流
を供給する第1の電流源と、前記第1の電流源の電流値
を制御する手段と、前記第2のトランジスタのコレクタ
に接続された負荷コンデンサおよび第2の電流源と、入
力信号電圧の分圧手段と、該分圧手段の出力を前記第1
のトランジスタのベースに供給する手段と、前記第2の
トランジスタのベースに前記第2のトランジスタのコレ
クタと前記負荷コンデンサとの接続点より取り出した積
分出力を負帰還する手段を有し、前記分圧手段が、信号
入力端子と前記第1のトランジスタの間に直列接続され
た第1の抵抗と、第1のトランジスタと交流接地電位に
接続した第2の抵抗から成り、前記分圧手段の分圧比に
よって前記第1,第2のトランジスタを高周波特性の優れ
た動作領域のエミッタ電流で動作させ且つ積分利得を任
意の値に選定することができることを特徴とする積分回
路。
2. A first and second transistor forming a differential pair, a first current source for supplying an emitter current of the first and second differential pair transistors, and the first current source. Means for controlling the current value of the second transistor, a load capacitor connected to the collector of the second transistor and a second current source, a voltage dividing means for the input signal voltage, and an output of the voltage dividing means for the first voltage.
Means for supplying the base of the second transistor to the base of the second transistor, and means for negatively feeding back the integrated output extracted from the connection point of the collector of the second transistor and the load capacitor to the base of the second transistor. The means comprises a first resistor connected in series between a signal input terminal and the first transistor, and a second resistor connected to the first transistor and an AC ground potential, and the voltage dividing ratio of the voltage dividing means. According to the integration circuit, the first and second transistors can be operated with an emitter current in an operating region having excellent high frequency characteristics and an integral gain can be selected to an arbitrary value.
JP62024543A 1987-02-06 1987-02-06 Integrator circuit Expired - Fee Related JPH0821831B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62024543A JPH0821831B2 (en) 1987-02-06 1987-02-06 Integrator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62024543A JPH0821831B2 (en) 1987-02-06 1987-02-06 Integrator circuit

Publications (2)

Publication Number Publication Date
JPS63193710A JPS63193710A (en) 1988-08-11
JPH0821831B2 true JPH0821831B2 (en) 1996-03-04

Family

ID=12141064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62024543A Expired - Fee Related JPH0821831B2 (en) 1987-02-06 1987-02-06 Integrator circuit

Country Status (1)

Country Link
JP (1) JPH0821831B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137513A (en) * 1988-11-18 1990-05-25 Sanyo Electric Co Ltd Active filter circuit
JPH02174414A (en) * 1988-12-27 1990-07-05 Hitachi Ltd Semiconductor integrated circuit device
JPH0435519A (en) * 1990-05-31 1992-02-06 Sanyo Electric Co Ltd Filter circuit
JPH0435518A (en) * 1990-05-31 1992-02-06 Sanyo Electric Co Ltd Filter circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5545224A (en) * 1978-09-26 1980-03-29 Sony Corp Filter circuit
JPS5731334U (en) * 1980-07-25 1982-02-18
JPS5739117U (en) * 1980-08-13 1982-03-02
JPS59177209U (en) * 1983-05-11 1984-11-27 クラリオン株式会社 Pop noise removal circuit

Also Published As

Publication number Publication date
JPS63193710A (en) 1988-08-11

Similar Documents

Publication Publication Date Title
JPH0834393B2 (en) Transconductance amplifier
JPS6155806B2 (en)
EP0561099B1 (en) Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage
JP2800213B2 (en) Integrated gyrator oscillator
GB2122831A (en) Voltage to current converting amplifiers
US4748422A (en) Amplifier circuit suitable for use as an active filter circuit
JPH0821831B2 (en) Integrator circuit
JPH0648775B2 (en) Leapfrog filter
JP2714269B2 (en) Equivalent inductance circuit
EP0049997B1 (en) Filter circuit suitable for being fabricated into integrated circuit
JPH0648774B2 (en) Integrator circuit
JP2653474B2 (en) Active filter circuit
JPH0738556B2 (en) Integrator circuit
JP2834018B2 (en) Active filter
JP2901248B2 (en) Variable reactance circuit
JPS63244922A (en) Capacitance circuit
JP2736081B2 (en) Active filter circuit
JP2991727B2 (en) Active filter circuit
JP2671278B2 (en) Low-pass filter with delay equalization
JP3025718B2 (en) Lag lead filter
JPH0540585Y2 (en)
JPH0345007A (en) Leapfrog filter
JPH0648776B2 (en) Active filter
JPH0154884B2 (en)
JP3148469B2 (en) Filter circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees