JPH0821831B2 - 積分回路 - Google Patents
積分回路Info
- Publication number
- JPH0821831B2 JPH0821831B2 JP62024543A JP2454387A JPH0821831B2 JP H0821831 B2 JPH0821831 B2 JP H0821831B2 JP 62024543 A JP62024543 A JP 62024543A JP 2454387 A JP2454387 A JP 2454387A JP H0821831 B2 JPH0821831 B2 JP H0821831B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- current
- voltage dividing
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブフィルタの構成要素となる積分
回路に係り、特にIC化する場合に好適なフィルタの構成
要素としての積分回路に関する。
回路に係り、特にIC化する場合に好適なフィルタの構成
要素としての積分回路に関する。
フイルタを含む回路をIC化する場合には、いかにして
そのフィルタをIC内部に取り入れ、外付け部分を少くす
るかが重要な課題となる。一般にフィルタをIC化する場
合、アクティブフィルタを用いるが、 （１） 抵抗値，コンデンサの容量値の精度が良くな
く、それらの積で定まるカットオフ周波数がばらついて
しまう。
そのフィルタをIC内部に取り入れ、外付け部分を少くす
るかが重要な課題となる。一般にフィルタをIC化する場
合、アクティブフィルタを用いるが、 （１） 抵抗値，コンデンサの容量値の精度が良くな
く、それらの積で定まるカットオフ周波数がばらついて
しまう。
（２） 抵抗値，コンデンサの容量値をあまり大きくで
きないので、カットオフ周波数の低いものは作りにく
い。
きないので、カットオフ周波数の低いものは作りにく
い。
などの問題点がある。
なお、上記問題点を解決するこの種の装置として関連
するものには例えば特開昭55−45224号公報，特開昭55
−45266号公報などが挙げられる。
するものには例えば特開昭55−45224号公報，特開昭55
−45266号公報などが挙げられる。
上記従来技術は、トランジスタの高周波性能の点につ
いては配慮がされておらず、高帯域な信号を処理する必
要がある回路で使用することに問題がある。
いては配慮がされておらず、高帯域な信号を処理する必
要がある回路で使用することに問題がある。
一般にトランジスタの高周波性能を示す指数であるト
ランジション周波数Ｔはエミッタ電流により第２図に
示すような変化をする。高周波性能を良くするにはエミ
ッタ電流を大きくしてＴが大きくとれる領域で使用す
べきである。
ランジション周波数Ｔはエミッタ電流により第２図に
示すような変化をする。高周波性能を良くするにはエミ
ッタ電流を大きくしてＴが大きくとれる領域で使用す
べきである。
この場合には、後述するようコンデンサの容量値が大
きくなりIC化した場合にチップ面積が増加することにな
る。
きくなりIC化した場合にチップ面積が増加することにな
る。
本発明の目的は、前記問題点を除去し、IC化フィルタ
に適した積分回路を提供することにある。
に適した積分回路を提供することにある。
本発明では、信号電圧を電流に変換する増幅器と負荷
コンデンサを有し、信号電圧を分圧して上記増幅器に供
給する。
コンデンサを有し、信号電圧を分圧して上記増幅器に供
給する。
本発明では、入力信号を分圧する２つの抵抗器が入力
のトランジスタに接続されるとともに、差動増幅器のエ
ミッタ電流供給用電源の電流値を制御する手段を設け
る。
のトランジスタに接続されるとともに、差動増幅器のエ
ミッタ電流供給用電源の電流値を制御する手段を設け
る。
本発明は、信号電圧を電流に変換する増幅器と負荷コ
ンデンサで構成し、信号電圧を分圧して上記増幅器に接
続する。積分回路の積分利得は、増幅器の相互コンダク
タンスgmと負荷コンデンサの容量値Ｃとし、上記入力信
号電圧の分圧比を1/aとするとgm/a・1/cである。それ
故、所定の時定数を設計する場合には、容量値をC/aだ
け小さく設計することが可能となる。それ故、IC化に適
する。
ンデンサで構成し、信号電圧を分圧して上記増幅器に接
続する。積分回路の積分利得は、増幅器の相互コンダク
タンスgmと負荷コンデンサの容量値Ｃとし、上記入力信
号電圧の分圧比を1/aとするとgm/a・1/cである。それ
故、所定の時定数を設計する場合には、容量値をC/aだ
け小さく設計することが可能となる。それ故、IC化に適
する。
以下、本発明の一実施例を第１図により説明する。
第１図において、トランジスタQ1のエミッタと，トラ
ンジスタQ2のエミッタとが接続され、前記エミッタが可
変電流源A1に接続されて、トランジスタQ1,Q2は差動対
を構成している。またトランジスタQ1のベースは、抵抗
R1を介して入力端子T1に接続され入力信号電圧vinが加
えられ、トランジスタQ2のベースにはバイアス電圧VB1
が加えられる。
ンジスタQ2のエミッタとが接続され、前記エミッタが可
変電流源A1に接続されて、トランジスタQ1,Q2は差動対
を構成している。またトランジスタQ1のベースは、抵抗
R1を介して入力端子T1に接続され入力信号電圧vinが加
えられ、トランジスタQ2のベースにはバイアス電圧VB1
が加えられる。
トランジスタQ2のコレクタは、可変電流源A2に接続さ
れるとともに他端が接地された負荷用コンデンサＣに接
続され、出力端子T3より出力信号電圧を得る。可変電流
源A1およびA2は制御端子T2の信号によって制御され、電
流源A1の電流値がI0の場合には、電流源A2の電流値がIo
/2となるような関係を保って制御される。
れるとともに他端が接地された負荷用コンデンサＣに接
続され、出力端子T3より出力信号電圧を得る。可変電流
源A1およびA2は制御端子T2の信号によって制御され、電
流源A1の電流値がI0の場合には、電流源A2の電流値がIo
/2となるような関係を保って制御される。
このような構成において、端子１の入力電圧をvin,端
子T3の出力電圧をvout,入力電圧によってトランジスタQ
2のコレクタに流れる交流電流をis,トランジスタQ1,Q2
の各エミッタ抵抗をreとすると、 が成立し、電流isがコンデンサＣに流れることにより、
出力電圧voutを得る。信号の角周波数をωとすると、 S:ラプラス演算子 となり、（１），（２）式からこの回路の伝達関数H
1（Ｓ）を求めると、 となり、利得が で表わされる積分回路であることを示している。またエ
ミッタ抵抗reはエミッタ電流IEにより定まり k:ボルツマン定数 T:絶対温度 q:電子の電荷 で表わされ、常温でエミッタ電流100μＡにおいてre＝2
60Ωである。
子T3の出力電圧をvout,入力電圧によってトランジスタQ
2のコレクタに流れる交流電流をis,トランジスタQ1,Q2
の各エミッタ抵抗をreとすると、 が成立し、電流isがコンデンサＣに流れることにより、
出力電圧voutを得る。信号の角周波数をωとすると、 S:ラプラス演算子 となり、（１），（２）式からこの回路の伝達関数H
1（Ｓ）を求めると、 となり、利得が で表わされる積分回路であることを示している。またエ
ミッタ抵抗reはエミッタ電流IEにより定まり k:ボルツマン定数 T:絶対温度 q:電子の電荷 で表わされ、常温でエミッタ電流100μＡにおいてre＝2
60Ωである。
一般にトランジスタの高周波性能を示すトランジショ
ン周波数Ｔは、エミッタ電流IEにより第２図に示すよ
うな変化をする。したがって高周波性能を良くするため
にはエミッタ電流を大きくして周波数Ｔが大きくとれ
る領域で使用すべきである。
ン周波数Ｔは、エミッタ電流IEにより第２図に示すよ
うな変化をする。したがって高周波性能を良くするため
にはエミッタ電流を大きくして周波数Ｔが大きくとれ
る領域で使用すべきである。
もし積分利得をエミッタ抵抗reにより定まるようにす
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず性能が得られない場合があ
る。そこで本発明では抵抗R1とR2による分圧器で入力信
号を減衰させて差動対に入力することで、（４）式のご
とく実質的に時定数を決定する抵抗値をエミッタ抵抗に
対して 倍に設定する。したがって、トランジスタQ1,Q2は常に
周波数Ｔが大きくなるエミッタ電流で動作させること
ができる。
ると、前記した高周波性能を良くした状態でトランジス
タを使用する条件と一致せず性能が得られない場合があ
る。そこで本発明では抵抗R1とR2による分圧器で入力信
号を減衰させて差動対に入力することで、（４）式のご
とく実質的に時定数を決定する抵抗値をエミッタ抵抗に
対して 倍に設定する。したがって、トランジスタQ1,Q2は常に
周波数Ｔが大きくなるエミッタ電流で動作させること
ができる。
また、IC化したコンデンサ容量Ｃ、および、電流源
A1,A2の電流値がばらついて、積分利得が変化した場
合、制御端子T2の制御電圧VCを制御することにより、差
動対Q1,Q2のエミッタ電流を変化して、所望の積分利得
を得ることができる。また、抵抗R1,R2により、端子T1
に入力する信号電圧を分圧して、差動対Q1,Q2に印加す
るため、実質的な入力ダイナミックレンジを拡大でき、
歪，雑音特性を良好にすることができる。
A1,A2の電流値がばらついて、積分利得が変化した場
合、制御端子T2の制御電圧VCを制御することにより、差
動対Q1,Q2のエミッタ電流を変化して、所望の積分利得
を得ることができる。また、抵抗R1,R2により、端子T1
に入力する信号電圧を分圧して、差動対Q1,Q2に印加す
るため、実質的な入力ダイナミックレンジを拡大でき、
歪，雑音特性を良好にすることができる。
第３図に本発明の別な実施例を示す。第３図におい
て、第１図と同じ構成は同一符号で示す。第３図が、第
１図と異なる点は、可変電流源A2がカレントミラー動作
するPNPトランジスタ対Q3,Q4に対して、ダイオード接続
されたトランジスタQ4のコレクタに接続され、他方のト
ランジスタQ3のコレクタが、トランジスタQ2のコレクタ
に接続されていることである。この構成において、電流
源A1の電流値をI0,電流源A2の電流値をI0/2とすること
で、第１図と同じ動作となる。
て、第１図と同じ構成は同一符号で示す。第３図が、第
１図と異なる点は、可変電流源A2がカレントミラー動作
するPNPトランジスタ対Q3,Q4に対して、ダイオード接続
されたトランジスタQ4のコレクタに接続され、他方のト
ランジスタQ3のコレクタが、トランジスタQ2のコレクタ
に接続されていることである。この構成において、電流
源A1の電流値をI0,電流源A2の電流値をI0/2とすること
で、第１図と同じ動作となる。
第４図に本発明の別な実施例を示す。第４図におい
て、第１図と同じ構成は同一符号で示す。第４図が、第
１図と異なる点は、トランジスタQ2のコレクタが、カレ
ントミラー動作するPNPトランジスタ対Q3,Q4の一方のト
ランジスタQ4のコレクタに接続し、トランジスタQ1のコ
レクタが他方のダイオード接続されたトランジスタQ1に
接続されていることである。この構成において、電流源
A1の電流値をI0とすると、トランジスタQ1および、Q2の
コレクタ電流は、それぞれI0/2であり直流動作は第１図
と同様である。
て、第１図と同じ構成は同一符号で示す。第４図が、第
１図と異なる点は、トランジスタQ2のコレクタが、カレ
ントミラー動作するPNPトランジスタ対Q3,Q4の一方のト
ランジスタQ4のコレクタに接続し、トランジスタQ1のコ
レクタが他方のダイオード接続されたトランジスタQ1に
接続されていることである。この構成において、電流源
A1の電流値をI0とすると、トランジスタQ1および、Q2の
コレクタ電流は、それぞれI0/2であり直流動作は第１図
と同様である。
一方、負荷コンデンサに流れる信号電流はカレントミ
ラ動作するトランジスタQ3,Q4によってis1＋is2とな
り、積分利得は で表わされる。したがって、第１図に対して積分利得が
２倍になる。
ラ動作するトランジスタQ3,Q4によってis1＋is2とな
り、積分利得は で表わされる。したがって、第１図に対して積分利得が
２倍になる。
第５図に本発明の他の実施例を示す。第３図におい
て、第１図と同じ構成については同じ符号を付してあ
る。トランジスタQ5,定電流源A3はエミッタフォロワー
を構成している。コンデンサＣの積分出力はトランジス
タQ5のベースに加えられ、エミッタから端子T4を経て出
力電圧voutとして取り出される。また一方、トランジス
タQ5を経てトランジスタQ2のベースにも加えられ、負帰
還ループを構成する。
て、第１図と同じ構成については同じ符号を付してあ
る。トランジスタQ5,定電流源A3はエミッタフォロワー
を構成している。コンデンサＣの積分出力はトランジス
タQ5のベースに加えられ、エミッタから端子T4を経て出
力電圧voutとして取り出される。また一方、トランジス
タQ5を経てトランジスタQ2のベースにも加えられ、負帰
還ループを構成する。
したがって第３図の伝達関数H2（Ｓ）は、 となり、カットオフ周波数WCが である低域通過フィルタとなる。
そして、この場合、コンデンサＣのばらつきはトラン
ジスタQ1,Q2のエミッタ電流を変化することでreを可変
でき、正確に設定できる。またコンデンサＣ、およびエ
ミッタ抵抗reの値が小さくても抵抗R1とR2により の値を大きくすることで、カットオフ周波数WCを低くで
きるので、カットオフ周波数の低いフィルタでもコンデ
ンサＣをIC内に集積できるので、IC化の効果が大きい。
ジスタQ1,Q2のエミッタ電流を変化することでreを可変
でき、正確に設定できる。またコンデンサＣ、およびエ
ミッタ抵抗reの値が小さくても抵抗R1とR2により の値を大きくすることで、カットオフ周波数WCを低くで
きるので、カットオフ周波数の低いフィルタでもコンデ
ンサＣをIC内に集積できるので、IC化の効果が大きい。
また第６図に本発明の積分回路を高域通過フィルタと
したさらに別の実施例を示す。第 図において第１図，
第５図と同じ構成には同じ符号を付してある。入力電圧
vinは端子T5を経て負荷コンデンサＣを加えられる。コ
ンデンサＣの他端はトランジスタQ2のコレクタに接続さ
れている。トランジスタQ1のベースはバイアス電圧VB3
に接続されている。したがって第６図の伝達関数H
3（Ｓ）は、 で表わされ、高域通過フィルタを示している。第５図の
実施例と同様の効果が得られることは明白である。
したさらに別の実施例を示す。第 図において第１図，
第５図と同じ構成には同じ符号を付してある。入力電圧
vinは端子T5を経て負荷コンデンサＣを加えられる。コ
ンデンサＣの他端はトランジスタQ2のコレクタに接続さ
れている。トランジスタQ1のベースはバイアス電圧VB3
に接続されている。したがって第６図の伝達関数H
3（Ｓ）は、 で表わされ、高域通過フィルタを示している。第５図の
実施例と同様の効果が得られることは明白である。
さらに一般的な積分回路の応用として、第７図に示す
双二次形フィルタがある。第７図において、G1,G2は積
分回路で、積分利得はそれぞれ、G1,G2である。またG3,
G4,G5はそれぞれ入力電圧vinの大きさを定める定数c,b,
aを与える係数回路を示す。入力電圧vinは端子T6に加え
られ、出力電圧voutは端子T7に表わされる。第５図の回
路の伝達関数H4（Ｓ）は で表わされ、a,b,cの値により低域通過，高域通過，帯
域通過などの各種フィルタを構成することができる。
双二次形フィルタがある。第７図において、G1,G2は積
分回路で、積分利得はそれぞれ、G1,G2である。またG3,
G4,G5はそれぞれ入力電圧vinの大きさを定める定数c,b,
aを与える係数回路を示す。入力電圧vinは端子T6に加え
られ、出力電圧voutは端子T7に表わされる。第５図の回
路の伝達関数H4（Ｓ）は で表わされ、a,b,cの値により低域通過，高域通過，帯
域通過などの各種フィルタを構成することができる。
第８図に第７図における係数a,b,cをそれぞれａ＝0,b
＝0,c＝１とした低域通過フィルタを構成する本発明の
実施例を示す。第８図において、第７図の積分回路G1に
相当する回路のトランジスタは100番代,G2に相当するト
ランジスタは200番代の符号を付し、２桁代はトランジ
スタ対101,102及び201,202のエミッタ電流制御回路を示
す。ここで に選んであり、トランジスタQ102とQ103,及びQ203とQ
202のコレクタ電流は等しい。
＝0,c＝１とした低域通過フィルタを構成する本発明の
実施例を示す。第８図において、第７図の積分回路G1に
相当する回路のトランジスタは100番代,G2に相当するト
ランジスタは200番代の符号を付し、２桁代はトランジ
スタ対101,102及び201,202のエミッタ電流制御回路を示
す。ここで に選んであり、トランジスタQ102とQ103,及びQ203とQ
202のコレクタ電流は等しい。
したがって第８図の回路の伝達関数H5（Ｓ）は となり、２次の低域通過特性を示す。
ここでR101＝R104 R102＝R103,R201＝R204 R202＝R
203とした。第８図の実施例においても本発明の効果は
他の実施例と同じであることは明白である。
203とした。第８図の実施例においても本発明の効果は
他の実施例と同じであることは明白である。
第９図に本発明の別な実施例を示す。第９図におい
て、第８図と同じ構成は同一符号で示す。第９図が第８
図と異なる点は、トランジスタQ102のコレクタがQ106の
コレクタに接続され、Q106のエミッタとQ103のコレクタ
が接続されていること、および、トランジスタ202のコ
レクタがQ206のコレクタに接続され、Q206のコレクタと
Q103のコレクタが接続されていることである。トランジ
スタQ106とQ207のベースは、バイアス電圧VB10に接続さ
れている。トランジスタQ106,Q107の効果は、C101,C201
の駆動インピーダンスを大きくするために設けるもの
で、実質的な動作は、第８図と同じである。
て、第８図と同じ構成は同一符号で示す。第９図が第８
図と異なる点は、トランジスタQ102のコレクタがQ106の
コレクタに接続され、Q106のエミッタとQ103のコレクタ
が接続されていること、および、トランジスタ202のコ
レクタがQ206のコレクタに接続され、Q206のコレクタと
Q103のコレクタが接続されていることである。トランジ
スタQ106とQ207のベースは、バイアス電圧VB10に接続さ
れている。トランジスタQ106,Q107の効果は、C101,C201
の駆動インピーダンスを大きくするために設けるもの
で、実質的な動作は、第８図と同じである。
本発明によれば、トランジスタを最も高周波特性の優
れた動作領域のエミッタ電流で動作させ、かつ積分利得
を任意の値に選定することができる。したがって、フィ
ルタのIC化においても高周波特性に優れ、また低周波に
カットオフを持つフィルタにおいても小さい容量で構成
できるのでIC化に効果がある。
れた動作領域のエミッタ電流で動作させ、かつ積分利得
を任意の値に選定することができる。したがって、フィ
ルタのIC化においても高周波特性に優れ、また低周波に
カットオフを持つフィルタにおいても小さい容量で構成
できるのでIC化に効果がある。
第１図は本発明の一実施例を示す回路図、第２図はトラ
ンジスタの高周波特性を示す特性図、第３図，第４図，
第５図，第６図は他の実施例を示す回路図、第７図は一
般的な双二次フィルタを示すブロック図、第８図，第９
図はさらに他の実施例を示す回路図である。 T1……入力端子、 T2……制御端子、 T3……出力端子、 R1,R2……分圧用抵抗。
ンジスタの高周波特性を示す特性図、第３図，第４図，
第５図，第６図は他の実施例を示す回路図、第７図は一
般的な双二次フィルタを示すブロック図、第８図，第９
図はさらに他の実施例を示す回路図である。 T1……入力端子、 T2……制御端子、 T3……出力端子、 R1,R2……分圧用抵抗。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 神谷 昌則 岐阜県美濃加茂市加茂野町471番地 株式 会社日立製作所岐阜工場内 (56)参考文献 特開 昭55−45224（ＪＰ，Ａ) 特開 昭55−45266（ＪＰ，Ａ)
Claims (2)
- 【請求項１】差動対を構成する第1,第２のトランジスタ
と、前記第1,第２の差動対トランジスタのエミッタ電流
を供給する第１の電流源と、前記第１の電流源の電流値
を制御する手段と、前記第２のトランジスタのコレクタ
に接続された負荷コンデンサおよび第２の電流源と、入
力信号電圧の分圧手段と、該分圧手段の出力を前記第１
のトランジスタのベースに供給する手段と、前記第２の
トランジスタのベースにバイアス電圧を供給する電圧源
を有し、前記分圧手段が、信号入力端子と前記第１のト
ランジスタの間に直列接続された第１の抵抗と、第１の
トランジスタと交流接地電位に接続した第２の抵抗から
成り、前記分圧手段の分圧比によって前記第1,第２のト
ランジスタを高周波特性の優れた動作領域のエミッタ電
流で動作させ且つ積分利得を任意の値に選定することが
できることを特徴とする積分回路。 - 【請求項２】差動対を構成する第1,第２のトランジスタ
と、前記第1,第２の差動対トランジスタのエミッタ電流
を供給する第１の電流源と、前記第１の電流源の電流値
を制御する手段と、前記第２のトランジスタのコレクタ
に接続された負荷コンデンサおよび第２の電流源と、入
力信号電圧の分圧手段と、該分圧手段の出力を前記第１
のトランジスタのベースに供給する手段と、前記第２の
トランジスタのベースに前記第２のトランジスタのコレ
クタと前記負荷コンデンサとの接続点より取り出した積
分出力を負帰還する手段を有し、前記分圧手段が、信号
入力端子と前記第１のトランジスタの間に直列接続され
た第１の抵抗と、第１のトランジスタと交流接地電位に
接続した第２の抵抗から成り、前記分圧手段の分圧比に
よって前記第1,第２のトランジスタを高周波特性の優れ
た動作領域のエミッタ電流で動作させ且つ積分利得を任
意の値に選定することができることを特徴とする積分回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024543A JPH0821831B2 (ja) | 1987-02-06 | 1987-02-06 | 積分回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62024543A JPH0821831B2 (ja) | 1987-02-06 | 1987-02-06 | 積分回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63193710A JPS63193710A (ja) | 1988-08-11 |
| JPH0821831B2 true JPH0821831B2 (ja) | 1996-03-04 |
Family
ID=12141064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62024543A Expired - Fee Related JPH0821831B2 (ja) | 1987-02-06 | 1987-02-06 | 積分回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0821831B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02137513A (ja) * | 1988-11-18 | 1990-05-25 | Sanyo Electric Co Ltd | アクテイブフイルタ回路 |
| JPH02174414A (ja) * | 1988-12-27 | 1990-07-05 | Hitachi Ltd | 半導体集積回路装置 |
| JPH0435518A (ja) * | 1990-05-31 | 1992-02-06 | Sanyo Electric Co Ltd | フィルタ回路 |
| JPH0435519A (ja) * | 1990-05-31 | 1992-02-06 | Sanyo Electric Co Ltd | フィルタ回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5545224A (en) * | 1978-09-26 | 1980-03-29 | Sony Corp | Filter circuit |
| JPS5731334U (ja) * | 1980-07-25 | 1982-02-18 | ||
| JPS5739117U (ja) * | 1980-08-13 | 1982-03-02 | ||
| JPS59177209U (ja) * | 1983-05-11 | 1984-11-27 | クラリオン株式会社 | ポツプ雑音除去回路 |
-
1987
- 1987-02-06 JP JP62024543A patent/JPH0821831B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63193710A (ja) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834393B2 (ja) | トランスコンダクタンス増幅器 | |
| JPS6155806B2 (ja) | ||
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| JP2800213B2 (ja) | 集積ジャイレータ発振器 | |
| GB2122831A (en) | Voltage to current converting amplifiers | |
| US4748422A (en) | Amplifier circuit suitable for use as an active filter circuit | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| JP2714269B2 (ja) | 等価インダクタンス回路 | |
| JPH0648774B2 (ja) | 積分回路 | |
| JPH0634246B2 (ja) | 時定数可変形の微分器 | |
| EP0049997B1 (en) | Filter circuit suitable for being fabricated into integrated circuit | |
| JP2653474B2 (ja) | アクティブフィルター回路 | |
| JPH0738556B2 (ja) | 積分回路 | |
| JPS63193710A (ja) | 積分回路 | |
| JP2834018B2 (ja) | アクティブフィルタ | |
| JP2901248B2 (ja) | 可変リアクタンス回路 | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JP2736081B2 (ja) | アクティブフィルター回路 | |
| JP2991727B2 (ja) | アクティブフィルタ回路 | |
| JP2671278B2 (ja) | 遅延等化された低域通過フィルタ | |
| JP3025718B2 (ja) | ラグリードフィルタ | |
| JPH0540585Y2 (ja) | ||
| JPH0648776B2 (ja) | アクティブ・フィルタ | |
| JPH0345007A (ja) | リープフロッグ・フィルタ | |
| JPH0695624B2 (ja) | アクテイブフイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |