JPH08221312A - メモリカード装置 - Google Patents
メモリカード装置Info
- Publication number
- JPH08221312A JPH08221312A JP2494395A JP2494395A JPH08221312A JP H08221312 A JPH08221312 A JP H08221312A JP 2494395 A JP2494395 A JP 2494395A JP 2494395 A JP2494395 A JP 2494395A JP H08221312 A JPH08221312 A JP H08221312A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flash
- memory card
- writing
- card device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】データバッファの容量が不十分でも書き込み速
度が低下しないメモリカード装置を提供する。 【構成】データバッファ７を持つメモリカード装置１に
おいて、データバッファ７を複数にし、データバッファ
７をアクセスコントローラ５の制御により切り替えるバ
ッファ切り替え回路１２を設ける。 【効果】複数のデータバッファ７がバッファ切り替え手
段１２によって交互に切り替わり、ホストＣＰＵからの
データの読み込みとデータバッファ７からフラッシュ型
EEPROM２への書き込みを同時に行うため、消去待ち以外
の待機時間が発生しない。
度が低下しないメモリカード装置を提供する。 【構成】データバッファ７を持つメモリカード装置１に
おいて、データバッファ７を複数にし、データバッファ
７をアクセスコントローラ５の制御により切り替えるバ
ッファ切り替え回路１２を設ける。 【効果】複数のデータバッファ７がバッファ切り替え手
段１２によって交互に切り替わり、ホストＣＰＵからの
データの読み込みとデータバッファ７からフラッシュ型
EEPROM２への書き込みを同時に行うため、消去待ち以外
の待機時間が発生しない。
Description
【０００１】
【産業上の利用分野】本発明はメモリ装置に係り、特に
フラッシュ型EEPROMへのデータの書き込み制御に関す
る。
フラッシュ型EEPROMへのデータの書き込み制御に関す
る。
【０００２】
【従来の技術】フラッシュ型EEPROMを用いたメモリカー
ド装置は、データ保持用の電源が不要であるため、ＳＲ
ＡＭやＤＲＡＭを用いたメモリカード装置に替わる新し
いメモリカード装置として使われており、たとえば図２
に示す構成を有している。
ド装置は、データ保持用の電源が不要であるため、ＳＲ
ＡＭやＤＲＡＭを用いたメモリカード装置に替わる新し
いメモリカード装置として使われており、たとえば図２
に示す構成を有している。
【０００３】ここで、メモリカード装置１内のフラッシ
ュ型EEPROM２は、書き込みや消去を行う際に扱うデータ
量に最低単位が定まっており、その単位分のデータが一
括して扱われる。以下の説明では消去単位が書き込み単
位の３倍の大きさを持っていると想定しているが、その
限りではない。
ュ型EEPROM２は、書き込みや消去を行う際に扱うデータ
量に最低単位が定まっており、その単位分のデータが一
括して扱われる。以下の説明では消去単位が書き込み単
位の３倍の大きさを持っていると想定しているが、その
限りではない。
【０００４】書き込みデータを、ホストインタフェース
４を介してメモリカード装置１内のフラッシュ型EEPROM
２（１）ないし２（３）に書き込む場合、ホストインタ
フェースコントローラ３が、ホストインタフェース４を
介して転送されてくるアドレス情報とデータ転送量をア
クセスコントローラ５に書き込む。ホストインタフェー
スコントローラ３は、続いてホストインタフェース４を
介して送られてくる書き込みデータをアクセスコントロ
ーラ５に転送する。アクセスコントローラ５はホストイ
ンタフェースコントローラ３から送られてくる書き込み
データをデータバッファ７に記憶する。ここで、データ
バッファ７は、それぞれのフラッシュ型EEPROM２で一回
だけ消去動作を行ったときに確保できる容量以上の大き
さを持っている。
４を介してメモリカード装置１内のフラッシュ型EEPROM
２（１）ないし２（３）に書き込む場合、ホストインタ
フェースコントローラ３が、ホストインタフェース４を
介して転送されてくるアドレス情報とデータ転送量をア
クセスコントローラ５に書き込む。ホストインタフェー
スコントローラ３は、続いてホストインタフェース４を
介して送られてくる書き込みデータをアクセスコントロ
ーラ５に転送する。アクセスコントローラ５はホストイ
ンタフェースコントローラ３から送られてくる書き込み
データをデータバッファ７に記憶する。ここで、データ
バッファ７は、それぞれのフラッシュ型EEPROM２で一回
だけ消去動作を行ったときに確保できる容量以上の大き
さを持っている。
【０００５】データバッファ７に記憶された書き込みデ
ータを高速にフラッシュ型EEPROM２（１）ないし２
（３）に書き込むために、従来は特開平6−119128 号公
報に記載されているように、アクセスコントローラ５内
のアドレス変換回路６を用いて選択線８（１）ないし８
（３）を制御し、複数のフラッシュ型EEPROM２（１）な
いし２（３）が同時にアクセスできるようにして、書き
込み速度の向上を図っていた。
ータを高速にフラッシュ型EEPROM２（１）ないし２
（３）に書き込むために、従来は特開平6−119128 号公
報に記載されているように、アクセスコントローラ５内
のアドレス変換回路６を用いて選択線８（１）ないし８
（３）を制御し、複数のフラッシュ型EEPROM２（１）な
いし２（３）が同時にアクセスできるようにして、書き
込み速度の向上を図っていた。
【０００６】図３にデータバッファ７からフラッシュ型
EEPROM２（１）ないし２（３）にデータを書き込む場合
の流れを示す。図３に示すように、たとえばフラッシュ
型EEPROM２（１）のデータを書き込んでいる間にフラッ
シュ型EEPROM２（２）にデータ転送を行うことができる
ため、それぞれのフラッシュ型EEPROM２（１）ないし２
（３）にデータを転送して書き込みを行う場合より高速
に書き込みを行うことができる。
EEPROM２（１）ないし２（３）にデータを書き込む場合
の流れを示す。図３に示すように、たとえばフラッシュ
型EEPROM２（１）のデータを書き込んでいる間にフラッ
シュ型EEPROM２（２）にデータ転送を行うことができる
ため、それぞれのフラッシュ型EEPROM２（１）ないし２
（３）にデータを転送して書き込みを行う場合より高速
に書き込みを行うことができる。
【０００７】
【発明が解決しようとする課題】前述のような従来技術
を用いることにより、高速に書き込みを行うことができ
るが、データバッファ７の容量をそれぞれのフラッシュ
型EEPROM２で一回だけ消去動作を行ったときに確保でき
る容量以上持つことができなかった場合、図４に示すよ
うに待機時間が発生して書き込み速度が低下してしまう
（Ｔ１＜Ｔ２）。しかし、メモリカード装置のような小
型で薄型の装置では、必要なデータバッファ容量を確保
できない場合がある。
を用いることにより、高速に書き込みを行うことができ
るが、データバッファ７の容量をそれぞれのフラッシュ
型EEPROM２で一回だけ消去動作を行ったときに確保でき
る容量以上持つことができなかった場合、図４に示すよ
うに待機時間が発生して書き込み速度が低下してしまう
（Ｔ１＜Ｔ２）。しかし、メモリカード装置のような小
型で薄型の装置では、必要なデータバッファ容量を確保
できない場合がある。
【０００８】本発明の目的は、データバッファの容量を
十分に確保できない場合でも書き込み速度が低下しない
メモリカード装置を提供することにある。
十分に確保できない場合でも書き込み速度が低下しない
メモリカード装置を提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明では、上位制御装置の制御下にあり、複数
のフラッシュ型EEPROMと、上記上位制御装置の制御によ
りデータを読み書きするホスト通信手段と、上記ホスト
通信手段を通して読み込んだアドレスやコマンドを解読
して、上記フラッシュ型EEPROMの読み書きを制御するフ
ラッシュ型EEPROM制御手段と、上記フラッシュ型EEPROM
制御手段の中にあり上記フラッシュ型EEPROMを同時に読
み書きするためにアドレスの変換を行うアドレス変換手
段と、上記ホスト通信手段を通して読み込んだデータを
一時的に記憶する一時記憶手段からなるメモリカード装
置において、上記一時記憶手段を複数にし、上記一時記
憶手段を上記フラッシュ型EEPROM制御手段の制御により
切り替える切り替え手段を設けるようにした。
めに、本発明では、上位制御装置の制御下にあり、複数
のフラッシュ型EEPROMと、上記上位制御装置の制御によ
りデータを読み書きするホスト通信手段と、上記ホスト
通信手段を通して読み込んだアドレスやコマンドを解読
して、上記フラッシュ型EEPROMの読み書きを制御するフ
ラッシュ型EEPROM制御手段と、上記フラッシュ型EEPROM
制御手段の中にあり上記フラッシュ型EEPROMを同時に読
み書きするためにアドレスの変換を行うアドレス変換手
段と、上記ホスト通信手段を通して読み込んだデータを
一時的に記憶する一時記憶手段からなるメモリカード装
置において、上記一時記憶手段を複数にし、上記一時記
憶手段を上記フラッシュ型EEPROM制御手段の制御により
切り替える切り替え手段を設けるようにした。
【００１０】
【作用】本発明によれば、一時記憶手段の容量を、それ
ぞれのフラッシュ型EEPROMで一回だけ消去動作を行った
ときに確保できる容量以上持つことができなかった場合
でも、複数の一時記憶手段が、切り替え手段によって交
互に切り替わり上位制御装置からのデータの読み込みと
一時記憶手段からフラッシュ型EEPROMへの書き込みを同
時に行うため消去待ち以外の待機時間が発生しない。
ぞれのフラッシュ型EEPROMで一回だけ消去動作を行った
ときに確保できる容量以上持つことができなかった場合
でも、複数の一時記憶手段が、切り替え手段によって交
互に切り替わり上位制御装置からのデータの読み込みと
一時記憶手段からフラッシュ型EEPROMへの書き込みを同
時に行うため消去待ち以外の待機時間が発生しない。
【００１１】
【実施例】図１は本発明の第１の実施例を示すブロック
図、図５は第１の実施例の動作の説明図である。
図、図５は第１の実施例の動作の説明図である。
【００１２】図１において、１は本発明のメモリカード
装置、２はメモリカード装置１内にあるフラッシュ型EE
PROM、３はホストインタフェース４を介してホストＣＰ
Ｕなどから送られるコマンドやアドレスをアクセスコン
トローラ５にセットしたり、ホストＣＰＵなどとデータ
を読み書きするホストインタフェースコントローラ、５
はホストインタフェースコントローラを介して読み込ん
だアドレスやコマンドを解読して、フラッシュ型EEPROM
２の読み書きを制御するアクセスコントローラ、６はフ
ラッシュ型EEPROMを同時に読み書きするためにアドレス
の変換を行うアドレス変換回路、７はホストインタフェ
ースコントローラ３を通して読み込んだデータを一時的
に記憶するデータバッファ、８はフラッシュ型EEPROM２
を制御する選択信号、１２は二つのデータバッファ７
（１）と７（２）をアクセスコントローラ５の指示によ
って切り替えるバッファ切り替え回路である。
装置、２はメモリカード装置１内にあるフラッシュ型EE
PROM、３はホストインタフェース４を介してホストＣＰ
Ｕなどから送られるコマンドやアドレスをアクセスコン
トローラ５にセットしたり、ホストＣＰＵなどとデータ
を読み書きするホストインタフェースコントローラ、５
はホストインタフェースコントローラを介して読み込ん
だアドレスやコマンドを解読して、フラッシュ型EEPROM
２の読み書きを制御するアクセスコントローラ、６はフ
ラッシュ型EEPROMを同時に読み書きするためにアドレス
の変換を行うアドレス変換回路、７はホストインタフェ
ースコントローラ３を通して読み込んだデータを一時的
に記憶するデータバッファ、８はフラッシュ型EEPROM２
を制御する選択信号、１２は二つのデータバッファ７
（１）と７（２）をアクセスコントローラ５の指示によ
って切り替えるバッファ切り替え回路である。
【００１３】ホストＣＰＵからフラッシュ型EEPROM２に
データを書き込む場合、ホストCPUはホストインタフェ
ース４を通してホストインタフェースコントローラ３に
書き込みアドレスと、書き込むデータ量、そして書き込
みコマンドをセットする。ホストインタフェースコント
ローら３は書き込みアドレスと、書き込むデータ量、そ
して書き込みコマンドをアクセスコントローラ５にセッ
トする。
データを書き込む場合、ホストCPUはホストインタフェ
ース４を通してホストインタフェースコントローラ３に
書き込みアドレスと、書き込むデータ量、そして書き込
みコマンドをセットする。ホストインタフェースコント
ローら３は書き込みアドレスと、書き込むデータ量、そ
して書き込みコマンドをアクセスコントローラ５にセッ
トする。
【００１４】アクセスコントローラ５はセットされたコ
マンドを解析し、書き込み動作を行う前に書き込むべき
アドレスをそれぞれのフラッシュ型EEPROM２（１）ない
し２（３）について一回だけ消去単位分消去する。この
間に、データバッファ７(１)とデータバッファ７（２）
にはホストインタフェースコントローラ３を通して書き
込みデータがセットされる。消去終了を待ってフラッシ
ュ型EEPROM２にデータの書き込みを行うため書き込みア
ドレスをアドレス変換回路６にセットして選択信号８を
出力する。
マンドを解析し、書き込み動作を行う前に書き込むべき
アドレスをそれぞれのフラッシュ型EEPROM２（１）ない
し２（３）について一回だけ消去単位分消去する。この
間に、データバッファ７(１)とデータバッファ７（２）
にはホストインタフェースコントローラ３を通して書き
込みデータがセットされる。消去終了を待ってフラッシ
ュ型EEPROM２にデータの書き込みを行うため書き込みア
ドレスをアドレス変換回路６にセットして選択信号８を
出力する。
【００１５】次にアクセスコントローラ５はバッファ切
り替え回路１２を制御してデータバス１１がデータバッ
ファ７（１）に、データバス１０がデータバッファ７
（２）につながるようにする。そしてアクセスコントロ
ーラ５の制御により、データバッファ７（１）からフラ
ッシュ型EEPROM２（１）にデータ転送が行われ、転送終
了後書き込み命令が発行される。これによりフラッシュ
型EEPROM２（１）は書き込み動作を開始する。
り替え回路１２を制御してデータバス１１がデータバッ
ファ７（１）に、データバス１０がデータバッファ７
（２）につながるようにする。そしてアクセスコントロ
ーラ５の制御により、データバッファ７（１）からフラ
ッシュ型EEPROM２（１）にデータ転送が行われ、転送終
了後書き込み命令が発行される。これによりフラッシュ
型EEPROM２（１）は書き込み動作を開始する。
【００１６】次にアクセスコントローラ５はバッファ切
り替え回路１２を制御してデータバス１０がデータバッ
ファ７（１）に、データバス１１がデータバッファ７
（２）につながるようにする。そしてアクセスコントロ
ーラ５の制御により、データバッファ７（２）からフラ
ッシュ型EEPROM２（２）にデータ転送が行われ、転送終
了後書き込み命令が発行される。これによりフラッシュ
型EEPROM２（２）は書き込み動作を開始する。この時、
同時にホストインタフェースコントローラ３はホストイ
ンタフェース４を通して次の書き込みデータをデータバ
ッファ７（１）に書き込む。これらの動作を繰り返すこ
とにより、図５に示すように消去したブロックすべてに
待機時間を発生させることなく書き込みデータを書き込
むことができる。
り替え回路１２を制御してデータバス１０がデータバッ
ファ７（１）に、データバス１１がデータバッファ７
（２）につながるようにする。そしてアクセスコントロ
ーラ５の制御により、データバッファ７（２）からフラ
ッシュ型EEPROM２（２）にデータ転送が行われ、転送終
了後書き込み命令が発行される。これによりフラッシュ
型EEPROM２（２）は書き込み動作を開始する。この時、
同時にホストインタフェースコントローラ３はホストイ
ンタフェース４を通して次の書き込みデータをデータバ
ッファ７（１）に書き込む。これらの動作を繰り返すこ
とにより、図５に示すように消去したブロックすべてに
待機時間を発生させることなく書き込みデータを書き込
むことができる。
【００１７】本実施例では、メモリカード装置におい
て、データバッファ７を複数にし、データバッファ７を
アクセスコントローラ５の制御により切り替えるバッフ
ァ切り替え回路１２を設けたところに特徴がある。
て、データバッファ７を複数にし、データバッファ７を
アクセスコントローラ５の制御により切り替えるバッフ
ァ切り替え回路１２を設けたところに特徴がある。
【００１８】
【発明の効果】本発明では、データバッファ７の容量を
それぞれのフラッシュ型EEPROM２で一回だけ消去動作を
行ったときに確保できる書き込み容量以上持つことがで
きなかった場合でも、複数のデータバッファ７がバッフ
ァ切り替え手段によって交互に切り替わりホストＣＰＵ
からのデータの読み込みとデータバッファ７からフラッ
シュ型EEPROM２への書き込みを同時に行うため消去待ち
以外の待機時間が発生しない。
それぞれのフラッシュ型EEPROM２で一回だけ消去動作を
行ったときに確保できる書き込み容量以上持つことがで
きなかった場合でも、複数のデータバッファ７がバッフ
ァ切り替え手段によって交互に切り替わりホストＣＰＵ
からのデータの読み込みとデータバッファ７からフラッ
シュ型EEPROM２への書き込みを同時に行うため消去待ち
以外の待機時間が発生しない。
【００１９】このように、データバッファの容量を十分
に確保できない場合でも書き込み速度が低下しない。
に確保できない場合でも書き込み速度が低下しない。
【００２０】さらに、データバッファ７の容量が小さ
く、回路規模を削減できる。
く、回路規模を削減できる。
【図１】本発明の一実施例のメモリカード装置の概略構
成を示すブロック図。
成を示すブロック図。
【図２】従来技術のメモリカード装置の概略構成を示す
ブロック図。
ブロック図。
【図３】従来例の動作の説明図。
【図４】従来例の問題点の説明図。
【図５】実施例の動作の説明図。
１…メモリカード装置、２…フラッシュ型EEPROM、３…
ホストインタフェースコントローラ、５…アクセスコン
トローラ、６…アドレス変換回路、７…データバッフ
ァ、８…選択信号、１２…バッファ切り替え回路。
ホストインタフェースコントローラ、５…アクセスコン
トローラ、６…アドレス変換回路、７…データバッフ
ァ、８…選択信号、１２…バッファ切り替え回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鳥取 猛志 大阪府茨木市丑寅一丁目１番88号 日立マ クセル株式会社内
Claims (1)
- 【請求項１】上位制御装置の制御下にあり、複数のフラ
ッシュ型EEPROMと、上記上位制御装置の制御によりデー
タを読み書きするホスト通信手段と、上記ホスト通信手
段を通して読み込んだアドレスやコマンドを解読して、
上記フラッシュ型EEPROMの読み書きを制御するフラッシ
ュ型EEPROM制御手段と、上記フラッシュ型EEPROM制御手
段の中にあり上記フラッシュ型EEPROMを同時に読み書き
するためにアドレスの変換を行うアドレス変換手段と、
上記ホスト通信手段を通して読み込んだデータを一時的
に記憶する一時記憶手段からなるメモリカード装置にお
いて、上記一時記憶手段を複数にし、上記一時記憶手段
を上記フラッシュ型EEPROM制御手段の制御により切り替
える切り替え手段を設けたことを特徴とするメモリカー
ド装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2494395A JPH08221312A (ja) | 1995-02-14 | 1995-02-14 | メモリカード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2494395A JPH08221312A (ja) | 1995-02-14 | 1995-02-14 | メモリカード装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08221312A true JPH08221312A (ja) | 1996-08-30 |
Family
ID=12152119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2494395A Withdrawn JPH08221312A (ja) | 1995-02-14 | 1995-02-14 | メモリカード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08221312A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0091313B1 (en) * | 1982-04-05 | 1990-09-05 | Alcon Laboratories, Inc. | Perfluorohydrocarbons as vehicles for administering drugs |
| WO1998026422A1 (en) * | 1996-12-12 | 1998-06-18 | Ericsson Inc. | Method and apparatus for initializing semiconductor memory |
| US6851026B1 (en) * | 2000-07-28 | 2005-02-01 | Micron Technology, Inc. | Synchronous flash memory with concurrent write and read operation |
| US6883044B1 (en) * | 2000-07-28 | 2005-04-19 | Micron Technology, Inc. | Synchronous flash memory with simultaneous access to one or more banks |
| JP2008052895A (ja) | 2006-08-22 | 2008-03-06 | Samsung Electronics Co Ltd | 不揮発性データ保存装置のプログラミング方法及びその装置 |
| JP2010192002A (ja) * | 1996-02-29 | 2010-09-02 | Solid State Storage Solutions Llc | 不揮発性半導体記憶装置 |
| US8832333B2 (en) | 2010-12-15 | 2014-09-09 | Kabushiki Kaisha Toshiba | Memory system and data transfer method |
| DE19929795B4 (de) * | 1998-07-03 | 2015-08-20 | Denso Corporation | Vorrichtung und Verfahren zur Steuerung eines erneuten Schreibens von Daten in einen nichtflüchtigen Speicher |
| US10048878B2 (en) | 2015-06-08 | 2018-08-14 | Samsung Electronics Co., Ltd. | Nonvolatile memory module and storage system having the same |
-
1995
- 1995-02-14 JP JP2494395A patent/JPH08221312A/ja not_active Withdrawn
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0091313B1 (en) * | 1982-04-05 | 1990-09-05 | Alcon Laboratories, Inc. | Perfluorohydrocarbons as vehicles for administering drugs |
| JP2010192002A (ja) * | 1996-02-29 | 2010-09-02 | Solid State Storage Solutions Llc | 不揮発性半導体記憶装置 |
| WO1998026422A1 (en) * | 1996-12-12 | 1998-06-18 | Ericsson Inc. | Method and apparatus for initializing semiconductor memory |
| DE19929795B4 (de) * | 1998-07-03 | 2015-08-20 | Denso Corporation | Vorrichtung und Verfahren zur Steuerung eines erneuten Schreibens von Daten in einen nichtflüchtigen Speicher |
| US6883044B1 (en) * | 2000-07-28 | 2005-04-19 | Micron Technology, Inc. | Synchronous flash memory with simultaneous access to one or more banks |
| US6922758B2 (en) * | 2000-07-28 | 2005-07-26 | Micron Technology, Inc. | Synchronous flash memory with concurrent write and read operation |
| US7080193B2 (en) * | 2000-07-28 | 2006-07-18 | Micron Technology, Inc. | Flash memory with accessible page during write |
| US7197607B2 (en) | 2000-07-28 | 2007-03-27 | Micron Technology, Inc. | Non-volatile memory with concurrent write and read operation to differing banks |
| US6920522B2 (en) * | 2000-07-28 | 2005-07-19 | Micron Technology, Inc | Synchronous flash memory with accessible page during write |
| US6851026B1 (en) * | 2000-07-28 | 2005-02-01 | Micron Technology, Inc. | Synchronous flash memory with concurrent write and read operation |
| JP2008052895A (ja) | 2006-08-22 | 2008-03-06 | Samsung Electronics Co Ltd | 不揮発性データ保存装置のプログラミング方法及びその装置 |
| US8832333B2 (en) | 2010-12-15 | 2014-09-09 | Kabushiki Kaisha Toshiba | Memory system and data transfer method |
| US10048878B2 (en) | 2015-06-08 | 2018-08-14 | Samsung Electronics Co., Ltd. | Nonvolatile memory module and storage system having the same |
| US10671299B2 (en) | 2015-06-08 | 2020-06-02 | Samsung Electronics Co., Ltd. | Nonvolatile memory module having device controller that detects validity of data in RAM based on at least one of size of data and phase bit corresponding to the data, and method of operating the nonvolatile memory module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5530828A (en) | Semiconductor storage device including a controller for continuously writing data to and erasing data from a plurality of flash memories | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| US20010029565A1 (en) | Semiconductor storage device | |
| JP2001357684A (ja) | 半導体記憶装置 | |
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| JP4034971B2 (ja) | メモリコントローラおよびメモリシステム装置 | |
| US20100325342A1 (en) | Memory controller and nonvolatile storage device using same | |
| JP2003036205A (ja) | 記憶装置 | |
| JP2003317489A (ja) | 不揮発性半導体記憶装置、そのデータ書き込み制御方法およびプログラム | |
| JPWO2006051780A1 (ja) | 不揮発性メモリ装置および不揮発性メモリ装置のアクセス方法 | |
| JP2006040497A (ja) | 半導体記憶装置、不揮発性半導体記憶装置 | |
| JP2001344148A (ja) | ブートブロックフラッシュメモリ制御回路、およびそれを備えたｉｃメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法 | |
| JPH11191297A (ja) | 不揮発性メモリを用いた高速書換可能な記憶装置および該記憶装置のデータ書換方法 | |
| US7836263B2 (en) | Nonvolatile memory controlling method and nonvolatile memory controlling apparatus | |
| JP2000285017A (ja) | 記憶装置 | |
| JP4382131B2 (ja) | 半導体ディスク装置 | |
| WO2019136986A1 (zh) | 用于分散与降低非易失性储存装置峰值电流与功耗的方法 | |
| JP2008033379A (ja) | 不揮発性記憶装置 | |
| JP2008021335A (ja) | 不揮発性記憶装置、不揮発性記憶装置の書込み方法およびコントローラ | |
| CA2619358C (en) | Content data storage device and its control method | |
| JP2000148583A (ja) | 半導体記憶装置 | |
| JP2000306389A (ja) | 不揮発性半導体メモリを用いた記憶装置 | |
| JP4158934B2 (ja) | 半導体記憶媒体 | |
| JP2000322894A (ja) | 半導体記憶装置 | |
| JP2008009699A (ja) | 不揮発性メモリの書き込み方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |