JPH08222509A - 基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 同一の原版を使用して回路パターンを作り分
けることにより、チップ面積を増大させることなくプロ
セスモニタ用パターンの種類を増加させることが可能な
技術を提供する。 【構成】 シリコン単結晶基板１に形成された複数の回
路素子２Ａ乃至２Ｉの周囲に設けられたスクライブ領域
３には、予め用意された２種類のパターン７Ａ、７Ｂの
中から任意に選択されたプロセスモニタ用パターンが形
成されている。これにより、同一の原版８を使用して回
路パターンを作り分けることができるので、チップ面積
を増大させることなくプロセスモニタ用パターンの種類
を増加させることが可能となり、この結果としてプロセ
スモニタ項目を増加させることができるようになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基板及びその製造方法
に関し、特に、同一の原版を使用して基板上に２種以上
の回路パターンを作り分ける用途に適用して有効な技術
に関する。

【０００２】

【従来の技術】ＬＳＩで代表される半導体装置を製造す
るには、基礎的なプロセス技術として、フォトリソグラ
フィが欠かせない。このフォトリソグラフィは、半導
体、絶縁膜、導電膜、抵抗膜等の各種被処理体を微細加
工する技術であり、予め被処理体に感光剤（フォトレジ
スト）を塗布した後、加工領域を規定する回路パターン
が形成された原版（レチクルマスク）を使用して露光処
理を行って、非加工領域にのみ感光剤を残して、この感
光剤をマスクとして加工領域をエッチングによって選択
的に除去する技術である。

【０００３】ＬＳＩにおいて、所望の回路素子を形成す
るには、このフォトリソグラフィを利用して、半導体基
板（ウエハ）に対して、同一の原版を用いてその回路パ
ターンの転写、現像、エッチング等を繰り返すことが行
われる。このように、ウエハに同一の回路パターンを複
数個形成するには、ステッパ装置を使用して、ウエハに
対して原版の回路パターンを、繰り返し縮小投影するこ
とが行われる。このようにして、複数の所望の回路素子
が形成されたウエハは、この後各回路素子の周囲に設け
られているスクライブ領域に沿ってスクライブ（ダイシ
ング）されることにより、個々のＬＳＩチップに分離さ
れる。

【０００４】このようなＬＳＩの製造において、プロセ
スの最適化や標準化等を促進するためにプロセス評価を
行うことを目的として、プロセスモニタ用パターンを回
路素子形成と同時にウエハに形成することが行われてい
る。

【０００５】例えば（株）工業調査会発行、「最新 Ｌ
ＳＩプロセス技術」、１９９１年１月２０日発行、Ｐ５
７５〜Ｐ５８７には、そのようなプロセスモニタ用パタ
ーンによるプロセス評価に関する技術が記載されてい
る。

【０００６】このようなプロセスモニタ用パターンは、
形成するパターンの種類を増やす程プロセスモニタ項目
も増えるので効果的となる。しかし、プロセスモニタ用
パターンをチップ領域内に形成することは、チップ面積
を増大させることになるので、ウエハ１枚当たりのチッ
プ取得数が減少するため好ましくない。

【０００７】このような観点から、プロセスモニタ用パ
ターンをスクライブ領域内に形成することが行われてい
る。このようにスクライブ領域に形成されるプロセスモ
ニタ用パターンは、スクライブＴＥＧ（Ｔｅｓｔ Ｅｌ
ｅｍｅｎｔ Ｇｒｏｕｐ）と称されている。このスクラ
イブＴＥＧは、予め原版に回路パターンとともに形成し
ておいて、ステッパ装置によって回路パターンとともに
ウエハに転写される。また、前記したような回路素子を
ウエハに形成するには、複数の原版を用意して、ステッ
パ装置を使用して各原版の回路パターンをウエハに縮小
投影することにより、回路パターンを作り分けることが
行われている。

【０００８】

【発明が解決しようとする課題】プロセスモニタ用パタ
ーンを形成するウエハのスクライブ領域は、チップの取
得数を低下させないように可能な限り狭く設けられるよ
うになっている。このため、スクライブ領域に形成され
るプロセスモニタ用パターンの種類は制限されるので、
プロセスモニタ項目を増加させるのは困難となる。これ
を解決するためには、スクライブ領域に形成できないプ
ロセスモニタ用パターンをやむをえず、種類を厳選した
上でチップ領域に形成することが行われる。しかしなが
ら、これはチップ面積を増大させることになるので、結
果的にチップの取得数を低下させるという問題がある。

【０００９】また、回路素子をウエハに形成するには、
複数の原版を用意して回路パターンを作り分ける必要が
あるので、多品種少量生産を行う場合には、コストアッ
プが避けられないという問題がある。

【００１０】本発明の目的は、同一の原版を使用して回
路パターンを作り分けることにより、チップ面積を増大
させることなくプロセスモニタ用パターンの種類を増加
させることが可能な技術を提供することにある。

【００１１】本発明の他の目的は、同一原版を使用して
回路パターンを作り分けることにより、コストアップを
伴うことなく多品種少量生産が可能な技術を提供するこ
とにある。

【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。

【００１３】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。

【００１４】（１）本発明の基板は、複数の回路素子が
形成され各回路素子の周囲にスクライブ領域が設けられ
ている基板において、前記スクライブ領域に、予め用意
された複数種類のパターンの中から任意に選択されたプ
ロセスモニタ用パターンが形成されている。

【００１５】（２）本発明の基板の製造方法は、基板を
用意する工程と、複数種類のプロセスモニタ用パターン
及び所望の形状の回路素子用パターンが描かれた原版を
用いて、前記基板に少なくとも前記複数種類のプロセス
モニタ用パターンの中から任意に選択したパターンを転
写する工程と、を含んでいる。

【００１６】（３）本発明の基板の製造方法は、基板を
用意する工程と、複数種類のプロセスモニタ用パターン
及び所望の形状の回路素子用パターンが描かれた原版を
用いて、前記複数種類のプロセスモニタ用パターンの中
から不要なパターンを遮蔽ブレードで遮蔽することによ
り、前記基板に少なくとも任意のプロセスモニタ用パタ
ーンを転写する工程と、を含んでいる。

【００１７】（４）本発明の基板の製造方法は、基板を
用意する工程と、複数種類の光透過パターン及び所望の
形状の回路素子用パターンが描かれた原版を用いて、前
記基板の任意の位置で前記複数種類の光透過パターンの
中から不要なパターンを遮蔽ブレードで遮蔽することに
より、前記基板に少なくとも任意の光透過パターンを転
写する工程と、前記原版を用いて前記基板の他の位置で
前記転写した光透過パターンと重複するように任意の光
透過パターンを転写する工程と、を含んでいる。

【００１８】

【作用】上述した（１）の手段によれば、本発明の基板
は、複数の回路素子が形成され各回路素子の周囲にスク
ライブ領域が設けられている基板において、前記スクラ
イブ領域に、予め用意された複数種類のパターンの中か
ら任意に選択されたプロセスモニタ用パターンが形成さ
れているので、同一の原版を使用して回路パターンを作
り分けることにより、チップ面積を増大させることなく
プロセスモニタ用パターンの種類を増加させることが可
能となる。

【００１９】上述した（２）の手段によれば、本発明の
基板の製造方法は、基板を用意する工程と、複数種類の
プロセスモニタ用パターン及び所望の形状の回路素子用
パターンが描かれた原版を用いて、前記基板に少なくと
も前記複数種類のプロセスモニタ用パターンの中から任
意に選択したパターンを転写する工程と、を含んでいる
ので、同一の原版を使用して回路パターンを作り分ける
ことにより、チップ面積を増大させることなくプロセス
モニタ用パターンの種類を増加させることが可能とな
る。

【００２０】上述した（３）の手段によれば、本発明の
基板の製造方法は、基板を用意する工程と、複数種類の
プロセスモニタ用パターン及び所望の形状の回路素子用
パターンが描かれた原版を用いて、前記複数種類のプロ
セスモニタ用パターンの中から不要なパターンを遮蔽ブ
レードで遮蔽することにより、前記基板に少なくとも任
意のプロセスモニタ用パターンを転写する工程と、を含
んでいるので、同一の原版を使用して回路パターンを作
り分けることにより、チップ面積を増大させることなく
プロセスモニタ用パターンの種類を増加させることが可
能となる。

【００２１】上述した（４）の手段によれば、本発明の
基板の製造方法は、基板を用意する工程と、複数種類の
光透過パターン及び所望の形状の回路素子用パターンが
描かれた原版を用いて、前記基板の任意の位置で前記複
数種類の光透過パターンの中から不要なパターンを遮蔽
ブレードで遮蔽することにより、前記基板に少なくとも
任意の光透過パターンを転写する工程と、前記原版を用
いて前記基板の他の位置で前記転写した光透過パターン
と重複するように任意の光透過パターンを転写する工程
と、を含んでいるので、同一の原版を使用して回路パタ
ーンを作り分けることにより、コストアップを伴うこと
なく多品種少量生産が可能となる。

【００２２】以下、本発明について、図面を参照して実
施例とともに詳細に説明する。

【００２３】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００２４】

【実施例】

（実施例１）図１は本発明の実施例１による基板を示す
平面図で、半導体基板（ウエハ）に適用した例を示すも
のである。本実施例の基板は、例えばシリコン単結晶基
板１に複数の回路素子２が形成されて、これら複数の回
路素子２の周囲には格子状にスクライブ領域３が設けら
れ、このスクライブ領域３には予め用意された複数種類
のパターンの中から任意に選択されたプロセスモニタ用
パターン７が形成されている。

【００２５】複数の回路素子２は各々所望のロジック、
あるいはメモリを構成して、後程周囲に設けられたスク
ライブ領域３に沿ってスクライブされることにより、個
々のＬＳＩチップとして分離されるようになっている。
図では一例として、９個の回路素子２（２Ａ乃至２Ｉ）
を形成した例で示している。プロセスモニタ用パターン
７は回路素子２の形成と同時の工程によって形成され
る。これら回路素子２及びプロセスモニタ用パターン７
は、フォトリソグラフィを利用して、基板１に対して、
同一の原版を用いてその回路パターンの転写、現像、エ
ッチング等を繰り返した後、所望の不純物をイオン打ち
込み法や拡散法等によってドーピングすることにより形
成される。

【００２６】この場合、本実施例においては、同一の原
版を使用して、基板１上に２種以上の回路パターンを作
り分けることが行われる。

【００２７】次に、図１に示した本実施例の基板の製造
方法を説明する。

【００２８】まず、図２に示すように、中央部に所望の
回路素子用パターン６が描かれるとともに、各々上下端
部にパターン７Ａ、７Ｂからなる２種類のプロセスモニ
タ用パターン７が描かれた原版８を用意する。なお、回
路素子用パターン６の具体的形状は省略している。一例
として、プロセスモニタ用パターン７のうち、上端部の
プロセスモニタ用パターン７Ａは、パッド５ａ、５ｂ、
５ｃが形成されて、パッド５ａと５ｂとが導電路５ｄに
よって短絡された配置になっている。また、下端部のプ
ロセスモニタ用パターン７Ｂは同じくパッド５ａ、５
ｂ、５ｃが形成されて、パッド５ａと５ｃとが導電路５
ｅによって短絡された配置になっている。上下端部のプ
ロセスモニタ用パターン７Ａ、７Ｂの位置は各々、基板
１のスクライブ領域３となる位置に形成される。

【００２９】次に、図２の原版８を使用してステッパ装
置によって、基板１に対してその回路素子用パターン６
及びプロセスモニタ用パターン７の転写を行う。この場
合、原版８に描かれている２種類のプロセスモニタ用パ
ターン７Ａ、７Ｂのうち、ステッパ装置に備わっている
遮蔽ブレードを利用して、不要なプロセスモニタ用パタ
ーンを遮蔽した状態で露光処理することにより、任意の
プロセスモニタ用パターンのみを選択して基板１に転写
するようにする。

【００３０】遮蔽ブレードは、原版の周囲にもともと描
かれている不要なパターン（原版の製造Ｎｏ．等）を遮
蔽することを目的として、ステッパ装置に備わっている
開口サイズ可変のブレードであり、この遮蔽ブレードを
利用するようにする。これによって、同一の原版を使用
して基板１上に複数種類の回路パターンを作り分けるこ
とが可能となる。

【００３１】まず、図３（ａ）に示すように、基板１を
ステッパ装置に装着した状態で、この基板１の上方に原
版８を配置して、このままいずれのプロセスモニタ用パ
ターン７Ａ、７Ｂも遮蔽ブレードで遮蔽しないで露光処
理を行って、基板１上のショット位置に回路素子用パ
ターン６及びプロセスモニタ用パターン７を縮小投影す
る。これによって、基板１上には原版８の回路素子用パ
ターン６及び各プロセスモニタ用パターン７Ａ、７Ｂが
縮小投影されて転写されて、第１の回路素子２Ａが形成
される。このショット位置で転写されたパターンは、
原版８に基づいた１種類の回路パターンとなる。

【００３２】次に、図３（ｂ）に示すように、ステッパ
装置内で原版８の位置を固定したままで基板１をほぼ１
ショット位置分だけ上方向に移動して、原版８の各プロ
セスモニタ用パターン７Ａ、７Ｂを遮蔽ブレード９によ
って遮蔽した状態で露光処理を行って、基板１上のショ
ット位置に回路素子用パターン６のみを縮小投影す
る。この場合、基板１のショット位置とショット位置
とは、ショット位置の下端部（プロセスモニタ用パ
ターン７Ｂが転写された領域）と、ショット位置の上
端部（遮蔽されたプロセスモニタ用パターン７Ａに相当
する領域）とが重複して露光処理されるように配置され
る。これによって、基板１上には原版８の回路素子用パ
ターン６のみが縮小投影されて転写されて、第２の回路
素子２Ｂが形成される。このショット位置で転写され
た回路パターンは、ショット位置で転写された回路パ
ターンと異なっており、同一の原版８に基づいた他の種
類の回路パターンとなる。すなわち、同一の原版８を使
用しても、ステッパ装置の遮蔽ブレード９を調整するこ
とにより、基板１上に複数種類の回路パターンを作り分
けることが可能となる。

【００３３】続いて、図３（ｃ）に示すように、ステッ
パ装置内で原版８の位置を固定したままで基板１をほぼ
１ショット位置分だけさらに上方向に移動して、原版８
の各プロセスモニタ用パターン７Ａ、７Ｂを遮蔽ブレー
ドで遮蔽しないで露光処理を行って、基板１上のショッ
ト位置に回路素子用パターン６及びプロセスモニタ用
パターン７Ａ、７Ｂを縮小投影する。この場合、基板１
のショット位置とショット位置とは、ショット位置
の下端部（遮蔽されたプロセスモニタ用パターン７Ｂ
に相当する領域）と、ショット位置の上端部（プロセ
スモニタ用パターン７Ａが転写された領域）とが重複し
て露光処理されるように配置される。これによって、基
板１上には原版８の回路素子用パターン６及び各プロセ
スモニタ用パターン７Ａ、７Ｂが縮小投影されて転写さ
れて、第３の回路素子２Ｃが形成される。このショット
位置で転写された回路パターンは、ショット位置で
転写された回路パターンと同一となる。

【００３４】以上によって、基板１上において第１列分
の３個の回路素子２Ａ乃至２Ｃが形成される。

【００３５】次に、同様にして、第３列分の３個の回路
素子２Ｇ乃至２Ｉの形成方法について説明する。

【００３６】まず、図４（ａ）に示すように、ステッパ
装置内で原版８の位置を固定したままで、原版８のプロ
セスモニタ用パターン７Ｂのみを遮蔽ブレード９によっ
て遮蔽した状態で露光処理を行って、基板１上のショッ
ト位置に回路素子用パターン６及びプロセスモニタ用
パターン７Ａを縮小投影する。これによって、基板１上
には原版８の回路素子用パターン６及びプロセスモニタ
用パターン７Ａが縮小投影されて転写されて、第７の回
路素子２Ｇが形成される。

【００３７】次に、図４（ｂ）に示すように、ステッパ
装置内で原版８の位置を固定したままで基板１をほぼ１
ショット位置分だけ上方向に移動して、原版８のプロセ
スモニタ用パターン７Ｂのみを遮蔽ブレード９によって
遮蔽した状態で露光処理を行って、基板１のショット位
置に回路素子６及びプロセスモニタ用パターン７Ａを
縮小投影する。この場合、基板１のショット位置とシ
ョット位置とは、ショット位置の下端部（遮蔽され
たプロセスモニタ用パターン７Ｂに相当する領域）と、
ショット位置の上端部（プロセスモニタ用パターン７
Ａが転写された領域）とが重複して露光処理されるよう
に配置される。これによって、基板１上には原版８の回
路素子用パターン６及びプロセスモニタ用パターン７Ａ
が縮小投影されて転写されて、第８の回路素子２Ｈが形
成される。

【００３８】続いて、図４（ｃ）に示すように、ステッ
パ装置内で原版８の位置を固定したままで基板１をほぼ
１ショット位置分だけさらに上方向に移動して、原版８
の各プロセスモニタ用パターン７Ａ、７Ｂを遮蔽ブレー
ドで遮蔽しないで露光処理を行って、基板１上のショッ
ト位置に回路素子用パターン６及び各プロセスモニタ
用パターン７Ａ、７Ｂを縮小投影する。この場合、基板
１のショット位置とショット位置とは、ショット位
置の下端部（遮蔽されたプロセスモニタ用パターン７
Ｂの相当する領域）と、ショット位置の上端部（プロ
セスモニタ用パターン７Ａが転写された領域）とが重複
して露光処理されるように配置する。これによって、基
板１上には原版８の回路素子用パターン６及び各プロセ
スモニタ用パターン７Ａ、７Ｂが縮小投影されて転写さ
れて、第９の回路素子２Ｉが形成される。

【００３９】なお、図４（ａ）乃至図４（ｃ）の転写プ
ロセスにおいては、図示しない第４乃至第６の回路素子
の右側のスクライブ領域と、第７乃至第９の回路素子２
Ｇ乃至２Ｉの左側のスクライブ領域とが、重複されるよ
うに転写される。

【００４０】以上によって、基板１上において９個の回
路素子２Ａ乃至２Ｉが形成され、各回路素子２Ａ乃至２
Ｉの周囲に設けられたスクライブ領域３には、予め用意
された２種類のパターン７Ａ、７Ｂの中から任意に選択
されたプロセスモニタ用パターンが形成される。この
後、スクライブ領域３に沿ってスクライブすることによ
り、基板１は各回路素子２Ａ乃至２ＩごとにＬＳＩチッ
プとして分離される。

【００４１】このような実施例１によれば次のような効
果が得られる。

【００４２】（１）基板１に形成された複数の回路素子
２Ａ乃至２Ｉの周囲に設けられたスクライブ領域３に
は、予め用意された２種類のパターン７Ａ、７Ｂの中か
ら任意に選択されたプロセスモニタ用パターンが形成さ
れているので、同一の原版８を使用して回路パターンを
作り分けることにより、チップ面積を増大させることな
くプロセスモニタ用パターンの種類を増加させることが
可能となる。

【００４３】（２）複数の回路素子２Ａ乃至２Ｉの周囲
に設けられたスクライブ領域３に、予め用意された２種
類のパターン７Ａ、７Ｂの中から任意に選択されたプロ
セスモニタ用パターンを形成するには、ステッパ装置に
もともと備わっている遮蔽ブレード９を利用して調整す
れば良いので、特別な装置を用意することなく、簡単に
実現することができる。

【００４４】（実施例２）図５は本発明の実施例２によ
る基板を示す平面図で、本実施例の基板は、例えばシリ
コン単結晶基板１に複数の回路素子２が形成されて、こ
れら複数の回路素子２の周囲には格子状にスクライブ領
域３が設けられ、このスクライブ領域３には予め用意さ
れた複数種類のパターンの中から２つ以上が任意に選択
されて組み合わされて構成されたプロセスモニタ用パタ
ーン７が形成されている。一例として、９個の回路素子
２（２Ａ乃至２Ｉ）を形成した例で示している。

【００４５】本実施例においても、同一の原版を使用し
て、基板１上に２種以上の回路パターンを作り分けるこ
とが行われる。

【００４６】次に、図５に示した本実施例の基板の製造
方法を説明する。

【００４７】まず、図６に示すように、中央部に所望の
回路素子用パターン６が描かれるとともに、各々上下左
右端部にパターン７ａ、７ｂ、７ｃ、７ｄからなる４種
類のプロセスモニタ用パターン７が描かれた原版８を用
意する。なお、回路素子用パターン６及びプロセスモニ
タ用パターン７の具体的形状は省略している。各プロセ
スモニタ用パターン７ａ乃至７ｄの位置は各々、基板１
のスクライブ領域３となる位置に形成される。

【００４８】次に、図５の原版８を使用してステッパ装
置によって、その遮蔽ブレードを利用して４種類のプロ
セスモニタ用パターン７ａ乃至７ｄの中から２つ以上を
任意に選択して組み合わせて、例えば４通りの組合せパ
ターン１０Ａ乃至１０Ｄを構成する。

【００４９】まず、図７（ａ）に示すように、原版８の
各プロセスモニタ用パターン７ａ乃至７ｄをいずれも遮
蔽ブレードで遮蔽しない第１の組合せパターン１０Ａを
構成する。次に、図７（ｂ）に示すように、原版８のプ
ロセスモニタ用パターン７ａ、７ｂを遮蔽ブレード９で
遮蔽した第２の組合せパターン１０Ｂを構成する。さら
に、図７（ｃ）に示すように、原版８のプロセスモニタ
用パターン７ｃ、７ｄを遮蔽ブレード９で遮蔽した第３
の組合せパターン１０Ｃを構成する。さらにまた、図７
（ｄ）に示すように、原版８のプロセスモニタ用パター
ン７ａ乃至７ｄをいずれも遮蔽ブレード９で遮蔽した第
４の組合せパターン１０Ｄを構成する。

【００５０】次に、図８（ａ）に示すように、基板１を
ステッパ装置に装着して、原版８の位置を固定したまま
で、第１の組合せパターン１０Ａを選択して露光処理を
行って、基板１上のショット位置に回路素子用パター
ン６及び第１の組合せパターン１０Ａを縮小投影する。
これによって、基板１上には原版８の回路素子用パター
ン６及び第１の組合せパターン１０Ａが縮小投影されて
転写されて、第１の回路素子２Ａが形成される。

【００５１】次に、図８（ｂ）に示すように、ステッパ
装置内で原版８の位置を固定したままで基板１をほぼ１
ショット位置分だけ上方向に移動して、第４の組合せパ
ターン１０Ｄを選択して露光処理を行って、基板１のシ
ョット位置に回路素子６及び第４の組合せパターン１
０Ｄを縮小投影する。この場合、基板１のショット位置
とショット位置とは、ショット位置の下端部（プ
ロセスモニタ用パターン７ｃが転写された領域）と、シ
ョット位置の上端部（遮蔽されたプロセスモニタ用パ
ターン７ａに相当する領域）とが重複して露光処理され
るように配置される。これによって、基板１上には原版
８の回路素子用パターン６及び第４の組合せパターン１
０Ｄが縮小投影されて転写されて、第２の回路素子２Ｂ
が形成される。

【００５２】続いて、図８（ｃ）に示すように、ステッ
パ装置内で原版８の位置を固定したままで基板１をほぼ
１ショット位置分だけさらに上方向に移動して、第３の
組合せパターン１０Ｃを選択して露光処理を行って、基
板１上のショット位置に回路素子用パターン６及び第
３の組合せパターン１０Ｃを縮小投影する。この場合、
基板１のショット位置とショット位置とは、ショッ
ト位置の下端部（遮蔽されたプロセスモニタ用パター
ン７ｃに相当する領域）と、ショット位置の上端部
（プロセスモニタ用パターン７ａが転写された領域）と
が重複して露光処理されるように配置する。これによっ
て、基板１上には原版８の回路素子用パターン６及び第
３の組合せパターン１０Ｃが縮小投影されて転写され
て、第３の回路素子２Ｃが形成される。

【００５３】以上によって、基板１上において第１列分
の３個の回路素子２Ａ乃至２Ｃが形成される。

【００５４】次に、同様にして、第３列分の３個の回路
素子２Ｇ乃至２Ｉの形成方法について説明する。

【００５５】まず、図９（ａ）に示すように、基板１を
ステッパ装置に装着して、原版８の位置を固定したまま
で、第３の組合せパターン１０Ｃを選択して露光処理を
行って、基板１上のショット位置に回路素子用パター
ン６及び第３の組合せパターン１０Ｃを縮小投影する。
これによって、基板１上には原版８の回路素子用パター
ン６及び第３の組合せパターン１０Ｃが縮小投影されて
転写されて、第７の回路素子２Ｇが形成される。

【００５６】次に、図９（ｂ）に示すように、ステッパ
装置内で原版８の位置を固定したままで基板１をほぼ１
ショット位置分だけ上方向に移動して、第２の組合せパ
ターン１０Ｂを選択して露光処理を行って、基板１のシ
ョット位置に回路素子６及び第２の組合せパターン１
０Ｂを縮小投影する。この場合、基板１のショット位置
とショット位置とは、ショット位置の下端部（遮
蔽されたプロセスモニタ用パターン７ｃに相当する領
域）と、ショット位置の上端部（遮蔽されたプロセス
モニタ用パターン７ａに相当する領域）とが重複して露
光処理されるように配置される。これによって、基板１
上には原版８の回路素子用パターン６及び第２の組合せ
パターン１０Ｂが縮小投影されて転写されて、第８の回
路素子２Ｈが形成される。

【００５７】続いて、図９（ｃ）に示すように、ステッ
パ装置内で原版８の位置を固定したままで基板１をほぼ
１ショット位置分だけさらに上方向に移動して、第２の
組合せパターン１０Ｂを選択して露光処理を行って、基
板１上のショット位置に回路素子用パターン６及び第
２の組合せパターン１０Ｂを縮小投影する。この場合、
基板１のショット位置とショット位置とは、ショッ
ト位置の下端部（プロセスモニタ用パターン７ｃが転
写された領域）と、ショット位置の上端部（遮蔽され
たプロセスモニタ用パターン７ａに相当する領域）とが
重複して露光処理されるように配置する。これによっ
て、基板１上には原版８の回路素子用パターン６及び第
２の組合せパターン１０Ｂが縮小投影されて転写され
て、第９の回路素子２Ｉが形成される。

【００５８】なお、図９（ａ）乃至図９（ｃ）の転写プ
ロセスにおいては、図示しない第４乃至第６の回路素子
の右側のスクライブ領域と、第７乃至第９の回路素子２
Ｇ乃至２Ｉの左側のスクライブ領域とが、重複されるよ
うに転写される。

【００５９】以上によって、基板１上において９個の回
路素子２Ａ乃至２Ｉが形成され、各回路素子２Ａ乃至２
Ｉの周囲に設けられたスクライブ領域３には、予め用意
された４種類のプロセスモニタ用パターン７ａ乃至７ｄ
の中から２つ以上を任意に選択して組み合わせて構成さ
れた、４通りの組合せパターンが形成される。この後、
スクライブ領域３に沿ってスクライブすることにより、
基板１は各回路素子２Ａ乃至２ＩごとにＬＳＩチップと
して分離される。

【００６０】このような実施例２によれば次のような効
果が得られる。

【００６１】（１）基板１に形成された複数の回路素子
２Ａ乃至２Ｉの周囲に設けられたスクライブ領域３に
は、予め用意された４種類のプロセスモニタ用パターン
７ａ乃至７ｄの中から２つ以上を任意に選択して組み合
わせて構成された、４通りの組合せパターンが形成され
ているので、同一の原版８を使用して回路パターンを作
り分けることにより、チップ面積を増大させることなく
プロセスモニタ用パターンの種類を増加させることが可
能となる。これによって本実施例の場合、プロセスモニ
タ項目を４つに増加させることができる。

【００６２】（２）複数の回路素子２Ａ乃至２Ｉの周囲
に設けられたスクライブ領域３に、予め用意された４種
類のプロセスモニタ用パターン７ａ乃至７ｄの中から２
つ以上を任意に選択して４通りの組合せパターンを形成
するには、ステッパ装置にもともと備わっている遮蔽ブ
レード９を利用して調整すれば良いので、特別な装置を
用意することなく、簡単に実現することができる。

【００６３】（実施例３）図１０は本発明の実施例３に
よる基板を示す平面図で、本実施例の基板は、例えばシ
リコン単結晶基板１に複数の回路素子１２が形成され、
これら複数の回路素子１２は各々同一パターンの原版を
使用して、異なる回路パターンに作り分けられている。
一例として、回路素子１２はＰＭＯＳ素子用領域１２Ｐ
及びＮＭＯＳ素子用領域１２Ｎを形成した例で示してい
る。

【００６４】本実施例においても、同一パターンの原版
を使用して、基板１上に２種以上の回路パターンを作り
分けることが行われる。

【００６５】次に、図１０に示した本実施例の基板の製
造方法を説明する。

【００６６】まず、図１１に示すように、中央部に回路
素子用パターン６が描かれるとともに、各々上下端部に
パターン１１Ａ、１１Ｂからなる２種類の光透過パター
ン１１が描かれた原版８を、２種類（ＰＭＯＳ用の原版
８Ｐ及びＮＭＯＳ用の原版８Ｎ）用意する。なお、回路
素子用パターン６の具体的形状は省略している。各光透
過パターン１１Ａ、１１Ｂの位置は各々、基板１のスク
ライブ領域３となる位置に形成される。

【００６７】まず、図１２に示すように、ＰＭＯＳ用の
原版８Ｐを用いてステッパ装置内で原版８Ｐの位置を固
定したままで、原版８Ｐの光透過パターン１１Ａのみを
遮蔽ブレード９によって遮蔽した状態で露光処理を行っ
て、基板１上のショット位置に回路素子用パターン６
及び光透過パターン１１Ｂを縮小投影する。これによっ
て、基板１上には原版８Ｐの回路素子用パターン６及び
光透過パターン１１Ｂが縮小投影されて転写される。

【００６８】次に、図１２に示すように、ステッパ装置
内で原版８Ｐの位置を固定したままで基板１をほぼ１シ
ョット位置分だけ上方向に移動して、原版８Ｐの光透過
パターン１１Ｂのみを遮蔽ブレード９によって遮蔽した
状態で露光処理を行って、基板１のショット位置に回
路素子６及びプロセスモニタ用パターン１１Ａを縮小投
影する。この場合、基板１のショット位置とショット
位置とは、ショット位置の下端部（光透過パターン
１１Ｂが転写された領域）と、ショット位置の上端部
（光透過パターン１１Ａが転写された領域）とが重複し
て露光処理されるように配置される。これによって、基
板１上には原版８Ｐの回路素子用パターン６及び光透過
パターン１１Ａが光透過パターン１１Ｂと重複して縮小
投影されて転写される。（但し、先に露光処理された光
透過パターン１１Ｂのみが転写される）。

【００６９】次に、図１２に示すように、ステッパ装置
内で原版８Ｐの位置を固定したままで基板１をほぼ１シ
ョット位置分だけさらに上方向に移動して、原版８Ｐの
光透過パターン１１Ａのみを遮蔽ブレード９によって遮
蔽した状態で露光処理を行って、基板１のショット位置
に回路素子６及び光透過パターン１１Ｂを縮小投影す
る。この場合、基板１のショット位置とショット位置
とは、ショット位置の下端部（遮蔽された光透過パ
ターン１１Ｂの相当する領域）と、ショット位置の上
端部（遮蔽された光透過パターン１１Ａに相当する領
域）とが重複して露光処理されるように配置される。こ
れによって、基板１上には原版８Ｐの回路素子用パター
ン６及び光透過パターン１１Ｂが縮小投影されて転写さ
れる。

【００７０】以上によって、基板１上においてＰＭＯＳ
素子用領域２Ｐが形成される。

【００７１】次に、同様にして、ＮＭＯＳ素子用領域２
Ｎの形成方法について説明する。

【００７２】まず、図１３に示すように、ＮＭＯＳ用の
原版８Ｎを用いてステッパ装置内で原版８Ｎの位置を固
定したままで、原版８Ｎの光透過パターン１１Ｂのみを
遮蔽ブレード９によって遮蔽した状態で露光処理を行っ
て、基板１上のショット位置に回路素子用パターン６
及び光透過パターン１１Ａを縮小投影する。これによっ
て、基板１上には原版８Ｎの回路素子用パターン６及び
光透過パターン１１Ａが縮小投影されて転写される。

【００７３】次に、図１３に示すように、ステッパ装置
内で原版８Ｎの位置を固定したままで基板１をほぼ１シ
ョット位置分だけ上方向に移動して、原版８Ｎの光透過
パターン１１Ａのみを遮蔽ブレード９によって遮蔽した
状態で露光処理を行って、基板１のショット位置に回
路素子６及び光透過パターン１１Ｂを縮小投影する。こ
の場合、基板１のショット位置とショット位置と
は、ショット位置の下端部（遮蔽された光透過パター
ン１１Ｂに相当する領域）と、ショット位置の上端部
（遮蔽された光透過パターン１１Ａに相当する領域）と
が重複して露光処理されるように配置される。これによ
って、基板１上には原版８Ｎの回路素子用パターン６及
び光透過パターン１１Ｂが縮小投影されて転写される。

【００７４】次に、図１３に示すように、ステッパ装置
内で原版８Ｎの位置を固定したままで基板１をほぼ１シ
ョット位置分だけさらに上方向に移動して、原版８Ｎの
光透過パターン１１Ｂのみを遮蔽ブレード９によって遮
蔽した状態で露光処理を行って、基板１のショット位置
に回路素子６及び光透過パターン１１Ａを縮小投影す
る。この場合、基板１のショット位置とショット位置
とは、ショット位置の下端部（光透過パターン１１
Ｂが転写された領域）と、ショット位置の上端部（光
透過パターン１１Ａが転写された領域）とが重複して露
光処理されるように配置される。これによって、基板１
上には原版８Ｎの回路素子用パターン６及び光透過パタ
ーン１１Ａが光透過パターン１１Ｂと重複して縮小投影
されて転写される。（但し、先に露光処理された光透過
パターン１１Ｂのみが転写される）。

【００７５】以上によって、基板１上においてＰＭＯＳ
素子用領域２Ｐ及びＮＭＯＳ素子用領域２Ｎが形成され
る。この後、各領域２Ｐ及び２Ｎに対しては、イオン打
ち込み法や拡散法等によって所望の不純物をドーピング
する等のプロセス処理を施すことにより、ＰＭＯＳ素子
及びＮＭＯＳ素子を形成する。なお、光透過パターン１
１Ａ、１１Ｂを形成すべき位置は、図１０で示した位置
のスクライブ領域３に限らず、任意の位置のスクライブ
領域３に形成することができる。

【００７６】このような実施例３によれば次のような効
果が得られる。

【００７７】（１）基板１に複数の回路素子２が形成さ
れ、これら複数の回路素子２は各々同一パターンの原版
８Ｐ、８Ｎを使用して、異なる回路パターンに作り分け
られているので、コストアップを伴うことなく多品種少
量生産が可能となる。

【００７８】（２）複数の回路素子２を形成するため異
なる回路パターンを作り分けるには、ステッパ装置にも
ともと備わっている遮蔽ブレード９を利用して調整すれ
ば良いので、特別な装置を用意することなく、簡単に実
現することができる。

【００７９】なお、各実施例で原版８Ｐ、８Ｎ上の各種
のパターンを基板１上に転写する場合には、周知のフォ
トレジストを予め基板１上に塗布しておくことにより実
現することができるが、特に本発明の各実施例において
はポジ型のフォトレジストを用いることが望ましい。

【００８０】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００８１】例えば、各実施例においては、基板として
は半導体材料を使用する例で説明したが、これに限らず
絶縁材料を使用することもできる。

【００８２】また、原版に予め用意された複数種類のパ
ターンの中から２つ以上を任意に選択して組み合わせる
例は、実施例で示した例に限らず、その他の組み合わせ
を選択することもできる。

【００８３】さらに、原版の回路素子用パターンとその
他のパターンを基板に転写するには、各パターンを同時
に転写することなく別々に転写することも可能である。

【００８４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である、原版
のパターンを基板に転写する技術について説明したが、
それに限定されるものではない。本発明は、少なくとも
同一の原板を使用して、異なる回路パターンを作り分け
る条件のものには適用できる。

【００８５】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。

【００８６】同一の原版を使用して回路パターンを作り
分けることにより、チップ面積を増大させることなくプ
ロセスモニタ用パターンの種類を増加させることが可能
となる。

【００８７】同一原版を使用して回路パターンを作り分
けることにより、コストアップを伴うことなく多品種少
量生産が可能となる。

【図面の簡単な説明】

【図１】本発明の実施例１による基板を示す平面図であ
る。

【図２】本発明の実施例１による基板の製造方法に使用
される原版を示す平面図である。

【図３】本発明の実施例１による基板の製造方法を説明
するもので、（ａ）乃至（ｃ）は平面図である。

【図４】本発明の実施例１による基板の製造方法を説明
するもので、（ａ）乃至（ｃ）は平面図である。

【図５】本発明の実施例２による基板を示す平面図であ
る。

【図６】本発明の実施例２による基板の製造方法に使用
される原版を示す平面図である。

【図７】本発明の実施例２による基板の製造方法に使用
される原版の複数のパターンの組み合わせ例を説明する
もので、（ａ）乃至（ｄ）は平面図である。

【図８】本発明の実施例２による基板の製造方法を説明
するもので、（ａ）乃至（ｃ）は平面図である。

【図９】本発明の実施例２による基板の製造方法を説明
するもので、（ａ）乃至（ｃ）は平面図である。

【図１０】本発明の実施例３による基板を示す平面図で
ある。

【図１１】本発明の実施例３による基板の製造方法に使
用される原版を示す平面図である。

【図１２】本発明の実施例３による基板の製造方法を説
明する平面図である。

【図１３】本発明の実施例３による基板の製造方法を説
明する平面図である。

【符号の説明】

１…シリコン単結晶基板、２、２Ａ乃至２Ｉ、１２…回
路素子、３…スクライブ領域、５ａ乃至５ｃ…パッド、
５ｄ、５ｅ…導電路、６…回路素子用パターン、７、７
Ａ、７Ｂ、７ａ乃至７ｄ…プロセスモニタ用パターン、
８…原版、８Ｐ…ＰＭＯＳ用の原版、８Ｎ…ＮＭＯＳ用
の原版、９…遮蔽ブレード、１０Ａ乃至１０Ｄ…組合せ
パターン、１１、１１Ａ、１１Ｂ…光透過パターン、１
２Ｐ…ＰＭＯＳ素子用領域、１２Ｎ…ＮＭＯＳ素子用領
域。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 複数の回路素子が形成され各回路素子の
   周囲にスクライブ領域が設けられている基板において、
   前記スクライブ領域に、予め用意された複数種類のパタ
   ーンの中から任意に選択されたプロセスモニタ用パター
   ンが形成されてなることを特徴とする基板。
2. 【請求項２】 前記プロセスモニタ用パターンは、前記
   複数種類のパターンの中から２つ以上が組み合わされた
   ものであることを特徴とする請求項１に記載の基板。
3. 【請求項３】 前記基板は、半導体材料または絶縁材料
   からなることを特徴とする請求項１または２に記載の基
   板。
4. 【請求項４】 基板を用意する工程と、複数種類のプロ
   セスモニタ用パターン及び所望の形状の回路素子用パタ
   ーンが描かれた原版を用いて、前記基板に少なくとも前
   記複数種類のプロセスモニタ用パターンの中から任意に
   選択したパターンを転写する工程と、を含むことを特徴
   とする基板の製造方法。
5. 【請求項５】 基板を用意する工程と、複数種類のプロ
   セスモニタ用パターン及び所望の形状の回路素子用パタ
   ーンが描かれた原版を用いて、前記複数種類のプロセス
   モニタ用パターンの中から不要なパターンを遮蔽ブレー
   ドで遮蔽することにより、前記基板に少なくとも任意の
   プロセスモニタ用パターンを転写する工程と、を含むこ
   とを特徴とする基板の製造方法。
6. 【請求項６】 基板を用意する工程と、複数種類の光透
   過パターン及び所望の形状の回路素子用パターンが描か
   れた原版を用いて、前記基板の任意の位置で前記複数種
   類の光透過パターンの中から不要なパターンを遮蔽ブレ
   ードで遮蔽することにより、前記基板に少なくとも任意
   の光透過パターンを転写する工程と、前記原版を用いて
   前記基板の他の位置で前記転写した光透過パターンと重
   複するように任意の光透過パターンを転写する工程と、
   を含むことを特徴とする基板の製造方法。
7. 【請求項７】 前記基板は、半導体材料または絶縁材料
   からなることを特徴とする請求項４乃至６のいずれか１
   項に記載の基板の製造方法。