JPH0318012A - 縮小投影露光装置用レチクル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体製造時にウエノ＼に半導体集積回路パ
ターンを露光する縮小投影露光装置の露光原板であるレ
チクルに関するものである。

従来の技術 近年、半導体集積回路の集積度は飛躍的に高まり、縮小
投影露光装置を用いてウエハ上にバターンを形成するこ
とが主流となっている。

この露光原板であるレチクルには、通常、本体の集積回
路とプロセス制御用のモジュール（　Ｐ　Ｃ　Ｍ　）お
よびマスク合わせ用のアライメントマークの配置が必要
である。

従来では、第３図のように、本体チップ６とＰＣＭ８を
配置する領域を別々に設け、アライメントマーク７は、
ＰＣＭの配置領域あるいは本体チップ内部に配置される
。

発明が解決しようとする課題 従来のアライメントマーク配置のうち、Ｐ　Ｃ　Ｍの配
置領域にアライメントマークを置く場合には、第４図に
示すようにウエハ上でアライメントマークが置かれる場
所はＰ　Ｃ　Ｍが露光される部分だけとなり、アライメ
ントマークの存在箇所が少ないため、軟置合わせ精度が
悪くなり、位置合わせ時間がかかることになる。なお、
第４図において、９は本体チップ、１０は第３図のレチ
クルを用いたｌショット分、１１はＰ　Ｃ　Ｍ配置領域
である。

本体チップの内部にアライメントマークを配置する場合
では、チップ内部に余分な領域をとることになり、チッ
プサイズが大きくなるため、ウェハ上のチップの取れ数
、および、レチクル上に配置できるチップ数が減少し、
コストアップやスルーブットの低下につながってしまう
。

従来のＰＣＭ配置においては、第４図のようにＰＣＭを
露光する場所を縮小投影露光装置のコントロールファイ
ルに指定する必要がある。

また、第３図のようにレチクル上でＰＣＭを作りこむ領
域をとらねばならないので、レチクル上に配置できるチ
ップ数が減少する。また、ウエハ上でのチップの取れ数
も減少する。

本発明は、上記従来の課題を解決するもので、レチクル
上のアライメントマークとＰＣＭの配置場所を工夫する
ことにより、位置合わせ精度の向上、縮小投影露光装置
のスループットの向上、コストの低減を実現することを
目的とする。

課題を解決するための手段 レチクルにおいて、アライメントマーク及びＰＣＭを本
体チップのスクライブライン上に対応する位置に配置す
る。

これは、レチクル設計時にレチクル側に入れておけば、
本体チップ設計時には考慮しなくても良い。（本体チッ
プのスクライブライン部分をけずって、この手法で設計
したレチクルと電子ビーム露光装置上で重ねて露光して
レチクルを製造する。） 作用 アライメントマーク及びＰＣＭを、これまで特に使われ
ていなかった領域であるスクライブライン上に配置する
ことにより、本体チップ面積を大きくすることなく、ま
た、レチクル上にＰＣＭのための領域を設けることなく
レチクルを設計することができる。この結果、本体チッ
プ面積が変わっていないため取れ数が減ることはない。

また、ＰＣＭのための領域を設ける必要がないため、レ
チクル上に配置できるチップ数が増え、縮小投影露光装
置の１ショットあたりの効率が上る。

また、ウエハ上でこれまでＰＣＭを露光していた部分１
１も、本体チップを露光できるので、ウエ八当りの取れ
数が増える。

本体チップ周辺にアラメントマークを置くことで、ウエ
ハ上どの部分にも均一にアライメントマークが存在する
こととなり、制約の非常に少ない状態で縮小投影露光装
置のコントロールファイルを作威することが出来る。

また、最寄りのアライメントマークを使用することがで
きるので、ステージの移動が少なく、位置合わせ時間の
短縮が図れ、位置合わせ精度も向上する。

実施例 以下、本発明の一実施例について図面を参照しながら説
明する。

第１図は、本発明の一実施例におけるレチクル図である
。

第ｌ図において本体チップｌが、レチクル領域に６チッ
プ配置してある。このチップのスクライブラインにあた
る部分にアライメントマーク２とＰＣＭ３が配置されて
いる。

このレチクルを用いてウエハ上に露光すると、第２図で
示すようになり、最大限にチップのみ露光することがで
き、第ｌ図のレチクルを用いた１ショット分５あたりの
領域にＰＣＭ３１とアライメントマーク２１を含んでい
るので、ウエハ上に均一にＰＣＭとアライメントマーク
が存在することになる。

次に、第１図に示した本発明のレチクルと第３図に示し
た従来のレチクルとの比較を行う。

第３図において、アライメントマーク７及びＰＣＭ８を
配置する領域をとるため、レチクルには４チップしか本
体チップ６が配置できない。

このレチクルを用いてウエハ上に露光すると、第４図に
示すようになり、１ショット分１０あたりに露光できる
チップ数は４チップとなり、本発明の実施例と比べると
２／３となり、縮小投影露光装置のスルーブットが落ち
ることがわかる。

また、第４図に示すように、ＰＣＭをウエハ上５点で露
光しているが、このために本発明の実施例と比べると、
縮小投影露光装置のコントロールファイルは複雑になる
。また、この５点にしか、アライメントマークが存在し
ないため、制約が増え、位置合わせ時間や精度の面で劣
る。

また、ＰＣＭ配置領域が存在する分、発明の実施例と比
べるとウエハ１枚あたりのチップ配置数が減少すること
になる。

発明の効果 以上のように本発明は、レチクル形成の際、本体チップ
のスクライブラインに対応する部分にアライメントマー
クあるいはＰＣＭを配置することにより、半導体製造時
のウエハへのパターン露光における、スループットや精
度の向上、半導体製造のコストの低減が図られる。

【図面の簡単な説明】

第１図は本発明の縮小投影露光装置用レチクル図、第２
図は第１図のレチクルを用いてウエハ上にパターンを露
光した図、第３図は従来の縮小投影露光装置用レチクル
図、第４図は第３図のレチクルを用いてウエハ上にパタ
ーンを露光した図である。

Claims (2)

【特許請求の範囲】
1. （１）本体チップのスクライブライン部分に対応する領
   域に、マスク合わせ用のアライメントマークを配置する
   ことを特徴とする縮小投影露光装置用レチクル。
2. （２）本体チップのスクライブライン部分に対応する領
   域に、プロセス制御用モジュールを配置することを特徴
   とする縮小投影露光装置用レチクル。