JPH08293661A - セラミックス回路基板及びその製造方法 - Google Patents

Abstract

(57)【要約】 【構成】 モリブデンもしくはタングステンを主成分と
する厚膜パターン１８の上面に電極パッド３２としての
メッキ膜２１が形成され、メッキ膜２１周辺の厚膜パタ
ーン１８部分が半田ダム１８ａとなっているセラミック
ス回路基板１０。 【効果】 ショートを低減することができ、また、半田
バンプ２２が電極パッド３２周辺の厚膜パターン１８部
分に濡れ広がらないため、半田バンプ２２の高さが均一
となりチップ２３を的確に実装することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はセラミックス回路基板及
びその製造方法に関し、より詳細には半田ダム用のパッ
シベーション膜を形成する必要がなく、かつ、簡略化さ
れたプロセスにて製造可能なセラミックス回路基板及び
その製造方法に関する。

【０００２】

【従来の技術】近年、電子機器はますます高性能化、小
型化、高密度化が進んできており、これらに実装される
半導体装置の多ピン化、マルチチップ化も急速に進めら
れつつある。これに伴い、ＬＳＩのボンディング法とし
ては、ワイヤボンディング法、ＴＡＢ（Ｔａｐｅ Ａｕ
ｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式よりも、フリッ
プチップ方式が多く採用されるようになってきている。
フリップチップ方式とはＬＳＩの一主面に形成されたパ
ッド上にさらに半田バンプを形成し、基板側電極パッド
と接続する方法であり、（１）接続長さが短縮でき電気
特性が良好である。（２）狭ピッチにしなくても前記パ
ッドを多く形成することができる。（３）ＬＳＩ面積／
パッケージ面積の比を大きくすることができる。（４）
実装厚を薄くすることができる等の長所を有している。

【０００３】通常、セラミックス基板上に前記フリップ
チップ方式による半田バンプ接続用の電極パッドを形成
するには、モリブデンもしくはタングステンを主成分と
する導体ペーストをスクリーン印刷法等によりセラミッ
クス基板もしくはセラミックスグリーンシート上に塗布
し焼成して厚膜パターンを形成し、該厚膜パターン上に
ニッケル等のメッキ膜を形成する方法が採用されてい
る。前記厚膜パターンを形成するにあたりモリブデンも
しくはタングステンを主成分とするのは、モリブデン及
びタングステンはセラミックス基板との接着性が高く、
形成コストが低いことによる。ニッケル等の前記メッキ
膜を形成するのは、前記モリブデン及びタングステンが
いずれも半田濡れ性に乏しいため、半田濡れ性の良いニ
ッケル等をメッキすることにより電極パッドと半田バン
プとを接続可能にするためである。

【０００４】

【発明が解決しようとする課題】チップ実装用パッケー
ジの薄型化、高密度化のためには、セラミックス基板上
に電極パッドの他、信号線等を形成することが必要とな
り、前記電極パッドの近傍に前記信号線等が形成される
場合が多い。

【０００５】図３（ａ）、（ｂ）は従来のセラミックス
回路基板を示した模式的断面図であり、図３（ａ）は半
田バンプにくずれがなく正常な状態を示した図、図３
（ｂ）は半田バンプにくずれが生じて隣接する信号線と
の間でショートが発生した状態を示した図である。図中
１１はセラミックス基板を示しており、セラミックス基
板１１上には厚膜パターン１８が形成され、厚膜パター
ン１８がメッキ膜２１で被覆されることより信号線３１
及び電極パッド３２が形成されている。セラミックス基
板１１にこれら信号線３１及び電極パッド３２が形成さ
れることによりセラミックス回路基板３０は構成されて
いる。また、図中２３はＬＳＩ等のチップを示してい
る。チップ２３には半田バンプ２２が形成されており、
半田バンプ２２がセラミックス回路基板３０の電極パッ
ド３２に融着されるようになっている。

【０００６】このように前記フリップチップ方式による
実装プロセスでは半田バンプ２２を融着させてチップ２
３をセラミックス基板１１側に接続するが、電極パッド
３２の近傍に信号線３１が形成されていると、溶融した
半田バンプ２２が信号線３１に接触してショートが発生
する（図３（ｂ））という課題があった。

【０００７】前記ショートを防ぐには、溶融した半田バ
ンプ２２が電極パッド３２の周辺に流出しないよう、電
極パッド３２の周辺に半田ダムを形成する必要がある。
すなわち、電極パッド３２の周辺及び信号線３１上を半
田に濡れない物質で被覆する必要がある。該被覆のため
の膜のことをパッシベーション膜という。

【０００８】また、図３に示したように同一の厚膜パタ
ーン１８上に複数個の電極パッド３２が形成され、その
各々に半田バンプ２２が接合される場合（グランド、パ
ワーパターン部）には、各々の半田バンプ２２に対応す
る電極パッド３２の周辺にそれぞれ半田ダムを形成する
必要がある。これは半田バンプ２２が厚膜パターン１８
上に濡れ広がって半田バンプ２２の高さが不均一とな
り、チップ２３が傾いて実装されるという危険性もある
からである。

【０００９】図４は前記半田ダムとしてパッシベーショ
ン膜が形成されたセラミックス回路基板を示した模式的
断面図であり、厚膜パターン１８上にはメッキ膜２１が
形成され、さらにその上には例えばポリイミド系のパッ
シベーション膜２４が形成されている。パッシベーショ
ン膜２４は半田バンプ２２が接合される電極パッド３２
の上面には形成されておらず、半田バンプ２２はセラミ
ックス回路基板４０に電極パッド４２（メッキ膜２１）
を介して接合されるようになっている。

【００１０】上記構成のセラミックス回路基板４０は、
メッキ膜２１で被覆された厚膜パターン１８及び基板１
１の全面にパッシベーション膜２４を塗布し、電極パッ
ド４２の直上部のみをエッチングすることにより形成さ
れる。セラミックス回路基板４０にあっては電極パッド
４２の周辺及び信号線３１がパッシベーション膜２４で
被覆されており、各々の半田バンプ２２に対応する電極
パッド４２にそれぞれ半田ダムが形成されている形態と
なっているため、前記ショートは防御可能であるが、半
田ダム材料となる前記ポリイミド樹脂は高価であり、塗
布したポリイミド膜の固定（キュア）のためには乾燥窒
素雰囲気で４００℃前後に加熱する工程やエッチング工
程等の新たな工程を加える必要があるためコストが高く
なる等の問題点を有している。

【００１１】また、電極パッド、信号線、パッシベーシ
ョン膜等を薄膜プロセスにより形成する方法もある。図
５は該方法により形成されたセラミックス回路基板５０
を示した説明するための模式的断面図であり、図中２５
はクロム層を、２６は銅層をそれぞれ示している。セラ
ミックス基板１１上にはクロム層２５と銅層２６とが交
互に積層され、信号線５１、電極パッド５２及びその周
辺部のパターンが形成されている。

【００１２】上記構成のセラミックス回路基板５０の製
造方法としては、例えばセラミックス基板１１上にスパ
ッタリング法によりクロム層２５／銅層２６／クロム層
２５の３層からなる薄膜を形成し、信号線５１、電極パ
ッド５２及びその周辺のパターンを残すように前記３層
からなる薄膜をエッチング除去し、次いで、電極パッド
５２となる部分のクロム層２５のみをエッチング除去
し、電極パッド５２となる銅層２６部分を露出させる。

【００１３】セラミックス回路基板５０はクロムが半田
に濡れない性質を利用したものであり、上層のクロム層
２５をパッシベーション膜とし、電極パッド部５２とな
る上層クロム層２５をエッチング除去することで電極パ
ッド５２周辺上層のクロム層２５を半田ダムとしたもの
である。なお、下層のクロム層２５は銅層２６とセラミ
ックス基板１１とを接続させる作用を有している。この
ように上記構成のセラミックス回路基板５０によれば前
記ショートは防御可能であるが、工程数が多い、スパッ
タリング装置が高価である等の問題点を有している。

【００１４】本発明は上記した課題に鑑みなされたもの
であり、ポリイミド等の高価なパッシベーション膜を形
成せずとも半田ダムを容易に形成することができ、さら
に、薄膜プロセスに要する高価なスパッタリング装置
や、エッチング工程が不要であり、コストを削減するこ
とができ、しかもショートが発生しにくいセラミックス
回路基板及びその製造方法を提供することを目的として
いる。

【００１５】

【課題を解決するための手段】上記目的を達成するため
に本発明に係るセラミックス回路基板は、モリブデンも
しくはタングステンを主成分とする厚膜パターンの上面
に電極パッドとしてのメッキ膜が形成され、該メッキ膜
周辺の前記厚膜パターン部分が半田ダムとなっているこ
とを特徴としている。

【００１６】また、上記目的を達成するために本発明に
係るセラミックス回路基板の製造方法は、セラミックス
基板又はセラミックスグリーンシート上にモリブデン又
はタングステンを主成分とする導体ペーストを塗布し、
焼成して厚膜パターンを形成する工程と、該厚膜パター
ンが形成されたセラミックス基板上にフォトレジスト膜
を形成する工程と、該フォトレジスト膜の電極パッド形
成箇所にフォトリソグラフィーの手法を用いて開口部を
形成する工程と、該開口部により露出した前記厚膜パタ
ーン上に無電解メッキ法を用いて電極パッドを形成する
工程と、前記フォトレジスト膜を消失させる工程とを含
んでいることを特徴としている。

【００１７】前記厚膜パターンは信号線、電極パッド及
びその周辺部等のパターン状に形成されている。また、
前記厚膜パターンは導電性であるため、該厚膜パターン
をグランドパターン又はパワーパターンとして用いても
よい。

【００１８】モリブデン又はタングステンを主成分とす
る前記導体ペーストとしては、モリブデン又はタングス
テン粉末の他にマンガン粉末、シリカ粉末等を加え、樹
脂、溶剤にてペースト化した公知のペーストが使用可能
である。

【００１９】前記セラミックス基板としては、内部に配
線が形成されている基板でもよく、前記セラミックスグ
リーンシートとしては内部に配線用導体ペーストが印刷
されたセラミックスグリーンシート積層体であってもよ
い。

【００２０】前記導体ペーストの塗布方法としては、従
来のスクリーン印刷法やフォトレジストからなるパター
ンの雌型に充填する方法等が考えられるが、電極パッド
及びその周辺と信号線とのパターンを同時に形成する場
合には後者の塗布方法の方が微細なパターンが形成可能
であるためより好ましい。

【００２１】前記メッキ膜の材料としては、半田に濡れ
る材料であれば特に制限はなく、通常使用されるニッケ
ル、銅、金でかまわないが、経済性、信頼性の点からニ
ッケルがより好ましい。

【００２２】メッキ法としては無電解メッキ法と電解メ
ッキ法とがあるが、電解メッキ法はメッキ被着部間の通
電のための引き出し線を予め形成する必要があり、また
メッキ後に前記引き出し線を切断する工程を必要とする
ことから、微細な電極パッド形成パターンへのメッキは
無電解メッキ法により行うことが好ましい。該無電解メ
ッキ法は公知の方法により行うことが可能であり、特に
限定されることはない。

【００２３】

【作用】本発明に係るセラミックス回路基板によれば、
モリブデンもしくはタングステンを主成分とする前記厚
膜パターンの上面に前記電極パッドとしての前記メッキ
膜が形成されているので、前記厚膜パターンが半田濡れ
性に乏しいことから前記メッキ膜周辺の厚膜パターン部
分が半田ダムとなる。また、前記電極パッド周辺に近接
する前記信号線も前記厚膜パターンと同材料となってい
るため、半田濡れ性に乏しく、前記電極パッドと前記信
号線とが半田バンプを介してショートすることはない。
また、半田バンプが電極パッド周辺の厚膜パターン部分
に濡れ広がらないため、前記半田バンプの高さが均一と
なりチップが傾くことはなく的確に基板に実装される。

【００２４】また、本発明に係るセラミックス回路基板
の製造方法によれば、前記セラミックス基板又は前記セ
ラミックスグリーンシート上にモリブデン又はタングス
テンを主成分とする前記導体ペーストを塗布し、焼成し
て前記厚膜パターンを形成する工程と、該厚膜パターン
が形成された前記セラミックス基板上にフォトレジスト
膜を形成する工程と、該フォトレジスト膜の電極パッド
形成箇所にフォトリソグラフィーの手法を用いて開口部
を形成する工程と、該開口部により露出した前記厚膜パ
ターン上に無電解メッキ法を用いて前記電極パッドを形
成する工程と、前記フォトレジスト膜を消失させる工程
とを含んでいるので、ポリイミド等の高価なパッシベー
ション膜を形成せずとも半田ダムが容易に形成され、さ
らに、薄膜プロセスに必要な高価なスパッタリング装
置、エッチング工程も不要であるため、コストを削減し
得る。

【００２５】

【実施例及び比較例】以下、本発明に係るセラミックス
回路基板及びその製造方法の実施例を図面に基づいて説
明する。

【００２６】図１の１、図１の２は実施例１に係るセラ
ミックス回路基板の製造工程を順に示した模式的断面図
である。なお、従来と同一の機能を有する構成部品には
同一の符号を付すこととする。

【００２７】まず、厚み２ｍｍ、１辺の長さ５０ｍｍの
正方形状のセラミックス基板１１上にフォトレジスト膜
１２を全面塗布する（図１（ａ））。フォトレジストと
しては液状ポジ型フォトレジスト（ヘキストジャパン社
製ＡＺ４９０３）を用いた。フォトレジスト膜１２の厚
さは２５μｍとした。ついで、厚膜パターンの逆パター
ンを有するフォトマスク１３を介して、フォトレジスト
膜１２を紫外線１４にて露光させる（図１（ｂ））。次
いで、現像処理により、厚膜パターン形成部１５を開口
部とした。厚膜パターン形成部１５のうち電極パッド及
びその周辺形成部を１５’、信号線形成部を１５”とす
る（図１（ｃ））。次いで、厚膜パターン形成部１５に
モリブデンを主成分とする導体ペースト１６を充填する
（図１（ｄ））。次いで、残っているフォトレジスト膜
１２を剥離液にて溶解除去し、セラミックス基板１１上
に導体ペースト乾燥体１７を残す（図（ｅ））。次い
で、導体ペースト乾燥体１７を窒素＋水素雰囲気下１５
００℃にて焼き付けることにより、厚膜パターン１８を
形成する（図１（ｆ））。厚膜パターン１８は電極パッ
ド及びその周辺用厚膜パターン１８’と信号線用厚膜パ
ターン１８”とから成る。なお、厚膜パターン１８の厚
さは１５μｍとなり、電極パッド及びその周辺用厚膜パ
ターン１８’と信号線用厚膜パターン１８”との間隔は
３０μｍであり、接近箇所は約１００箇所であった。

【００２８】次いで、厚膜パターン１８が形成されたセ
ラミックス基板１１の全面にフォトレジスト膜１９（ヘ
キストジャパン社製ＡＺ４９０３）を塗布し、露光・現
像処理により電極パッド形成部２０のみを開口部とし
た。（図１（ｇ））。この時フォトレジスト膜１９の厚
さは２０μｍとし、電極パッド形成部２０はφ１２５μ
ｍとした。

【００２９】次いで、無電解メッキ法により、電極パッ
ド形成部２０内の厚膜パターン１８のみにメッキ膜２１
としてニッケルを５μｍさらに金を０．１μｍ被着さ
せ、電極パッド３２を形成した（図１（ｈ））。

【００３０】次いで、残ったフォトレジスト膜１９を剥
離液（３％ＮａＯＨ水溶液）にて除去し、半田ダム１８
ａ部及び信号線３１がモリブデンからなっているセラミ
ックス回路基板１０を形成する（図１（ｉ））。

【００３１】図２は上記方法により形成されたセラミッ
クス回路基板１０にＬＳＩ等のチップ２３が接続された
状態を示した模式的断面図である。チップ２３に形成さ
れた半田バンプ（Ｓｎ／Ｐｂ）２２は電極パッド３２に
リフロー処理（３５０℃）により融着され、信号線３１
及び半田ダム１８ａ部はモリブデンを主成分とする厚膜
パターンから成っている。

【００３２】上記したセラミックス回路基板１０におい
て導通テスト及び軟Ｘ線照射像により、半田バンプ２２
が融着された時の電極パッド３２と信号線３１とのショ
ートの有無を調査したところ、ショート箇所は皆無であ
った。また、外観検査により、チップ２３はセラミック
ス基板１１に水平に的確に接続されていることが確認さ
れた。

【００３３】以上説明したように、実施例１に係るセラ
ミックス回路基板１０によれば信号線３１と電極パッド
３２との半田バンプ２２によるショートが発生せず、ま
た、チップ２３が傾くことなく的確にセラミックス基板
１１に実装される。

【００３４】また、実施例１に係るセラミックス回路基
板１０の製造方法によれば、ポリイミド等の高価なパッ
シベーション膜２３を形成せずとも半田ダム１８ａを容
易に形成することができ、さらに、薄膜プロセスに要す
る高価なスパッタリング装置やエッチング工程が不要で
あるため、コストを削減することができる。

【００３５】本実施例においては厚膜パターン１８の主
成分としてモリブデンを用いたが何らこれに限定される
ものでなく、実施例２においてタングステンを用いて同
様にセラミックス回路基板を形成し、チップ２３を接続
して電極パッド３２と信号線３１とのショートの有無を
調査したところ、ショート箇所は実施例１の場合と同様
皆無であった。このように実施例２に係るセラミックス
回路基板であっても実施例１と同様にショートが発生す
ることなく、また、チップ２３が傾くことなく的確にセ
ラミックス基板に実装される。また、実施例２に係るセ
ラミックス回路基板の製造方法によれば実施例１と同様
にコストを削減することができる。

【００３６】次に比較例として、セラミックス基板１１
上にモリブデンを主成分とする厚膜パターン１８を形成
し、次いで厚膜パターン１８の全面に実施例１と同様の
メッキ膜２１としてニッケルを５μｍさらに金を０．１
μｍ被着させたセラミックス回路基板３０´を形成し、
チップ２３をフリップチップ法により接続し（図３参
照）、電極パッド３２と信号線３１とのショートの有無
を調査したところ、ショート箇所は全体の半数以上に至
った。

【００３７】

【発明の効果】以上詳述したように本発明に係るセラミ
ックス回路基板によれば、モリブデンもしくはタングス
テンを主成分とする厚膜パターンの上面に電極パッドと
してのメッキ膜が形成されているので、前記厚膜パター
ンが半田濡れ性に乏しいことから前記メッキ膜周辺の前
記厚膜パターン部分が半田ダムとなる。また、電極パッ
ド周辺部に近接する信号線も前記厚膜パターンと同材料
となっているため、半田濡れ性に乏しく、電極パッドと
信号線との半田バンプを介したショートを低減すること
ができる。また、半田バンプが電極パッド周辺の厚膜パ
ターン部分に濡れ広がらないため、半田バンプの高さが
均一となりチップを的確に実装することができる。

【００３８】また、本発明に係るセラミックス回路基板
の製造方法によれば、セラミックス基板又はセラミック
スグリーンシート上にモリブデン又はタングステンを主
成分とする導体ペーストを塗布し、焼成して厚膜パター
ンを形成する工程と、該厚膜パターンが形成されたセラ
ミックス基板上にフォトレジスト膜を形成する工程と、
該フォトレジスト膜の電極パッド形成箇所にフォトリソ
グラフィーの手法を用いて開口部を形成する工程と、該
開口部により露出した前記厚膜パターン上に無電解メッ
キ法を用いて電極パッドを形成する工程と、前記フォト
レジスト膜を消失させる工程とを含んでいるので、ポリ
イミド等の高価なパッシベーション膜を形成せずとも半
田ダムを容易に形成することができ、さらに、薄膜プロ
セスに要する高価なスパッタリング装置やエッチング工
程が不要であるため、コストを削減することができる。

【図面の簡単な説明】

【図１の１】（ａ）〜（ｅ）は本発明の実施例に係るセ
ラミックス回路基板の製造方法を工程順に示した模式的
断面図である。

【図１の２】（ｆ）〜（ｉ）は本発明の実施例に係るセ
ラミックス回路基板の製造方法を工程順に示した模式的
断面図である。

【図２】実施例に係るセラミックス回路基板にチップを
フリップチップ接合した状態を示した模式的断面図であ
る。

【図３】（ａ）は半田バンプにくずれがなく正常な状態
の従来例に係るセラミックス回路基板を示した図であ
り、（ｂ）は半田バンプにくずれが生じてショートが発
生した状態の従来例に係るセラミックス回路基板を示し
た図である。

【図４】別の従来例に係るセラミックス回路基板にチッ
プをフリップチップ接合した状態を示した模式的断面図
である。

【図５】さらに別の従来例に係るセラミックス回路基板
にチップをフリップチップ接合した状態を示した模式的
断面図である。

【符号の説明】

１８ 厚膜パターン １８ａ 半田ダム ２１ メッキ膜 ２２ 半田バンプ ２３ チップ ３２ 電極パッド

───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 一成 山口県美祢市大嶺町東分字岩倉2701番１ 株式会社住友金属セラミックス内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 モリブデンもしくはタングステンを主成
   分とする厚膜パターンの上面に電極パッドとしてのメッ
   キ膜が形成され、該メッキ膜周辺の前記厚膜パターン部
   分が半田ダムとなっていることを特徴とするセラミック
   ス回路基板。
2. 【請求項２】 セラミックス基板又はセラミックスグリ
   ーンシート上にモリブデン又はタングステンを主成分と
   する導体ペーストを塗布し、焼成して厚膜パターンを形
   成する工程と、 該厚膜パターンが形成されたセラミックス基板上にフォ
   トレジスト膜を形成する工程と、 該フォトレジスト膜の電極パッド形成箇所にフォトリソ
   グラフィーの手法を用いて開口部を形成する工程と、 該開口部により露出した前記厚膜パターン上に無電解メ
   ッキ法を用いて電極パッドを形成する工程と、 前記フォトレジスト膜を消失させる工程とを含んでいる
   ことを特徴とするセラミックス回路基板の製造方法。