JPH08223231A - デジタルデータ送信装置、受信装置およびデジタルデータ通信システム - Google Patents

Abstract

(57)【要約】 【目的】 デジタルデータ通信装置において、最低受信
感度を下げるとともに、マルチパス障害を軽減する。 【構成】 送信装置は、所定のビット数のＰＮ符号から
なるプリアンブルデータを送信データに付加して送信す
る。受信装置は、復調された受信データを当該ビットレ
ートの数倍から数十倍のサンプリング周波数でサンプリ
ングし、プリアンブルデータを相関検出することにより
基準タイミング信号を作成し、該基準タイミング信号に
基づいて受信データの各ビットを分離し、各ビット毎に
多数決判定などを行うことにより送信データを再生す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デジタルデータ送信装
置、受信装置およびデジタルデータ通信システムに関
し、特に、無線ＬＡＮなどの高速データ無線伝送装置、
産業用テレコントロールなどの高信頼性無線伝送装置お
よび悪環境伝送路用無線伝送装置などに使用して好適な
ものである。

【０００２】

【従来の技術】デジタルデータ通信方式には、ベースバ
ンド信号をそのまま送出するもの、デジタル変調された
信号を送出するもの、変調された信号を搬送波に乗せて
送出するもの等、各種の方式が知られている。また、デ
ジタル変調の方式も、ＡＳＫ（Amplitude shift keyin
g、振幅偏移キーイング）、ＦＳＫ（Frequency shift k
eying、周波数偏移キーイング）、ＰＳＫ（Phase shift
keying、位相偏移キーイング）等各種の方式が知られ
ており、伝送路も有線伝送路、無線伝送路および光伝送
路などが用いられている。

【０００３】このようにデジタルデータ通信には種々の
方式が採用されているが、その一例として、ＦＳＫ方式
を変調方式として採用した無線デジタルデータ通信シス
テムの構成例を図８および図９を用いて説明する。図８
において、８０１〜８０５により無線デジタルデータ送
信装置が構成されており、８０１は送信されるデジタル
データ、８０２はＦＳＫ変調器、８０３は搬送波発生
器、８０４は高周波増幅器、８０５は送信用アンテナで
ある。また、８０６〜８０９により無線デジタルデータ
受信装置が構成されており、８０６は受信用アンテナ、
８０７は高周波回路、８０８はＦＳＫ復調器、８０９は
出力デジタル信号である。

【０００４】図９はＦＳＫ復調器８０８の内部構成を示
す図であり、９０１は高周波回路８０７において中間周
波に変換された受信信号が入力される端子であり、９０
２は緩衝増幅器である。９０３はＦＳＫ変調信号を復調
するための検波回路であり、レシオ検波器、フォスター
シーレー検波器、クワドラチャ検波器あるいは遅延検波
器などが用いられる。９０４は低域通過フィルタ、９０
５は緩衝増幅器、９０６は入力信号を予め定められた参
照電圧と比較して２値化しデジタル信号を出力するコン
パレータである。

【０００５】８０１〜８０５により構成された無線デジ
タルデータ送信装置において、送信されるデジタルデー
タ８０１および搬送波発生器８０３において発生された
搬送波信号がＦＳＫ変調器８０２に入力され、ＦＳＫ変
調器８０２において送信されるデジタルデータ８０１の
「０」あるいは「１」に応じて搬送波発生器８０３から
供給される搬送波の周波数を偏移させることによりＦＳ
Ｋ変調が行われる。ＦＳＫ変調器８０２から出力される
ＦＳＫ変調された信号は高周波増幅器８０４において増
幅された後、送信用アンテナ８０５から送信される。

【０００６】一方、８０６から８０９により構成された
無線デジタルデータ受信装置において、受信アンテナ８
０６により受信された受信信号は、高周波回路８０７に
おいて中間周波に変換され、ＦＳＫ復調器８０８に入力
される。ＦＳＫ復調器８０８に入力された中間周波の受
信信号は、緩衝増幅器９０２において増幅された後、検
波回路９０３に入力され、復調される。復調された信号
は、低域通過フィルタ（ＬＰＦ）９０４において雑音を
除去された後、緩衝増幅器９０５を介して、コンパレー
タ９０６に入力される。コンパレータ９０６において、
復調された信号は参照電圧と比較されて２値化され、デ
ジタル信号８０９が出力される。このデジタル信号８０
９は図示しない後段のデータ処理回路に導かれ、所望の
処理のために用いられることとなる。

【０００７】

【発明が解決しようとする課題】一般に、受信装置は、
受信信号レベルの低下に応じてＳＮ比が低下するため、
受信信号強度があるレベルよりも低下すると復調をする
ことができなくなる。このレベルはスレシホールドレベ
ル（最低受信感度）と呼ばれるが、このスレシホールド
レベル付近の信号強度を有する受信信号の復調波形は雑
音が重畳されたものとなっている。当該通信システムの
用途に応じてどの程度の信号強度がスレシホールドレベ
ルとなるかはそれぞれ異なるが、一般に、デジタルデー
タを通信する場合には、雑音によりビット誤りが起き始
めた段階で受信不能となってしまい、アナログデータを
通信する場合と比べて高い受信信号強度がスレシホール
ドレベルとなる。

【０００８】このことを、上で説明したＦＳＫ方式の無
線デジタルデータ通信システムの場合について図１０お
よび図１１により詳細に説明する。図１０はＦＳＫ変調
された信号ベクトルを示す図であり、図１１はノイズを
含んだ復調信号およびそれを２値化したデジタル信号の
波形を示す図である。検波回路９０４に入力されるＦＳ
Ｋ変調された信号は、図１０のＡに示すように信号成分
のベクトルＶｓとノイズ成分のベクトルＶｎとの合成ベ
クトルＶである。ここで信号成分ベクトルＶｓの大きさ
は受信信号の強度に応じて変化するが、ノイズ成分のベ
クトルＶｎは、その大きさは一定であり、そのベクトル
位相は信号成分と無関係であるので円で表わされてい
る。

【０００９】ここで、図１０のＢに示す場合のように信
号成分のベクトルＶｓがノイズ成分のベクトルＶｎに対
して十分大きい場合には、合成ベクトルＶにおいて信号
成分のベクトル量が支配的になりノイズ信号はほとんど
出力に現われない。しかしながら、図１０のＣのように
受信信号強度が低下してきた場合には、合成ベクトルＶ
におけるノイズ成分の影響が大きくなり、出力にノイズ
成分が現われてくる。このようなノイズを含んだ信号を
検波したとき、検波回路９０３から出力される復調信号
は図１１の（Ａ）に示すようなノイズを含んだものとな
る。そして、その信号をコンパレータ９０６により２値
化すると図１１の（Ｂ）に示すようないわゆるヒゲパル
スを含んだ信号がデジタル信号として出力される。この
出力信号をそのまま後段のデータ処理回路に入力すると
誤ったデータを生じることとなる。

【００１０】また、特に無線データ通信システムの場合
には、送信された信号が複数の経路を通過して受信装置
に到達する場合、すなわちマルチパスが生じる場合があ
り、このような場合には、複数の経路を伝播してきた信
号はそれぞれ異なる時間的な遅れを持っている。図１２
はマルチパスが生じた場合における各信号波形を概念的
に示す図である。図１２において、１２０１〜１２０３
は複数の経路を伝播して受信される受信信号の関係を示
しており、１２０１は直接波、１２０２は直接波とは異
なる経路を伝播してきた第１のマルチパス信号、１２０
３は更に別の経路を伝播してきた第２のマルチパス信号
である。第１のマルチパス信号１２０２および第２のマ
ルチパス信号１２０３は、それぞれ、直接波１２０１に
対し信号経路長の差に相当する遅延時間τ１およびτ２
経過後に受信される。したがって、受信信号は直接波と
第１および第２のマルチパス信号が重畳されたものとな
り、その復調信号波形は１２０４に示すように直接波１
２０１、第１および第２のマルチパス信号１２０２およ
び１２０３が重畳したものとなる。このような復調信号
を２値化して得られるデジタル信号１２０５は、各ビッ
トの前半部分が不定となり、やはり、誤ったデータを生
じることとなる。

【００１１】上記したように、デジタルデータ通信シス
テムにおいては、雑音によりビット誤りが発生するた
め、比較的高い受信信号強度がスレシホールドレベルと
なる性質を有している。また、無線デジタルデータ通信
において生じるマルチパスの問題は、受信信号強度に関
係なく受信不能になるという致命的な問題である。特
に、無線ＬＡＮ等の変調速度が高速とされるシステムを
マルチパスの発生の可能性の高い環境である室内等で利
用する場合には、マルチパスによる遅延が少なくてもビ
ットレートが速いのでシンボル間（ビット間）干渉を起
こしやすくなり、大きな問題となる。

【００１２】そこで、本発明は受信スレシホールドレベ
ル（最低受信感度）の改善を図ることができると共にマ
ルチパス障害を軽減することのできるデジタルデータ送
信装置、受信装置およびデジタルデータ通信システムを
提供することを目的としている。

【００１３】

【課題を解決するための手段】前記目的を達成するため
に、本発明はデジタルデータ送信装置とデジタルデータ
受信装置において周波数偏差の少ないクロック発生器を
使用し、デジタルデータ送信装置は送信データ中に特定
の符号データからなるプリアンブルデータを挿入してデ
ータを送信するようにしたものである。また、デジタル
データ受信装置は、送信データのビットレートの２倍以
上のレートで受信信号をサンプリングし、該サンプリン
グした信号からプリアンブルデータを相関検出すること
により、受信データのビットタイミングを高精度で検出
し、プリアンブルデータ以降に受信する受信データ信号
の各ビットデータを各ビット毎に判定することにより、
デジタル信号を再生するようにしたものである。

【００１４】

【作用】プリアンブルデータとして急峻な自己相関特性
を有するＰＮ符号（Pseudo Noise Code 、疑似雑音符
号）を採用することにより、高精度で相関検出を行うこ
とができ、受信データ信号における各ビットの分離を正
確に行うことができる。また、受信データをビットレー
トの２倍以上のサンプリングレートでサンプリングして
判定を行うようにしたので、ノイズの影響を排除するこ
とができる。したがって、最低受信感度を下げることが
できると共に、マルチパス障害を軽減することができ
る。

【００１５】

【実施例】図１は、本発明のデジタルデータ送信装置か
ら送信される送信データパケットの一例を示す図であ
る。図１において、Ａはプリアンブル部であり、例えば
１１ビット長のＰＮ符号である。Ｂは送信されるｎビッ
トのデジタルデータが配置される実データ部であり、Ｃ
はＣＲＣ（Cyclic Redundancy Check ）符号部である。
このＡ、ＢおよびＣの３つの部分から送信データパケッ
トが構成されている。

【００１６】図２は、本発明のデジタルデータ送信装置
の一実施例における回路構成を示す図である。図２にお
いて、２０１は基準クロック発生器、２０２はクロック
分周器、２０３は送信すべきデジタルデータを出力する
とともにそのＣＲＣ符号を生成出力するデジタルデータ
出力回路である。２０４はＰＮ符号を作成するプリアン
ブルデータ作成回路、２０５は切り替えスイッチ、２０
６は送信データをデジタル変調・増幅する変調・送信回
路、２０７は送信用アンテナである。

【００１７】このように構成されたデジタルデータ送信
装置において、基準クロック発生器２０１において発生
された安定した周波数の基準クロック信号はクロック分
周器２０２に入力される。クロック分周器２０２は入力
された基準クロック信号を分周して、送信データのビッ
トタイミングを規定するタイミングパルスを出力する。
クロック分周回路２０２から出力されたタイミングパル
スはデジタルデータ出力回路２０３に供給され、デジタ
ルデータ出力回路２０３は該タイミングパルスにより規
定されるタイミングで送信すべきデータおよびＣＲＣ符
号を出力する。クロック分周回路２０２から出力される
タイミングパルスは、また、プリアンブルデータ作成回
路２０４にも供給され、プリアンブルデータ作成回路２
０４は該タイミングパルスにより規定されるタイミング
でＰＮ符号を出力する。

【００１８】切り替えスイッチ２０５は、送信パケット
の前部のプリアンブルデータ送出タイミング期間中はプ
リアンブルデータ作成回路２０４側に接続されてプリア
ンブルデータ作成回路２０４から出力されるＰＮ符号を
変調・送信回路２０６に出力し、プリアンブルデータ送
出期間終了後はデジタルデータ出力回路２０３側に接続
されてデジタルデータ出力回路２０３からの送信データ
およびＣＲＣ符号を変調・送信回路２０６に出力するよ
うに図示しない制御部により切替制御される。このよう
に制御することにより、送信データにプリアンブルデー
タを結合した送信データパケットを出力することができ
る。この切り替えスイッチ２０５から出力される送信デ
ータパケットは、変調・送信回路に供給され、送信用ア
ンテナ２０７からデジタルデータ受信装置に向けて送信
される。

【００１９】図３〜５は、本発明のデジタルデータ受信
装置の一実施例における回路構成を示す図である。図３
において、３０１は受信用アンテナ、３０２は高周波回
路、３０３はＦＳＫ復調器であり、これらは図８に記載
した従来例における受信用アンテナ８０６、高周波回路
８０７およびＦＳＫ復調器８０８と同一のものである。
３０４は基準クロック発生器であり、デジタルデータ送
信装置の基準クロック発生器２０１に対して周波数偏差
の小さいものが用いられている。３０５は分周器であ
り、送信データのビットレートの２倍以上の周波数のサ
ンプリングパルスを発生するように、基準クロック発生
器３０４からの基準クロック信号を分周するものであ
る。一般にサンプリングパルスの周波数は送信データの
ビットレートの数倍〜数十倍であることが望ましく、こ
の実施例においては１ビットに対し１０個のサンプリン
グパルスが発生するように設定されている。３０６はサ
ンプリング回路、３０７は相関検出回路、３０８はデー
タ再生回路、３０９は再生されたデジタル信号である。

【００２０】図４は相関検出回路３０７の詳細な回路構
成を示す図である。図４において、ｂ０〜ｂ１０は、図
示しない記憶部に格納されているプリアンブルデータと
同一内容の１１ビット長のＰＮ符号の各ビットである。
４００はサンプリング回路３０４の出力に接続される端
子であり、サンプリング回路３０６においてサンプリン
グされた受信データがこの端子から入力される。４０１
〜４１１はＰＮ符号の各ビットｂ０〜ｂ１０対応に設け
られ、端子４００から入力される２値化された復調信号
とＰＮ符号との相関を各ビット毎にとるためのビット相
関回路である。ビット相関回路４０１〜４１１は、それ
ぞれ内部に、１０個の直列に接続されたラッチ回路Ｌ、
各ラッチ回路の出力と当該ビット相関回路に対応してい
るＰＮ符号のビットとを比較する１０個の比較回路Ｃ、
および各比較回路Ｃの出力に接続された１個の加算器Ａ
ＤＤを有している。ここで各ビット相関回路４０１〜４
１１は直列に接続されているので、合計１１０個のラッ
チ回路Ｌはシフトレジスタを構成している。図示されて
いないが、各ラッチ回路には分周器３０５の出力である
サンプリングパルスがシフトパルスとして供給されてい
る。４２０は各ビット相関回路４０１〜４１１内の１１
個の加算器ＡＤＤの出力を加算する加算器、４３０は加
算器４２０の出力値のピークを検出するピーク検出回
路、４４０はピーク検出回路４３０からのピーク検出信
号に基づき相関タイミング信号を発生する相関タイミン
グ信号発生回路であり、４５０は相関タイミング信号出
力端子である。

【００２１】図５は、データ再生回路３０８の内部構成
を示す図である。図５において、４５０は相関検出回路
３０７からの相関タイミング信号が供給される端子、５
００は分周器３０５からのサンプリングパルスが供給さ
れる端子、４００はサンプリング回路３０６の出力が供
給される端子である。５１０は、端子４５０から供給さ
れる相関タイミング信号と端子５００から供給されるサ
ンプリングパルスが入力され、相関タイミング信号発生
時から１０サンプリングクロック毎に基準タイミング信
号を出力する基準タイミング信号発生回路である。Ｌは
ラッチ回路であり、１０個のラッチ回路Ｌが直列に接続
されてシフトレジスタを構成している。そして、端子５
００から供給されるサンプリングパルスが各ラッチ回路
Ｌにシフトパルスとして供給されている。５２０は各ラ
ッチ回路Ｌの出力が入力される判定回路であり、例え
ば、多数決判定を行う回路である。５３０は判定回路５
２０の出力を基準タイミング信号発生回路５１０からの
タイミング信号に応じて出力端子３０７に接続するスイ
ッチ回路である。

【００２２】このように構成されたデジタルデータ受信
装置において、受信用アンテナ３０１に受信された信号
は、高周波回路３０２において増幅され中間周波に変換
されてＦＳＫ復調器３０３に入力される。ＦＳＫ復調器
３０３において、入力された中間周波の受信信号は復調
され２値化される。ここまでの処理は図８により説明し
た従来技術の場合と同様である。ＦＳＫ復調器３０３か
ら出力される受信デジタルデータは、サンプリング回路
３０６に供給され、分周器３０５から供給されるサンプ
リングパルスにより１ビットあたり１０回サンプリング
される。ビットレートの１０倍のレートでサンプリング
された受信デジタルデータは相関検出回路３０７および
データ再生回路３０８に供給される。

【００２３】相関検出回路３０７において、入力端子４
００にサンプリング回路３０６から入力されたデータ
は、各ビット相関回路４０１〜４１１内のラッチ回路Ｌ
により構成されるシフトレジスタに順次入力される。各
ビット相関回路４０１〜４１１内において、各ラッチ回
路Ｌの出力は、各ラッチ回路にそれぞれ対応して設けら
れた一致回路Ｃにも供給され、各一致回路ＣにおいてＰ
Ｎ符号の当該ビット相関回路に対応するビットの内容と
一致しているかどうかが判定される。各一致回路Ｃから
の一致出力は加算器ＡＤＤにおいて計数され、当該ビッ
トにおける一致検出数が計数される。各ビット相関回路
４０１〜４１１内の各加算器ＡＤＤからの計数出力は加
算器４２０において加算され、ＰＮ符号と受信デジタル
データとの相関が出力される。図６は加算器４２０から
出力される相関出力の一例を示す図である。相関出力
は、図６に示されるようにサンプリングデータがＰＮ符
号と一番相関が取れたところで最大値を示す。ピーク検
出回路４３０は、加算器４２０から出力される相関出力
の最大値を検出したときにピーク検出信号を出力し、相
関タイミング信号発生回路４４０はピーク検出信号が入
力されたときに、相関タイミング信号を端子４５０に出
力する。本実施例においては、１ビット当り１０回サン
プリングしているので、１ビット当り１０個の一致回路
Ｃを設けることが必要となるが、１ビット時間の１０分
の１の分解能で相関タイミングを検出することができ
る。

【００２４】相関検出回路３０７から出力される相関タ
イミング信号はデータ再生回路３０８内の基準タイミン
グ信号発生回路５１０に供給される。基準タイミング信
号発生回路５１０には端子５００からサンプリングパル
スも入力されており、相関タイミング信号に同期して１
０サンプリングパルス毎に基準タイミング信号を出力す
る。図７に相関タイミング信号７０１と基準タイミング
信号７０２の関係を示す。また、サンプリング回路３０
６からのサンプリングされた受信データ列が、入力端子
４００から１０個のラッチ回路Ｌが直列に接続されたシ
フトレジスタに入力される。シフトレジスタの各ラッチ
回路Ｌの出力は判定回路５２０に入力され、判定回路５
２０において、例えば多数決判定が行われ、各ラッチ回
路Ｌから出力される「１」の数が半数以上のときは
「１」が、半数未満のときは「０」が判定出力としてス
イッチ回路５３０に出力される。スイッチ回路５３０
は、基準タイミング信号発生回路５１０からの基準タイ
ミング信号７０２により判定回路５２０からの判定出力
を再生データとして出力端子３０７に出力する。

【００２５】このように構成されているので、相関タイ
ミング信号７０１が発生された時点以降に受信される実
データ部ＢおよびＣＲＣ符号部Ｃのデータ列の各ビット
は、基準タイミングパルス７０２によって１０サンプリ
ングパルス幅のウインドウに分離され、多数決判定され
る。送信装置と受信装置とで周波数偏差の少ないクロッ
ク発生器２０１および３０４を使用しているので、相関
タイミング信号を検出した後当該パケットの最後までの
間、基準タイミング信号７０２により各ビットの分離を
行うことができる。送信装置と受信装置のクロック発生
器の周波数偏差が非常に少ないとき、あるいは、各パケ
ットのビット数が少ないときには、各パケット毎にプリ
アンブルを挿入することなく、複数個のパケット毎に一
つのプリアンブルを挿入してもよい。

【００２６】上記実施例においては、プリアンブルとし
てＰＮ符号を使用したが、これはＰＮ符号が自己相関特
性に優れており、急峻な相関ピークを有するためであ
り、このような特性を有するものであれば、必ずしもＰ
Ｎ符号である必要はない。また、上記実施例は、送信さ
れるデータにＣＲＣ符号を付加して送信している例であ
るが、ＣＲＣ符号に限らずどのような誤り訂正符号を用
いてもよいことは明らかであり、誤り訂正符号を付加す
るか否かも任意である。

【００２７】さらに、上記実施例においては、ＦＳＫ変
調方式を採用しているが、ＡＳＫ，ＰＳＫ，ＱＡＭなど
いかなる変調方式を採用したものであっても同様に適用
することができることは明らかである。さらにまた、上
記実施例においては無線伝送方式の場合について説明し
たが、有線伝送方式など他の伝送方式を採用した場合に
も同様に適用することができることは明らかである。さ
らにまた、デジタルデータを変調せず、ベースバンド信
号のまま転送する場合にもそのまま適用することができ
る。

【００２８】

【発明の効果】ＰＮ符号などの急峻な自己相関特性を有
するプリアンブルデータを利用して以降のビットデータ
の基準タイミングパルスを作ることで、ビット間の分離
が容易に可能となる。また、この信号を基準として受信
した信号を複数回サンプリングし、さらに多数決判定で
デジタル的に入力ビットデータを積分することにより、
入力されるビットにＳＮ比の劣化やマルチパスによる雑
音が混入している場合であっても高いデータ復元性を確
保することができる。従って、最低受信感度を下げるこ
とができると共に、マルチパス障害を軽減することがで
きる。

【図面の簡単な説明】

【図１】本発明のデジタルデータ送信装置が送信する送
信データパケットの一例を示す図である。

【図２】本発明のデジタルデータ送信装置の一実施例の
回路構成を示す図である。

【図３】本発明のデジタルデータ受信装置の一実施例の
回路構成を示す図である。

【図４】本発明のデジタルデータ受信装置の一実施例に
おける相関検出回路の回路構成を示す図である。

【図５】本発明のデジタルデータ受信装置の一実施例に
おけるデータ再生回路の回路構成を示す図である。

【図６】相関出力の一例を示す図である。

【図７】相関タイミング信号と基準タイミング信号を示
す図である。

【図８】従来の無線デジタルデータ通信装置の構成を示
す図である。

【図９】従来の無線デジタルデータ受信装置におけるＦ
ＳＫ復調器の内部構成を示す図である

【図１０】ＦＳＫ変調された信号ベクトルを示す図であ
る。

【図１１】ノイズを含んだ復調信号およびそれを２値化
したデジタル信号の波形を示す図である。

【図１２】マルチパスが生じた場合における各信号波形
を示す図である。

【符号の説明】

２０１、３０４ 基準クロック発生器 ２０２ クロック分周器 ２０３ デジタルデータ出力回路 ２０４ プリアンブルデータ作成回路 ２０５ 切り替えスイッチ ２０６ 変調・送信回路 ２０７、８０５ 送信用アンテナ ３０１、８０６ 受信用アンテナ ３０２、８０７ 高周波回路 ３０３、８０８ ＦＳＫ復調器 ３０５ 分周器 ３０６ サンプリング回路 ３０７ 相関検出回路 ３０８ データ再生回路 ３０９ 再生されたデジタル信号 ４００、４５０、５００、９０１ 端子 ４０１〜４１１ ビット相関回路 ４２０ 加算器 ４３０ ピーク検出回路 ４４０ 相関タイミング信号発生回路 ５１０ 基準タイミング信号発生回路 ５２０ 判定回路 ５３０ スイッチ回路 ７０１ 相関タイミング信号 ７０２ 基準タイミング信号 ８０１ デジタルデータ ８０２ ＦＳＫ変調器 ８０３ 搬送波発生器 ８０４ 高周波増幅器 ８０９ デジタル信号 ９０２、９０５ 緩衝増幅器 ９０３ 検波回路 ９０４ 低域通過フィルタ ９０６ コンパレータ １２０１〜１２０５ 信号波形

Claims (7)

【特許請求の範囲】
1. 【請求項１】 デジタルデータを送信するデジタルデー
   タ送信装置において、 安定した周波数の基準クロック信号を発生する基準クロ
   ック発生器と、 前記基準クロック信号を分周して所定のビットレートの
   タイミングパルスを生成するクロック分周器と、 前記タイミングパルスに同期して送信されるデジタルデ
   ータを出力するデジタルデータ出力回路と、 前記タイミングパルスに同期して特定の符号データから
   なるプリアンブルデータを出力するプリアンブルデータ
   生成回路と、 前記プリアンブルデータと前記デジタルデータとを結合
   する切り替えスイッチとを備えたことを特徴とするデジ
   タルデータ送信装置。
2. 【請求項２】 前記プリアンブルデータはＰＮ符号であ
   ることを特徴とする請求項１記載のデジタルデータ送信
   装置。
3. 【請求項３】 受信信号からデジタルデータを再生する
   デジタルデータ受信装置において、 安定した周波数の基準クロック信号を発生する基準クロ
   ック発生器と、 前記基準クロック信号を分周して送信データの有するビ
   ットレートの２倍以上の周波数を有するサンプリングパ
   ルスを生成する分周器と、 受信信号を復調して２値化し受信デジタルデータを出力
   する復調器と、 前記サンプリングパルスにより前記受信デジタルデータ
   をサンプリングして、サンプリングされた受信データを
   出力するサンプリング回路と、 前記サンプリングされた受信データと特定の符号データ
   からなるプリアンブルデータとの相関がピーク値となる
   タイミングを検出して、相関タイミング信号を出力する
   相関検出回路と、 前記相関タイミング信号に基づいて基準タイミング信号
   を生成し、該基準タイミング信号に基づいて前記サンプ
   リングされた受信データを判定することによりデジタル
   データを再生するデータ再生回路とを備えたことを特徴
   とするデジタルデータ受信装置。
4. 【請求項４】 前記プリアンブルデータはＰＮ符号であ
   ることを特徴とする請求項３記載のデジタルデータ受信
   装置。
5. 【請求項５】 請求項１あるいは２に記載のデジタルデ
   ータ送信装置と請求項３あるいは４に記載のデジタルデ
   ータ受信装置とを有することを特徴とするデジタルデー
   タ通信システム。
6. 【請求項６】 伝送路として無線通信路を使用すること
   を特徴とする請求項５記載のデジタルデータ通信システ
   ム。
7. 【請求項７】 伝送路として有線伝送路を使用すること
   を特徴とする請求項６記載のデジタルデータ通信システ
   ム。