JPH08223232A - ディジタルフィルタ及びそれを用いたｑｐｓｋ変調回路 - Google Patents

Abstract

(57)【要約】 【目的】 簡易な構成でかつ高速な信号に対応可能なデ
ィジタルフィルタを提供する。 【構成】 データ入力端子１０を介して入力されたディ
ジタルデータは、シフトレジスタ１２に順次入力され
る。シフトレジスタ１２が保持する複数のディジタルデ
ータは、波形メモリ１６に上位アドレスとして供給され
る。波形メモリ１６は、供給されたアドレスの値に応じ
て、入力されるディジタルデータに対するフィルタ信号
の波形のデータを出力する。従って、ＤＳＰ等の複雑な
構成による計算を行わなくとも、高精度なディジタルフ
ィルタが得られる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタルフィルタに
関する。特に、ＱＰＳＫ方式の通信において用いられる
ディジタルフィルタに関する。

【０００２】

【従来の技術】ＱＰＳＫ（Ｑｕａｄｒａｔｕｒｅ Ｐｈ
ａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）通信方式は移動体
通信・衛星通信に広く用いられている。図３には、この
ようなＱＰＳＫ変調器の回路例が示されている。

【０００３】図３に示されているように、時系列データ
であるディジタル信号は、９０度位相が異なるＩ相とＱ
相とに分割されて、変調回路に入力される。変調回路に
おいては、このＩ相とＱ相とに対して、９０度位相が異
なる２つのキャリア信号とそれぞれ乗算される。そし
て、それぞれの乗算結果が加算され、最終的なＱＰＳＫ
変調信号として出力される。

【０００４】以上のようにして、ディジタル信号はキャ
リア信号を変調し、ＱＰＳＫ変調信号が得られる。この
とき、前記Ｉ相とＱ相とのそれぞれの信号は、キャリア
信号と乗算される前にローパスフィルタによって高域成
分が除去される。これは、乗算後の変調信号の帯域幅を
狭くし、原ディジタル信号を復元するのに必要な最低限
度の周波数帯域幅となるようにしたものである。このよ
うなフィルタとしては、いわゆるナイキストフィルタが
用いられる。ナイキストフィルタとは、原ディジタル信
号のクロック周波数の２倍の周波数（遮断周波数）以上
の周波数の減衰率を無限大にし、この遮断周波数以下の
周波数の信号は減衰させずにそのまま通過させるフィル
タである。すなわち、原ディジタル信号のクロック信号
の２倍の周波数成分まで維持すれば、原ディジタル信号
の情報は失われないからである。

【０００５】しかしながら、このようにローパスフィル
タによって高域成分が除去された後においても、Ｉ相と
Ｑ相とのそれぞれの信号は正確に９０度位相が異なる信
号でなければならない。すなわち位相特性のそろったフ
ィルタを用いる必要がある。このようなフィルタをアナ
ログフィルタで構成しようとすると、精度の高い高価な
部品を使用しなければならず、かつ、調整の手間も大き
なものとなってしまう。さらに上記理想的なナイキスト
フィルタをアナログ回路で構成しようとすると回路が極
めて複雑化してしまう。

【０００６】

【発明が解決しようとする課題】そこで、位相特性のそ
ろったフィルタが容易に得られるディジタルフィルタを
アナログフィルタの代わりに利用することが考えられ
る。ディジタルフィルタは、ディジタルシグナルプロセ
ッサ等を用いて構成される。しかし、高速なディジタル
シグナルプロセッサは、高価であり、電力消費も大き
い。そのため、従来の技術に基づき、ディジタルフィル
タを構成したのでは、装置が高価なものとなり、また電
力消費も大きいため、携帯電話等において利用すること
は困難である。

【０００７】すなわち、一般的には、アナログフィルタ
は高速な信号には適用できるが部品精度や配置により特
性にばらつきが生じやすい。一方、ディジタルフィルタ
は高速な信号には適用できないが調整が容易で（無調整
とすることも容易である）特性にばらつきが生じにくい
という特徴をそれぞれ有している。

【０００８】本発明は、上記課題を解決するためになさ
れたものであり、その目的は、簡易に構成でき、高速な
信号にも適用可能な位相特性のそろったディジタルフィ
ルタを提供することである。

【０００９】

【課題を解決するための手段】高速な信号にも適用でき
るディジタルシグナルプロセッサ等は一般に高価である
ので、本発明はなるべく複雑な回路は用いず簡易な回路
構成により、ディジタルフィルタを構成している。

【００１０】まず、第一の本発明は、上記課題を解決す
るために、時系列のディジタルデータを順次入力し、フ
ィルタリングすることによって得られたフィルタ信号を
出力するディジタルフィルタにおいて、以下の構成を有
するものである。

【００１１】すなわち、前記時系列のディジタルデータ
を順次入力し、最新の複数個の前記ディジタルデータを
保持するシフトレジスタと、前記シフトレジスタに保持
されている複数のディジタルデータがアドレス信号とし
て供給される記憶手段であって、フィルタリング後の前
記フィルタ信号を出力する記憶手段と、を含み、前記記
憶手段は、前記記憶手段に供給されている前記時系列の
ディジタルデータに対する前記フィルタ信号を表す波形
データを、記憶していることを特徴とするディジタルフ
ィルタである。

【００１２】次に、第二の本発明は、上記課題を解決す
るために、上記第一の本発明のディジタルフィルタにお
いて、前記記憶手段は、一個のアドレス信号に対する波
形データとして、複数個のデータを出力することを特徴
とするディジタルフィルタである。すなわち、波形デー
タが複数個のデータによって構成されているのである。

【００１３】また、第三の本発明は、上記第一又は第二
の本発明に係るディジタルフィルタを用いて、Ｉ相及び
Ｑ相の入力信号をフィルタリングすることを特徴とする
ＱＰＳＫ変調回路である。

【００１４】

【作用】第一の本発明の記憶手段は、シフトレジスタに
保持される複数のディジタルデータに対する応答の波形
データを保持しているので、プログラムを用いずに簡易
な構成でディジタルフィルタの動作が実現される。

【００１５】第二の本発明の記憶手段は、シフトレジス
タに保持される複数のディジタルデータに対する応答の
波形データを、ディジタルデータの一個のパターン（す
なわち、一個のアドレス信号）に対して複数個保持して
いる。この結果、複数のデータで波形データが構成され
ているため、出力する波形データの精度が向上する。

【００１６】第三の本発明においては、第一及び第二の
本発明によるディジタルフィルタを用いてＩ相及びＱ相
の入力信号をフィルタリングしたので、不要なスプリア
ス輻射等がない精度が向上したＱＰＳＫ変調が行える。

【００１７】

【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。

【００１８】図１には、本実施例に係るディジタルフィ
ルタの構成ブロック図が示されている。図１に示されて
いるように、このディジタルフィルタに対するディジタ
ルデータは、データ入力端子１０を介してシフトレジス
タ１２に供給される。このシフトレジスタ１２には、デ
ィジタルデータのビットレートと同じ周期のデータクロ
ック信号が供給されており、この結果、シフトレジスタ
１２は入力されるディジタルデータを１ビットずつ順に
シフトしていく。本実施例においては、図１に示されて
いるようにシフトレジスタ１２は５ビットで構成されて
おり、入力されるディジタルデータのうち最新の５ビッ
トのデータが常に保持される。

【００１９】更に、このシフトレジスタ１２が保持して
いる最新の５ビットのディジタルデータは、波形メモリ
１６のアドレス信号として供給されている。本実施例に
おいては例えば波形メモリ１６の上位アドレスとして、
この５ビットのディジタルデータが用いられている。こ
の波形メモリ１６には、（アドレスとして）入力される
ディジタルデータに対応するフィルタ信号の波形データ
があらかじめ格納されている。このようにして、波形メ
モリ１６は、入力されるディジタルデータをフィルタリ
ングした信号をデータ出力端子から出力するのである。

【００２０】本実施例において特徴的なことは、フィル
タリングの対象であるディジタルデータをまずシフトレ
ジスタ１２に入力し、最新の複数個のディジタルデータ
を保持したことである。そして、この最新の複数のディ
ジタルデータをアドレス信号として波形メモリ１６に供
給し、波形メモリ１６からフィルタリング後のフィルタ
信号を出力したのである。

【００２１】すなわち、入力されるディジタルデータの
パルス列の所定の着目するパルスのフィルタ通過後の波
形を、そのパルスの前後のある区間のパルス列の組み合
わせ（５ビットであるため３２通り）に対応して複数個
（３２波形）を波形メモリ１６に記憶しておき、適宜出
力したのである。このような構成によって、パルス列の
組合せに応じて、着目するパルスが変化する波形を波形
メモリ１６から出力したので動作が極めて安定であり、
かつ、現在のＩＣ製造技術によっても比較的高速なパル
スのデータに適応可能である。

【００２２】本実施例においては、例えばナイキストフ
ィルタを実現した場合の例について説明する。ナイキス
トフィルタを通過した場合と同様のフィルタ信号を得る
場合、着目するパルスの前後２パルスづつの影響を本実
施例においては考慮している。

【００２３】すなわち、シフトレジスタ１２には最新の
５個のディジタルデータが保持されているわけである
が、その中の中央のディジタルデータに対する出力波形
が波形メモリ１６から出力されるように波形メモリ１６
の記憶内容が設定されている。本実施例においては、シ
フトレジスタ１２は５ビットで構成したが、理想的に
は、このシフトレジスタ１２のビット数は多ければ多い
ほど精度は向上することは明らかである。

【００２４】図２（ａ）には、ナイキストフィルタのイ
ンパルス応答波形が示されている。図２（ａ）に示され
ているように、１つのパルス信号に対する応答波形はｓ
ｉｎｃ（（２／Ｔ）ｔ）で示されることはよく知られて
いる。この場合、Ｔは入力信号（インパルス）のパルス
幅であり、ｔは時間を表す。したがって、本実施例にお
いては、着目するビットの前後２ビットずつの影響を考
慮したので、合計５ビットのパルスに対する応答波形を
「重ね合わせる」ことによって、波形メモリ１６が出力
するべき波形が定まる。本実施例に係る波形メモリ１６
にはこの重ね合わせの計算結果があらかじめ格納されて
いるのである。

【００２５】図２（ｂ）には、５ビットのディジタルデ
ータに対するそれぞれの応答波形の例が示されている。
図２（ｂ）に示されているように、５個の応答波形（一
個の応答波形は図２（ａ）に示されている）が、５個の
ディジタルデータのそれぞれに対して出力され、これら
の波形データを合成することによって、波形メモリ１６
が最終的に出力するべき波形が定まる。

【００２６】本実施例においては、波形メモリ１６に
は、シフトレジスタ１２が保持する５ビットのデータが
上位アドレスとして供給されている。従って、波形メモ
リ１６が出力するべき波形の種類は、２の５乗＝３２通
りが考えられる。すなわち、波形メモリ１６には、シフ
トレジスタ１２が取り得る３２種類の値に応じた応答波
形を予め記憶しておくのである。なお、本実施例におい
てはこの波形メモリ１６のデータ出力は８ビットで行わ
れる。

【００２７】本実施例においてはシフトレジスタ１２が
保持する１種類のデータ（例えば、「１１０１１」等）
に対する応答波形の出力は、８回に分けて行われる。換
言すれば、入力されるディジタルデータの１ビットに対
して、波形メモリ１６からは８個のデータが波形データ
として出力されるのである。すなわち、図２（ｃ）に示
されているように、１つのディジタルデータに対する出
力波形は、８個のデータによって構成されている。図２
（ｃ）には簡略化された波形が示されているが、シフト
レジスタ１２が取り得る３２種類のパターンに応じてそ
れぞれ３２種類の波形が図２（ｃ）に示されているよう
に８個のデータによって構成されているのである。

【００２８】１つのディジタルデータに対する波形の読
み出しは、このように８回行われるのであるが、本実施
例においては、このために波形メモリ１６には３ビット
の下位アドレスが供給されている。この下位アドレスは
入力されているディジタルデータのビットレートの８倍
の速度の読み出しクロック信号を３ビットのアドレスカ
ウンタ１８によってカウントすることによって得られて
いる。すなわち、１個の上位アドレス（例えば、「０１
１０１」（２進数））に対して、下位アドレスは、「０
００」、「００１」、「０１０」、．．．「１１１」
（２進数）まで変化し、１個の上位アドレスに対して波
形メモリ１６は８種類のデータを出力する。これによっ
て、図２（ｃ）に示されているように、応答する波形が
出力されるのである。

【００２９】波形メモリ１６に記憶しておくべき波形デ
ータは図２（ｂ）に示されているように、（本実施例に
おいては）５個の応答波形を重ね合わせることによって
容易に計算で求めることが可能である。

【００３０】このように、本実施例においては、データ
入力の進行に合わせて、順次シフトレジスタ１２で示さ
れる位置の波形データを読み出したので、入力されるデ
ィジタルデータがあたかもナイキストフィルタを通過し
たかのような波形データを得ることが可能である。

【００３１】なお、この波形データは、必要に応じて次
段のディジタル処理に供給されるだけでなく、Ｄ／Ａ変
換器２０及び高調波除去フィルタ２２を通過することに
より、アナログ信号に変換し、アナログ処理に利用する
ことも可能である。

【００３２】以上述べたように、本実施例によれば、入
力されるディジタルデータの最新の複数の（５個の）ビ
ットを保持し、この複数の（５個の）ビットに応じて波
形メモリ１６から波形データが出力されるので、従来の
ＤＳＰのように計算プログラムを用いないで、簡易にデ
ィジタルフィルタを構成することができる。その結果、
ＩＣ素子が実現できる速度にまで波形の離散読みだし速
度を向上させることが可能となり、比較的高速なデータ
を複雑で厳密なアナログフィルタを用いずにフィルタリ
ングすることが可能となる。

【００３３】

【発明の効果】以上述べたように、第１の本発明によれ
ば記憶手段がフィルタ信号を表す波形データを記憶して
いるため、複雑なプログラムを用いずとも、精密なディ
ジタルフィルタを構成することが可能である。

【００３４】第２の本発明によれば、入力されるディジ
タルデータのパターンに対して複数個のデータが記憶手
段から出力されるため、より滑らかな波形が得られ、そ
の結果より高精度なディジタルフィルタを提供すること
が可能である。

【００３５】第３の本発明によれば、Ｉ相及びＱ相の入
力信号をそれぞれ上記第１及び第２の本発明に係るディ
ジタルフィルタでフィルタリングを行うので、移相ズレ
のない信号を容易に得ることができ、精度を向上させつ
つ簡易な構成のＱＰＳＫ変調回路を提供することが可能
である。

【図面の簡単な説明】

【図１】 本発明の好適な実施例であるディジタルフィ
ルタの構成ブロック図である。

【図２】 本実施例の動作を説明する説明図である。

【図３】 ＱＰＳＫ変調回路の構成ブロック図である。

【符号の説明】

１０ データ入力端子、１２ シフトレジスタ、１４
データクロック信号、１６ 波形メモリ、１８ アドレ
スカウンタ、２０ Ｄ／Ａ変換器、２２高周波除去フィ
ルタ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】時系列のディジタルデータを順次入力し、
   フィルタリングすることによって得られたフィルタ信号
   を出力するディジタルフィルタにおいて、 前記時系列のディジタルデータを順次入力し、最新の複
   数個の前記ディジタルデータを保持するシフトレジスタ
   と、 前記シフトレジスタに保持されている複数のディジタル
   データがアドレス信号として供給される記憶手段であっ
   て、フィルタリング後の前記フィルタ信号を出力する記
   憶手段と、 を含み、前記記憶手段は、前記記憶手段に供給されてい
   る前記時系列のディジタルデータに対する前記フィルタ
   信号を表す波形データを、記憶していることを特徴とす
   るディジタルフィルタ。
2. 【請求項２】請求項１記載のディジタルフィルタにおい
   て、前記記憶手段は、一個のアドレス信号に対する波形
   データとして、複数個のデータを出力することを特徴と
   するディジタルフィルタ。
3. 【請求項３】請求項１または２に記載のディジタルフィ
   ルタを用いて、Ｉ相及びＱ相の入力信号をフィルタリン
   グすることを特徴とするＱＰＳＫ変調回路。