JPH0822394A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH0822394A JPH0822394A JP6157660A JP15766094A JPH0822394A JP H0822394 A JPH0822394 A JP H0822394A JP 6157660 A JP6157660 A JP 6157660A JP 15766094 A JP15766094 A JP 15766094A JP H0822394 A JPH0822394 A JP H0822394A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- port
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001960 triggered effect Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
- H02P8/32—Reducing overshoot or oscillation, e.g. damping
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G2215/00—Apparatus for electrophotographic processes
- G03G2215/00362—Apparatus for electrophotographic processes relating to the copy medium handling
- G03G2215/00535—Stable handling of copy medium
- G03G2215/00556—Control of copy medium feeding
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G2215/00—Apparatus for electrophotographic processes
- G03G2215/00362—Apparatus for electrophotographic processes relating to the copy medium handling
- G03G2215/00535—Stable handling of copy medium
- G03G2215/00556—Control of copy medium feeding
- G03G2215/00599—Timing, synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Stepping Motors (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
(57)【要約】
【目的】 ハードウェア割込処理の持つ高い同期特性を
そのまま維持しながら良好な耐ノイズ特性を併せ持つ信
号処理装置を提供する。 【構成】 図示のない上位ＣＰＵのＲＥＭ端子から出力
された信号Ａはモータ駆動制御用ＣＰＵの割込ポートＩ
ＮＴと通常入力ポートＰｉにそれぞれ信号Ｂ，Ｃとして
入力される。割込信号Ｂの立下がりと同時にタイマｘ，
ｙがスタートされ、タイマｘが設定する時間Ｘの前にタ
イマｙがカウントアップし、その時点でポートＰｉの信
号ＣとポートＩＮＴの信号Ｂとが同一か否かを判別す
る。同一であれば信号Ｃは正規の入力信号とし、時間Ｘ
経過後端子Ｐ0 〜Ｐ3 からパルス信号が出力され、異な
る場合はパルス信号が出力されない。
そのまま維持しながら良好な耐ノイズ特性を併せ持つ信
号処理装置を提供する。 【構成】 図示のない上位ＣＰＵのＲＥＭ端子から出力
された信号Ａはモータ駆動制御用ＣＰＵの割込ポートＩ
ＮＴと通常入力ポートＰｉにそれぞれ信号Ｂ，Ｃとして
入力される。割込信号Ｂの立下がりと同時にタイマｘ，
ｙがスタートされ、タイマｘが設定する時間Ｘの前にタ
イマｙがカウントアップし、その時点でポートＰｉの信
号ＣとポートＩＮＴの信号Ｂとが同一か否かを判別す
る。同一であれば信号Ｃは正規の入力信号とし、時間Ｘ
経過後端子Ｐ0 〜Ｐ3 からパルス信号が出力され、異な
る場合はパルス信号が出力されない。
Description
【０００１】
【産業上の利用分野】この発明はＣＰＵの割込ポートを
使用する信号処理装置に関し、特に良好な耐ノイズ特性
を持つ信号処理装置に関する。
使用する信号処理装置に関し、特に良好な耐ノイズ特性
を持つ信号処理装置に関する。
【０００２】
【従来の技術】従来、外部からの入力信号に対応して、
所定時間経過後所定の出力信号を出力する信号処理装置
において、入力信号に対する同期処理を必要とする場合
には、ハードまたはソフトウェアにおいて割込処理と呼
ばれる処理が行なわれてきた。このうち、外部入力信号
を基に割込処理を行なうハードウェア割込処理は、入力
信号が変化（立上がりまたは立下がり）したことを受け
て入力信号の取込みを行なうために、入力信号の変化が
あった場合に正規の入力信号の変化であるのかノイズに
よる一時的な信号レベル変化であるかの識別ができない
場合があった。
所定時間経過後所定の出力信号を出力する信号処理装置
において、入力信号に対する同期処理を必要とする場合
には、ハードまたはソフトウェアにおいて割込処理と呼
ばれる処理が行なわれてきた。このうち、外部入力信号
を基に割込処理を行なうハードウェア割込処理は、入力
信号が変化（立上がりまたは立下がり）したことを受け
て入力信号の取込みを行なうために、入力信号の変化が
あった場合に正規の入力信号の変化であるのかノイズに
よる一時的な信号レベル変化であるかの識別ができない
場合があった。
【０００３】すなわち、ハードウェア割込処理は、非常
に高い同期特性を得ることができるが、非常にノイズに
弱い特性を同時に取込んでしまう場合があった。この解
決策として、積分効果を利用したローパス、バンドパス
等のフィルタ回路や、光半導体を用いたアイソレーショ
ン手法等が提案されてきた。
に高い同期特性を得ることができるが、非常にノイズに
弱い特性を同時に取込んでしまう場合があった。この解
決策として、積分効果を利用したローパス、バンドパス
等のフィルタ回路や、光半導体を用いたアイソレーショ
ン手法等が提案されてきた。
【０００４】
【発明が解決しようとする課題】上記した従来のノイズ
対策は、ノイズ耐量の向上が得られることと同時に同期
特性が低下するという問題を持っていた。
対策は、ノイズ耐量の向上が得られることと同時に同期
特性が低下するという問題を持っていた。
【０００５】図７は従来の問題点を説明するための図で
ある。図７（Ａ）および（Ｂ）は信号が入力される回路
の模式図であり、（Ｃ）はその各々に対する入力信号の
波形図である。
ある。図７（Ａ）および（Ｂ）は信号が入力される回路
の模式図であり、（Ｃ）はその各々に対する入力信号の
波形図である。
【０００６】図７（Ｂ）は、ＣＰＵ２１の割込端子ＩＮ
Ｔに直接信号Ｄ１が入力される回路であり、図７（Ａ）
は図７（Ｂ）に対してノイズを除去するためにＣＰＵ２
１の割込端子ＩＮＴに対して信号Ｄ２が抵抗２１１およ
びキャパシタ２１２を有するフィルタ回路を経て入力さ
れる。
Ｔに直接信号Ｄ１が入力される回路であり、図７（Ａ）
は図７（Ｂ）に対してノイズを除去するためにＣＰＵ２
１の割込端子ＩＮＴに対して信号Ｄ２が抵抗２１１およ
びキャパシタ２１２を有するフィルタ回路を経て入力さ
れる。
【０００７】図７（Ｃ）は上記した（Ａ）、（Ｂ）の各
場合に入力される信号Ｄ１，Ｄ２の信号レベルを示す図
である。（Ｃ）を参照して、フィルタを経由しない信号
Ｄ１においては時刻ｔ11においてシャープに立下がって
いるが、フィルタを経由した信号Ｄ２においては立下が
りはｔ11で開始されるが、完全に立下がるのは時刻ｔ 12
となる。すなわち、信号Ｄ２の場合は割込ポートに入力
される信号は信号Ｄ１と比べて鈍ってポートに入力され
るため、本来時刻ｔ11の時刻でＨ→Ｌの切換えをＣＰＵ
２１で検知したいのであるが、ｔ12の時点で始めてＨ→
Ｌへ切換えされたことを検知できる。その結果、入力信
号Ｄ２に対して同期して装置を制御した場合、ｔ11〜ｔ
12の遅延が生じる。この遅延が５ｍ秒〜１０ｍ秒生じる
ため同期特性が低下する。
場合に入力される信号Ｄ１，Ｄ２の信号レベルを示す図
である。（Ｃ）を参照して、フィルタを経由しない信号
Ｄ１においては時刻ｔ11においてシャープに立下がって
いるが、フィルタを経由した信号Ｄ２においては立下が
りはｔ11で開始されるが、完全に立下がるのは時刻ｔ 12
となる。すなわち、信号Ｄ２の場合は割込ポートに入力
される信号は信号Ｄ１と比べて鈍ってポートに入力され
るため、本来時刻ｔ11の時刻でＨ→Ｌの切換えをＣＰＵ
２１で検知したいのであるが、ｔ12の時点で始めてＨ→
Ｌへ切換えされたことを検知できる。その結果、入力信
号Ｄ２に対して同期して装置を制御した場合、ｔ11〜ｔ
12の遅延が生じる。この遅延が５ｍ秒〜１０ｍ秒生じる
ため同期特性が低下する。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、ＣＰＵ２１への割込信号の入力
前処理にかかわらず、ハードウェア割込処理の持つ高い
同期特性を維持しながら良好な耐ノイズ特性を併せ持つ
信号処理装置を提供することを目的とする。
ためになされたもので、ＣＰＵ２１への割込信号の入力
前処理にかかわらず、ハードウェア割込処理の持つ高い
同期特性を維持しながら良好な耐ノイズ特性を併せ持つ
信号処理装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る、外部か
らの入力信号に応答して、その入力から所定の第１時間
経過後に所定の出力信号を出力する信号処理装置は、外
部信号を並列で入力するための割込ポートおよび入力ポ
ートと、割込ポートへの信号入力をトリガとして、第１
所定時間を設定する手段と、第１所定時間より短い第２
所定時間内に入力ポートへ入力された信号と割込ポート
への入力信号が同じであるか否かを判別する手段と、判
別手段が入力ポートと割込ポートへの入力信号が同じで
あると判別したときは、第１所定時間経過後に出力ポー
トからの信号出力を許容し、異なる場合は出力ポートか
らの信号出力を禁止するよう出力ポートを制御する手段
とを含む。
らの入力信号に応答して、その入力から所定の第１時間
経過後に所定の出力信号を出力する信号処理装置は、外
部信号を並列で入力するための割込ポートおよび入力ポ
ートと、割込ポートへの信号入力をトリガとして、第１
所定時間を設定する手段と、第１所定時間より短い第２
所定時間内に入力ポートへ入力された信号と割込ポート
への入力信号が同じであるか否かを判別する手段と、判
別手段が入力ポートと割込ポートへの入力信号が同じで
あると判別したときは、第１所定時間経過後に出力ポー
トからの信号出力を許容し、異なる場合は出力ポートか
らの信号出力を禁止するよう出力ポートを制御する手段
とを含む。
【００１０】
【作用】この発明に係る信号処理装置によれば、割込ポ
ートと入力ポートとに同時に同じ信号が入力され、判別
手段が第１所定時間より短い第２所定時間内に入力ポー
トと割込ポートとに入力された信号が同じかどうかを判
別する。割込ポートへの入力信号がノイズであれば、第
２所定時間内にノイズが収束してしまうため、判別手段
は入力された信号がノイズか否かを判別し、その結果に
応じて第１所定時間経過後ノイズでない場合にのみ出力
ポートから所定の信号が出力される。
ートと入力ポートとに同時に同じ信号が入力され、判別
手段が第１所定時間より短い第２所定時間内に入力ポー
トと割込ポートとに入力された信号が同じかどうかを判
別する。割込ポートへの入力信号がノイズであれば、第
２所定時間内にノイズが収束してしまうため、判別手段
は入力された信号がノイズか否かを判別し、その結果に
応じて第１所定時間経過後ノイズでない場合にのみ出力
ポートから所定の信号が出力される。
【００１１】
【実施例】以下この発明の実施例を図面を参照して説明
する。図１（Ａ）はこの発明に係る信号処理装置１の要
部を示すブロック図である。図１（Ａ）を参照して、こ
の発明に係る信号処理装置は、制御信号Ａを出力する上
位ＣＰＵ１１と、上記ＣＰＵ１１に接続され、制御信号
Ａに応答して信号を出力するモータ駆動制御用ＣＰＵ１
２と、モータ駆動制御用ＣＰＵ１２に接続され、パルス
モータ１４を駆動するドライバＩＣ１３とを含む。パル
スモータ１４は２４Ｖの電源に接続されている。
する。図１（Ａ）はこの発明に係る信号処理装置１の要
部を示すブロック図である。図１（Ａ）を参照して、こ
の発明に係る信号処理装置は、制御信号Ａを出力する上
位ＣＰＵ１１と、上記ＣＰＵ１１に接続され、制御信号
Ａに応答して信号を出力するモータ駆動制御用ＣＰＵ１
２と、モータ駆動制御用ＣＰＵ１２に接続され、パルス
モータ１４を駆動するドライバＩＣ１３とを含む。パル
スモータ１４は２４Ｖの電源に接続されている。
【００１２】上位ＣＰＵ１１はリモート信号Ａを出力端
子ＲＥＭから出力する。信号Ａの出力の値が変化する
と、この信号Ａはモータ駆動制御用ＣＰＵ１２の割込ポ
ートＩＮＴと通常入力ポートＰｉにそれぞれ信号をＢお
よび信号Ｃとして入力される。モータ駆動制御用ＣＰＵ
１２は後述する処理を実行した後、出力ポートＰ0 〜Ｐ
3 よりパルスモータ１４を駆動するためのモータ駆動制
御データに相当するパルス信号を出力する。このパルス
信号はドライバＩＣ１３に到達し、パルスモータ１４は
このパルス信号に基づいたパルスレートで駆動される。
なお、ここで出力されるパルス信号はたとえば（Ｐ0 ，
Ｐ1 ，Ｐ2 ，Ｐ3 ）が（０，１，１，０）のような値と
して出力される。
子ＲＥＭから出力する。信号Ａの出力の値が変化する
と、この信号Ａはモータ駆動制御用ＣＰＵ１２の割込ポ
ートＩＮＴと通常入力ポートＰｉにそれぞれ信号をＢお
よび信号Ｃとして入力される。モータ駆動制御用ＣＰＵ
１２は後述する処理を実行した後、出力ポートＰ0 〜Ｐ
3 よりパルスモータ１４を駆動するためのモータ駆動制
御データに相当するパルス信号を出力する。このパルス
信号はドライバＩＣ１３に到達し、パルスモータ１４は
このパルス信号に基づいたパルスレートで駆動される。
なお、ここで出力されるパルス信号はたとえば（Ｐ0 ，
Ｐ1 ，Ｐ2 ，Ｐ3 ）が（０，１，１，０）のような値と
して出力される。
【００１３】図１（Ｂ）は図１（Ａ）の鎖線で囲んだ部
分１５の代案１５′を示す図である。代案においては、
信号処理装置１のノイズ対量を向上させるため、フィル
タ回路が設けられている。
分１５の代案１５′を示す図である。代案においては、
信号処理装置１のノイズ対量を向上させるため、フィル
タ回路が設けられている。
【００１４】次に具体的な動作について図１および図２
を参照して説明する。図２は各端子から出力、入力され
る信号の値とそれに伴って作動されるタイマ等の信号を
示すタイミングチャートである。
を参照して説明する。図２は各端子から出力、入力され
る信号の値とそれに伴って作動されるタイマ等の信号を
示すタイミングチャートである。
【００１５】ＲＥＭ端子からの信号Ａの出力が時刻ｔ1
で変化すると、この信号Ａは割込ポートＩＮＴおよび通
常入力ポートＰｉにも信号Ｂ，Ｃとして同時に入力され
る。この実施例においては、信号Ａの出力変化から所定
時間Ｘ後に出力ポートＰ0 〜Ｐ3 よりパルス信号を出力
し、パルスモータ１４の駆動が開始されるものとする。
すなわち、パルスモータ１４の駆動開始指令信号の出力
から所定時間Ｘ後にパルスモータ１４の駆動が開始され
るような同期特性が予め設定されているものとする。
で変化すると、この信号Ａは割込ポートＩＮＴおよび通
常入力ポートＰｉにも信号Ｂ，Ｃとして同時に入力され
る。この実施例においては、信号Ａの出力変化から所定
時間Ｘ後に出力ポートＰ0 〜Ｐ3 よりパルス信号を出力
し、パルスモータ１４の駆動が開始されるものとする。
すなわち、パルスモータ１４の駆動開始指令信号の出力
から所定時間Ｘ後にパルスモータ１４の駆動が開始され
るような同期特性が予め設定されているものとする。
【００１６】割込ポートＩＮＴでの信号Ｂの入力変化を
トリガとしてそれと同時に図２に示すようなタイマｘ，
ｙが割込処理として始動される。そしてタイマｘのカウ
ント値がＸになった後に出力ポートＰ0 〜Ｐ3 よりパル
ス信号が出力される。割込ポートＩＮＴに信号Ｂの入力
があると、モータ駆動制御用ＣＰＵ１２は入力時点で処
理中のプログラムを中断し、直ちに上記したタイマｘ，
ｙの起動を行なう。したがって、図に示すように、端子
ＲＥＭからの信号Ａの出力変化時からタイマｘ，ｙの起
動までの時間のずれは生じない。
トリガとしてそれと同時に図２に示すようなタイマｘ，
ｙが割込処理として始動される。そしてタイマｘのカウ
ント値がＸになった後に出力ポートＰ0 〜Ｐ3 よりパル
ス信号が出力される。割込ポートＩＮＴに信号Ｂの入力
があると、モータ駆動制御用ＣＰＵ１２は入力時点で処
理中のプログラムを中断し、直ちに上記したタイマｘ，
ｙの起動を行なう。したがって、図に示すように、端子
ＲＥＭからの信号Ａの出力変化時からタイマｘ，ｙの起
動までの時間のずれは生じない。
【００１７】もし仮に、このような構成を用いることな
く、通常入力ポートＰｉで入力信号Ｃをチェックし、タ
イマｘ，ｙを起動させた場合は、信号Ｃの立下がりの入
力時点でモータ駆動制御用ＣＰＵ１２が処理しているプ
ログラムステップからタイマｘ，ｙを起動するプログラ
ムへ移行する必要がある。するとこの時点で始めて通常
入力ポートＰｉへの入力信号Ｃをチェックするためこの
時間分の時間のずれが信号Ａの出力変化〜タイマｘの起
動までに生じる。そしてこの時間のずれにより、前述の
同期特性を損なうという問題が生じる。このためこの実
施例においては、上記したような割込処理で処理を行な
っている。
く、通常入力ポートＰｉで入力信号Ｃをチェックし、タ
イマｘ，ｙを起動させた場合は、信号Ｃの立下がりの入
力時点でモータ駆動制御用ＣＰＵ１２が処理しているプ
ログラムステップからタイマｘ，ｙを起動するプログラ
ムへ移行する必要がある。するとこの時点で始めて通常
入力ポートＰｉへの入力信号Ｃをチェックするためこの
時間分の時間のずれが信号Ａの出力変化〜タイマｘの起
動までに生じる。そしてこの時間のずれにより、前述の
同期特性を損なうという問題が生じる。このためこの実
施例においては、上記したような割込処理で処理を行な
っている。
【００１８】図２を参照して、タイマｘ，ｙが起動する
と、タイマｙの起動からＹだけカウントを行なう（＜
Ｘ）。そしてそのカウントアップがあると通常入力ポー
トＰｉの信号Ｃの内容をチェックする。従来の技術でも
述べたように、信号Ａ〜信号Ｂの信号ラインにノイズが
乗ると、割込ポートＩＮＴではこのノイズを信号Ａの出
力変化と誤って検出してしまうこともある。これを防ぐ
ために、割込ポートＩＮＴの手前に従来例で説明したフ
ィルタを配置してノイズの影響を低減することが考えら
れる。しかしながら、このような方法を用いると上述の
ようにフィルタにより５〜１０ｍ秒の遅延が生じ、その
結果信号Ａの出力変化〜タイマｘ，ｙの起動までにこの
遅延が生じてしまうとう問題が生じる。そこで本願発明
においては、タイマｘの起動と同時にタイマｙを起動
し、カウント値ｙのカウントアップ後、通常入力ポート
Ｐｉの信号Ｃとタイマｘ起動時（時刻ｔ1 ）の割込ポー
トＩＮＴの信号Ｂとが同じであるか否かをチェックす
る。すなわち、正規の信号であれば割込ポートＩＮＴに
入力された信号Ｂの値が通常信号として端子Ｐｉにも入
力されているはずであるが、もし上記した信号Ｂが単な
るノイズであればカウント値Ｙまでにノイズが収束して
しまって信号Ｃの値が信号Ｂと異なる。そこでこの特性
を利用して正規の信号かノイズかを判別している。
と、タイマｙの起動からＹだけカウントを行なう（＜
Ｘ）。そしてそのカウントアップがあると通常入力ポー
トＰｉの信号Ｃの内容をチェックする。従来の技術でも
述べたように、信号Ａ〜信号Ｂの信号ラインにノイズが
乗ると、割込ポートＩＮＴではこのノイズを信号Ａの出
力変化と誤って検出してしまうこともある。これを防ぐ
ために、割込ポートＩＮＴの手前に従来例で説明したフ
ィルタを配置してノイズの影響を低減することが考えら
れる。しかしながら、このような方法を用いると上述の
ようにフィルタにより５〜１０ｍ秒の遅延が生じ、その
結果信号Ａの出力変化〜タイマｘ，ｙの起動までにこの
遅延が生じてしまうとう問題が生じる。そこで本願発明
においては、タイマｘの起動と同時にタイマｙを起動
し、カウント値ｙのカウントアップ後、通常入力ポート
Ｐｉの信号Ｃとタイマｘ起動時（時刻ｔ1 ）の割込ポー
トＩＮＴの信号Ｂとが同じであるか否かをチェックす
る。すなわち、正規の信号であれば割込ポートＩＮＴに
入力された信号Ｂの値が通常信号として端子Ｐｉにも入
力されているはずであるが、もし上記した信号Ｂが単な
るノイズであればカウント値Ｙまでにノイズが収束して
しまって信号Ｃの値が信号Ｂと異なる。そこでこの特性
を利用して正規の信号かノイズかを判別している。
【００１９】すなわち、信号ＢとカウントＹ経過後の信
号Ｃとが同じである場合は時刻ｔ1における割込ポート
ＩＮＴへの入力信号Ｂは信号Ａの出力変化に基づいたも
のであるとし、出力ポートＰ0 〜Ｐ3 からのパルス信号
の出力変化を許容する。一方異なる場合は、時刻ｔ1 に
おけ割込端子ＩＮＴの入力信号Ｂはノイズによるものと
し、出力ポートＰ0 〜Ｐ3 からのパルス出力変化を起因
する。
号Ｃとが同じである場合は時刻ｔ1における割込ポート
ＩＮＴへの入力信号Ｂは信号Ａの出力変化に基づいたも
のであるとし、出力ポートＰ0 〜Ｐ3 からのパルス信号
の出力変化を許容する。一方異なる場合は、時刻ｔ1 に
おけ割込端子ＩＮＴの入力信号Ｂはノイズによるものと
し、出力ポートＰ0 〜Ｐ3 からのパルス出力変化を起因
する。
【００２０】なお、ここで、図２に示すようにタイマｙ
のカウントアップ時点において通常入力ポートＰｉの信
号Ｃのチェックは複数回（図２中ではｔ2 ，ｔ3 ，ｔ4
の３回）、５ｍ秒位の間隔をおいて実行される。そして
複数回連続して同じ信号Ｃが入力端子Ｐｉに入力された
とき、その信号を「Ｈ」または「Ｌ」として確定する。
のカウントアップ時点において通常入力ポートＰｉの信
号Ｃのチェックは複数回（図２中ではｔ2 ，ｔ3 ，ｔ4
の３回）、５ｍ秒位の間隔をおいて実行される。そして
複数回連続して同じ信号Ｃが入力端子Ｐｉに入力された
とき、その信号を「Ｈ」または「Ｌ」として確定する。
【００２１】図３はこの発明に係る図２の実施例に対す
る比較例を示す図である。ノイズ対策のため図３のよう
な方法も考えられる。すなわち、時刻ｔ1 において割込
ポートＩＮＴの入力信号Ｂの出力変化をトリガとしてタ
イマｘ１を起動し、タイマｘ１のカウントアップ後（時
刻ｔ2 ）、通常入力ポートＰｉの信号を時刻ｔ3 または
ｔ4 において複数回信号の値をチェックし、通常入力ポ
ートＰｉの信号を確定する。この通常入力ポートＰｉの
信号Ｃとタイマｘ１の起動時の割込ポートＩＮＴへの信
号Ｂの値が同じであるか異なるかをチェックする。そし
て同じである場合は、タイマｙ１を起動し、タイマｙ１
のカウントアップ後出力ポートＰ0 〜Ｐ 3 のパルス信号
を出力し、異なる場合はタイマｙ１を起動せず、時刻ｔ
1 の割込ポートＩＮＴへの信号Ｂの出力変化はノイズに
よるものとしてパルス信号を出力しないという処理方法
も考えられる。
る比較例を示す図である。ノイズ対策のため図３のよう
な方法も考えられる。すなわち、時刻ｔ1 において割込
ポートＩＮＴの入力信号Ｂの出力変化をトリガとしてタ
イマｘ１を起動し、タイマｘ１のカウントアップ後（時
刻ｔ2 ）、通常入力ポートＰｉの信号を時刻ｔ3 または
ｔ4 において複数回信号の値をチェックし、通常入力ポ
ートＰｉの信号を確定する。この通常入力ポートＰｉの
信号Ｃとタイマｘ１の起動時の割込ポートＩＮＴへの信
号Ｂの値が同じであるか異なるかをチェックする。そし
て同じである場合は、タイマｙ１を起動し、タイマｙ１
のカウントアップ後出力ポートＰ0 〜Ｐ 3 のパルス信号
を出力し、異なる場合はタイマｙ１を起動せず、時刻ｔ
1 の割込ポートＩＮＴへの信号Ｂの出力変化はノイズに
よるものとしてパルス信号を出力しないという処理方法
も考えられる。
【００２２】しかしながら、この処理方法においては、
タイマｘ１のカウントアップ時に、通常入力ポートＰｉ
の信号を確定するのに信号の入りかたにより時刻ｔ3 ，
ｔ4に示すようにずれが生じる。その結果、出力端子Ｐ
0 〜Ｐ3 のパルス信号の出力タイミング５ｍ秒〜１５ｍ
秒のずれが生じる。
タイマｘ１のカウントアップ時に、通常入力ポートＰｉ
の信号を確定するのに信号の入りかたにより時刻ｔ3 ，
ｔ4に示すようにずれが生じる。その結果、出力端子Ｐ
0 〜Ｐ3 のパルス信号の出力タイミング５ｍ秒〜１５ｍ
秒のずれが生じる。
【００２３】タイマｙ１のカウント値を時刻ｔ3 の時点
で信号内容を確定した場合と時刻ｔ 4 の時点で信号を確
定した場合とで変えることもできるが、時刻ｔ3 とｔ4
の間隔は５ｍ秒〜１５ｍ秒と短く、モータ駆動制御用Ｃ
ＰＵの１ルーチン処理における時間よりも短いため、こ
の制御は困難である。
で信号内容を確定した場合と時刻ｔ 4 の時点で信号を確
定した場合とで変えることもできるが、時刻ｔ3 とｔ4
の間隔は５ｍ秒〜１５ｍ秒と短く、モータ駆動制御用Ｃ
ＰＵの１ルーチン処理における時間よりも短いため、こ
の制御は困難である。
【００２４】そこでこの実施例においては、図２に示す
ように割込ポートＩＮＴの入力信号Ｂの出力変化をトリ
ガとしてこの信号変化〜出力ポートＰ0 〜Ｐ3 でのパル
ス信号出力までの同期用のタイマを設けている。そして
このタイマのカウントとノイズ対策上での通常入力ポー
トＰｉの信号出力チェックとを平行処理することで図３
のようなずれが生じないようにしている。
ように割込ポートＩＮＴの入力信号Ｂの出力変化をトリ
ガとしてこの信号変化〜出力ポートＰ0 〜Ｐ3 でのパル
ス信号出力までの同期用のタイマを設けている。そして
このタイマのカウントとノイズ対策上での通常入力ポー
トＰｉの信号出力チェックとを平行処理することで図３
のようなずれが生じないようにしている。
【００２５】次に、この発明に係る信号処理装置をＰＰ
Ｃ複写機のタイミングローラの駆動モータの制御に利用
した例について説明する。まず複写機の構成について説
明する。図４は複写機のペーパー搬送部の要部を示す模
式図である。図４を参照して、複写機のペーパー搬送部
は給紙トレイ３１と、その上にある複写用紙をレジスト
ローラ３３まで搬送するためのピックアップローラ３２
とを含む。レジストローラ３３まで搬送された複写用紙
は図示のない制御用コントローラ等からのスタート命令
によりレジストローラ３３が搬送を開始するまで待機し
ている。レジストローラ３３が搬送した複写用紙は転写
部３４にて感光体３５と接触し、感光体３５上のトナー
像が複写用紙へ転写される。その後定着ローラ３６にて
トナー像は複写用紙に定着され、排紙トレイ３７に排出
される。レジストローラ３３はクラッチまたはモータ等
により制御を受けるが、この実施例ではモータ方式を採
用するものとする。
Ｃ複写機のタイミングローラの駆動モータの制御に利用
した例について説明する。まず複写機の構成について説
明する。図４は複写機のペーパー搬送部の要部を示す模
式図である。図４を参照して、複写機のペーパー搬送部
は給紙トレイ３１と、その上にある複写用紙をレジスト
ローラ３３まで搬送するためのピックアップローラ３２
とを含む。レジストローラ３３まで搬送された複写用紙
は図示のない制御用コントローラ等からのスタート命令
によりレジストローラ３３が搬送を開始するまで待機し
ている。レジストローラ３３が搬送した複写用紙は転写
部３４にて感光体３５と接触し、感光体３５上のトナー
像が複写用紙へ転写される。その後定着ローラ３６にて
トナー像は複写用紙に定着され、排紙トレイ３７に排出
される。レジストローラ３３はクラッチまたはモータ等
により制御を受けるが、この実施例ではモータ方式を採
用するものとする。
【００２６】図５はレジストローラ３３の要部を示す模
式図である。図５を参照して、レジストローラ３３はレ
ジストローラ本体３３ａを駆動するための駆動シャフト
３３ｂと、駆動シャフト３３ｂに直結された従動プーリ
３３ｃと、従動プーリ３３ｃをベルト３３ｄを介して駆
動する駆動プーリ３３ｅと駆動プーリ３３ｅを駆動する
駆動モータ３３ｆとを含む。駆動モータ３３ｆは図示の
ない制御部からの駆動指令によって次のように駆動され
る。
式図である。図５を参照して、レジストローラ３３はレ
ジストローラ本体３３ａを駆動するための駆動シャフト
３３ｂと、駆動シャフト３３ｂに直結された従動プーリ
３３ｃと、従動プーリ３３ｃをベルト３３ｄを介して駆
動する駆動プーリ３３ｅと駆動プーリ３３ｅを駆動する
駆動モータ３３ｆとを含む。駆動モータ３３ｆは図示の
ない制御部からの駆動指令によって次のように駆動され
る。
【００２７】図６はレジストローラ３３の駆動状況を説
明するための図である。図中ｘ軸は時刻を表わし、ｙ軸
は駆動モータ速度を表すものとする。図６を参照して、
時刻ｔ21において駆動モータ３３ｆの駆動開始指令が出
力され、時刻ｔ22で駆動が開始されるものとする。その
後速度が増加され、時刻ｔ22〜時刻ｔ23における平均速
度をＶとする。このときレジストローラ３３の駆動命令
は以下の条件が満たされた時点で出力されるものとす
る。
明するための図である。図中ｘ軸は時刻を表わし、ｙ軸
は駆動モータ速度を表すものとする。図６を参照して、
時刻ｔ21において駆動モータ３３ｆの駆動開始指令が出
力され、時刻ｔ22で駆動が開始されるものとする。その
後速度が増加され、時刻ｔ22〜時刻ｔ23における平均速
度をＶとする。このときレジストローラ３３の駆動命令
は以下の条件が満たされた時点で出力されるものとす
る。
【００２８】（ｔ0 〜ｔ1 ）＋ｄ／Ｖ＝（トナー像先端
の現在位置から転写部３４までの距離）／感光体３５の
周速 なお、ここでｄは図４のレジストローラ３３から転写部
３４間での距離を表わす。
の現在位置から転写部３４までの距離）／感光体３５の
周速 なお、ここでｄは図４のレジストローラ３３から転写部
３４間での距離を表わす。
【００２９】一般には感光体３５の周速は４００ｍｍ／
秒であり、駆動指令〜駆動開始までに図３に示した比較
例のような構成を用いた場合には５〜１５ｍ秒のずれが
あり、複写用紙先端とトナー像の先端との間に２〜６ｍ
ｍのずれが生じる。これに対し、本願発明に係る図２の
構成を採用すれば、このような２〜６ｍｍのずれがなく
せ、従来例で説明したようなフィルタを有する装置に対
しては２〜４ｍｍのずれをなくすことができる。なお、
通常ＰＰＣ複写機においては、トナー像の先端と複写用
紙の先端のずれが規格上１．５ｍｍ以内に収まっている
のが望ましい。
秒であり、駆動指令〜駆動開始までに図３に示した比較
例のような構成を用いた場合には５〜１５ｍ秒のずれが
あり、複写用紙先端とトナー像の先端との間に２〜６ｍ
ｍのずれが生じる。これに対し、本願発明に係る図２の
構成を採用すれば、このような２〜６ｍｍのずれがなく
せ、従来例で説明したようなフィルタを有する装置に対
しては２〜４ｍｍのずれをなくすことができる。なお、
通常ＰＰＣ複写機においては、トナー像の先端と複写用
紙の先端のずれが規格上１．５ｍｍ以内に収まっている
のが望ましい。
【００３０】次に、この図１（Ｂ）に示すように通常入
力ポートＰｉの手前にフィルタを設けた場合について説
明する。図１（Ｂ）においては、割込ポートＩＮＴの入
力に応じてタイマｘが起動し、このカウントアップ後に
パルスモータ１４の駆動が開始されるため、同期特性に
ついては影響がない。また、クランプノイズテストを行
なった場合、フィルタを設けない場合には、駆動電圧
が、３〜６Ｖ程度で誤動作が発生することがあるが、図
１（Ｂ）に示す回路では、入力ポートＰｉに入力される
信号はフィルタによってノイズが除去されるため、５０
Ｖ程度の電圧まで誤動作を起こすことなく、通常の動作
が可能である。
力ポートＰｉの手前にフィルタを設けた場合について説
明する。図１（Ｂ）においては、割込ポートＩＮＴの入
力に応じてタイマｘが起動し、このカウントアップ後に
パルスモータ１４の駆動が開始されるため、同期特性に
ついては影響がない。また、クランプノイズテストを行
なった場合、フィルタを設けない場合には、駆動電圧
が、３〜６Ｖ程度で誤動作が発生することがあるが、図
１（Ｂ）に示す回路では、入力ポートＰｉに入力される
信号はフィルタによってノイズが除去されるため、５０
Ｖ程度の電圧まで誤動作を起こすことなく、通常の動作
が可能である。
【００３１】すなわち、従来において本願発明の構成を
採用しない場合には、クランプノイズテストを行なった
場合に駆動電圧が３〜６Ｖ程度で誤動作が発生すること
があった。これに対し、本願発明の構成を採用すれば通
常入力ポートＰｉの手前にフィルタを用いた場合におい
ても５０Ｖ程度の電圧まで誤動作を起こすことなく通常
の動作が可能である。
採用しない場合には、クランプノイズテストを行なった
場合に駆動電圧が３〜６Ｖ程度で誤動作が発生すること
があった。これに対し、本願発明の構成を採用すれば通
常入力ポートＰｉの手前にフィルタを用いた場合におい
ても５０Ｖ程度の電圧まで誤動作を起こすことなく通常
の動作が可能である。
【００３２】
【発明の効果】以上のようにこの発明によれば、割込ポ
ートと入力ポートとに同時に同一の信号が入力され、判
別手段が第１所定時間より短い、第２所定時間内に入力
ポートと割込ポートに入力された信号が同じかどうかを
判別し、判別手段は入力信号が同じで、ノイズでないと
判別したときのみ第１所定時間経過時、出力ポートから
所定の信号を出力させる。その結果、ハードウェア割込
処理の持つ高い同期特性をそのまま維持しながら良好な
耐ノイズ特性を併せ持つ信号処理装置が提供できる。
ートと入力ポートとに同時に同一の信号が入力され、判
別手段が第１所定時間より短い、第２所定時間内に入力
ポートと割込ポートに入力された信号が同じかどうかを
判別し、判別手段は入力信号が同じで、ノイズでないと
判別したときのみ第１所定時間経過時、出力ポートから
所定の信号を出力させる。その結果、ハードウェア割込
処理の持つ高い同期特性をそのまま維持しながら良好な
耐ノイズ特性を併せ持つ信号処理装置が提供できる。
【図１】この発明に係る信号処理装置の要部を示すブロ
ック図である。
ック図である。
【図２】この発明に係る信号処理装置のタイミングチャ
ートである。
ートである。
【図３】信号処理装置の比較例を示すタイミングチャー
トである。
トである。
【図４】ＰＰＣ複写機の要部を示す模式図である。
【図５】レジストローラの駆動部を示す模式図である。
【図６】レジストローラの駆動特性を示す図である。
【図７】従来の問題点を説明するための図である。
１ 信号処理装置 １１ 上位ＣＰＵ １２ モータ駆動制御用ＣＰＵ １３ ドライバＩＣ １４ パルスモータ １６ フィルタ
Claims (1)
- 【請求項１】 外部からの入力信号に応答して、その入
力から所定の第１時間経過後に所定の出力信号を出力す
る信号処理装置であって、 前記外部信号を並列で入力するための割込ポートおよび
入力ポートと、 前記割込ポートへの信号入力をトリガとして、前記第１
所定時間を設定する手段と、 前記第１所定時間より短い第２所定時間内に前記入力ポ
ートへ入力された信号と前記割込ポートへの入力信号が
同じであるか否かを判別する手段と、 前記判別手段が前記入力ポートと前記割込ポートへの入
力信号が同じであると判別したときは、前記第１所定時
間経過後に出力ポートからの信号出力を許容し、異なる
場合は前記出力ポートからの信号出力を禁止するよう前
記出力ポートを制御する手段とを含む、信号処理装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6157660A JPH0822394A (ja) | 1994-07-08 | 1994-07-08 | 信号処理装置 |
| US08/498,798 US5727216A (en) | 1994-07-08 | 1995-07-06 | Signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6157660A JPH0822394A (ja) | 1994-07-08 | 1994-07-08 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0822394A true JPH0822394A (ja) | 1996-01-23 |
Family
ID=15654594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6157660A Withdrawn JPH0822394A (ja) | 1994-07-08 | 1994-07-08 | 信号処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5727216A (ja) |
| JP (1) | JPH0822394A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100209595B1 (ko) * | 1997-01-16 | 1999-07-15 | 구본준 | 인터럽트 발생장치 및 발생방법 |
| JP2008512907A (ja) * | 2004-09-07 | 2008-04-24 | フリースケール セミコンダクター インコーポレイテッド | 装置およびその制御インターフェース |
| US8452428B2 (en) * | 2008-11-10 | 2013-05-28 | Broadcom Corporation | Method and system for detecting and identifying electronic accessories or peripherals |
| US8467890B2 (en) * | 2008-11-10 | 2013-06-18 | Broadcom Corporation | Method and system for detecting interrupts from detachable electronic accessories or peripherals |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4550382A (en) * | 1982-09-21 | 1985-10-29 | Xerox Corporation | Filtered inputs |
| US4631683A (en) * | 1984-08-29 | 1986-12-23 | General Electric Company | Acoustic detection of contact between cutting tool and workpiece |
| US5018342A (en) * | 1990-04-13 | 1991-05-28 | Ford New Holland, Inc. | Method for shear bar adjustment in a forage harvester |
-
1994
- 1994-07-08 JP JP6157660A patent/JPH0822394A/ja not_active Withdrawn
-
1995
- 1995-07-06 US US08/498,798 patent/US5727216A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5727216A (en) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100227350B1 (ko) | 마이크로컴퓨터 시스템의 고장감시장치 | |
| US4422751A (en) | Original feed control unit | |
| EP0105667A1 (en) | Filtered inputs | |
| JP2610332B2 (ja) | 画像形成装置 | |
| US5727216A (en) | Signal processor | |
| JP3068358B2 (ja) | ファンモータ故障検出手段を有する画像形成装置および画像形成装置 | |
| US4656634A (en) | Skew insensitive fault detect and signal routing device | |
| JPS60124748A (ja) | ウオツチドツグタイマのセツト方式 | |
| JP2009093096A (ja) | 画像形成装置 | |
| JP3682497B2 (ja) | 画像形成装置 | |
| JP4112874B2 (ja) | コネクタ着脱検出方法およびインタフェース装置 | |
| US5495314A (en) | Image forming apparatus controlled by microcomputer | |
| JP2960795B2 (ja) | 画像形成装置の光学系制御方法 | |
| US6658501B1 (en) | Printer device having a function of preventing malfunctions owing to an abnormal signal leaking out from an external recording device | |
| JPS61101356A (ja) | シ−ト搬送装置 | |
| JP2914204B2 (ja) | ファクシミリ装置 | |
| JPS5855535B2 (ja) | 車両用マルチコンピユ−タ装置 | |
| JP2000221225A (ja) | 断線検知装置及び該断線検知装置を備えた画像入力装置 | |
| JPH0827304B2 (ja) | 故障検出装置 | |
| JPH0624539A (ja) | ラベル剥離機のセンサー入力回路 | |
| JP2004127166A (ja) | Ｕｓｂターゲット機器 | |
| JPS5874440A (ja) | 用紙づまり検出装置 | |
| JPS59188626A (ja) | 複写機の異常処理方式 | |
| JPS61110242A (ja) | マイクロコンピユ−タの割込み信号検出方法 | |
| JPH0683643A (ja) | 機械スイッチによるｃｐｕの割込み処理制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |