JPH08227383A

JPH08227383A - 仮想アドレス計算機

Info

Publication number: JPH08227383A
Application number: JP7031178A
Authority: JP
Inventors: Yasuhiko Nakajima; 康彦中島; Yoshihiro Kusano; 義博草野
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-02-20
Filing date: 1995-02-20
Publication date: 1996-09-03

Abstract

(57)【要約】【目的】本発明は、実アドレス空間のデータである主
記憶装置のデータを仮想アドレス空間に割り付けて取り
扱う仮想アドレス計算機に関し、アドレス変換にかかる
オーバヘッドを削減することを目的とする。【構成】主記憶装置１と中央処理装置２と付加演算装
置３とをそなえるとともに、中央処理装置２および付加
演算装置３に、仮想アドレスを実アドレスに変換する中
央処理装置用アドレス変換機構４および付加演算装置用
アドレス変換機構５をそれぞれそなえてなる仮想アドレ
ス計算機において、中央処理装置２に、中央処理装置用
アドレス変換機構４のみを用いてアドレス変換を行なう
第１のアドレス変換方式と、中央処理装置用アドレス変
換機構４および付加演算装置用アドレス変換機構５の両
方を用いてアドレス変換を行なう第２のアドレス変換方
式とのいずれか一方に選択的に切り替えて仮想アドレス
から実アドレスへの変換を実行させる切替手段６をそな
えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、処理装置において、実
アドレス空間のデータである主記憶装置のデータを仮想
アドレス空間に割り付けて取り扱う仮想アドレス計算機
に関する。

【０００２】

【従来の技術】近年、汎用計算機，ワークステーション
又はパーソナルコンピュータ等の一般的な計算機におい
ては、中央処理装置からの命令により主記憶装置のデー
タを参照する際に仮想アドレス空間を用いている。図５
は上述の仮想アドレス空間を用いた一般的な仮想アドレ
ス計算機を示すブロック図であり、この図５に示す仮想
アドレス計算機１００は、中央処理装置１０１，付加演
算装置１０２及び主記憶装置１０３をそなえている。

【０００３】ここで、中央処理装置１０１は、主記憶装
置１０３のデータに基づいて処理を行なうものであり、
中央処理装置１０１は、仮想アドレスと仮想アドレスに
対応する実アドレスとのアドレス変換対をアドレス変換
情報として保持するＴＬＢ（Translation Look-aside B
uffer ）１０４をそなえており、このＴＬＢ１０４は例
えば図６に示すような構成を有している。

【０００４】また、この中央処理装置１０１は、ＴＬＢ
１０４に仮想アドレスに対応する実アドレスが保持され
ていない場合には主記憶装置１０３上のアドレス変換テ
ーブル１０６を参照して、例えば後述する図７に示すよ
うにアドレス変換を行なうとともに当該アドレス変換結
果をアドレス変換対として、ハードウェア制御によりＴ
ＬＢ１０４に登録する動的アドレス変換機構として機能
するようになっている。

【０００５】さらに、付加演算装置１０２は、中央処理
装置１０３からの命令に応じ主記憶装置１０３のデータ
に基づいてベクトル演算等の付加演算を行なうものであ
り、主記憶装置１０３からロードされて保持されるアド
レス変換情報に基づいて仮想アドレスから実アドレスへ
の変換を行なう静的アドレス変換機構１０５をそなえて
いる。

【０００６】主記憶装置１０３は、中央処理装置１０１
における処理及び付加演算装置１０２における付加演算
を行なうためのデータを格納するものであり、中央処理
装置１０１のＴＬＢ１０４に仮想アドレスに対応する実
アドレスが保持されていない場合にアドレス変換を行な
うための参照用のアドレス変換テーブル１０６をそなえ
ている。

【０００７】ここで、このアドレス変換テーブル１０６
は、例えば図７に示すように、セグメントテーブル１０
６Ａとページテーブル１０６Ｂとにより構成されてお
り、これらのセグメントテーブル１０６Ａ及びページテ
ーブル１０６Ｂにより仮想アドレス（例えばアドレス当
たり３２ビット）１０８のデータ及び対応する実アドレ
スのデータ等を、例えば５１２ＫＢ程度格納できるよう
になっている。

【０００８】また、この主記憶装置１０３は、例えば図
８に示すような、付加演算装置１０２の静的アドレス変
換機構１０５にてアドレス変換を行なうためのアドレス
変換情報１０７をそなえている。このような構成によ
り、図５に示す仮想アドレス計算機１００においては、
中央処理装置１０１においては、ＴＬＢ１０４を参照す
ることにより仮想アドレスに対応する実アドレスを検索
する一方、付加演算装置１０２においては、静的アドレ
ス変換機構１０５により仮想アドレスから実アドレスを
検索し、それぞれ、検索された実アドレスを用いて主記
憶装置１０３にアクセスすることができる。

【０００９】また、中央処理装置１０１において、ＴＬ
Ｂ１０４に仮想アドレスに対応する実アドレスが保持さ
れていない場合には主記憶装置１０３上のアドレス変換
テーブル１０６を参照して、例えば図７に示すようにア
ドレス変換が行なわれる。即ち、この図７に示すよう
に、３２ビットにより構成される仮想アドレス１０８か
ら実アドレス１０９を検索する際には、まず、仮想アド
レス１０８の先頭の１０ビットにより構成されるセグメ
ントＩＤ（Segment-ID) １０８Ａの値に基づいて、セグ
メントテーブル１０６Ａからページテーブルベースを検
索する。

【００１０】そして、検索されたページテーブルベース
と、仮想アドレス１０８の先頭の１０ビットに続く７ビ
ットにより構成されるページＩＤ（Page-ID)１０８Ｂの
値とに基づいて、ページテーブル１０６Ｂからページフ
レームナンバーを検索する。これにより、ページテーブ
ル１０６Ｂにより検索されたページフレームナンバーと
仮想アドレスの最終１５ビットにより構成されるオフセ
ットとにより構成された実アドレス１０９を求めること
ができる。

【００１１】なお、アドレス変換テーブル１０６により
アドレス変換が行なわれると、当該アドレス変換結果を
アドレス変換対としてＴＬＢ１０４に登録される。とこ
ろで、上述のＴＬＢ１０４におけるアドレス変換のペー
ジサイズ（アドレス情報のマッピング単位）は、例えば
数ＫＢ〜数十ＫＢ程度である一方、静的アドレス変換機
構１０５のページサイズは、例えば数ＭＢ〜数十ＭＢで
あり、ＴＬＢ１０４のアドレス変換よりも非常に大き
い。

【００１２】即ち、ＴＬＢ１０４全体においては数ＭＢ
程度のアドレス変換のためのデータ量を格納することが
できるのに対して、静的アドレス変換機構１０５におい
ては、数ＧＢ程度のアドレス変換情報を有することがで
きる。

【００１３】

【発明が解決しようとする課題】しかしながら、このよ
うな一般的な仮想アドレス計算機１００においては、仮
想アドレスを固定長のページサイズでマッピングしてい
るが、システム規模の拡大化に伴って仮想アドレス空間
が増加しており、中央処理装置１０１におけるアドレス
変換のためのＴＬＢ１０４の容量が仮想アドレス空間に
比して少なくなる。

【００１４】従って、仮想アドレスから実アドレスへの
変換の際に主記憶装置１０３のアドレス変換テーブル１
０６を参照する頻度が多くなるので、アドレス変換のた
めのオーバヘッド（ユーザが使用できる時間以外の時
間）が多くなり、処理速度が遅くなるという課題があ
る。一方、主記憶装置１０３をアクセスする付加演算装
置１０２の静的アドレス変換機構１０５においては、ア
ドレス変換情報１０７を一旦ロードすれば、アドレス変
換のオーバヘッドはない。

【００１５】本発明はこのような課題に鑑み創案された
もので、中央処理装置において、動的アドレス変換機構
に加えて、付加演算装置の静的アドレス変換機構を参照
する機構を設けることにより、ＴＬＢとアドレス変換テ
ーブルとの間のデータの入れ換えを削減し、アドレス変
換にかかるオーバヘッドを削減することができる、仮想
アドレス計算機を提供することを目的とする。

【００１６】

【課題を解決するための手段】図１は本発明の原理ブロ
ック図であり、この図１に示す仮想アドレス計算機は、
各種データを記憶する主記憶装置１，主記憶装置１のデ
ータに基づいて処理を行なう中央処理装置２及び中央処
理装置２からの命令に応じ主記憶装置１のデータに基づ
いて付加演算を行なう付加演算装置３をそなえている。

【００１７】また、中央処理装置２及び付加演算装置３
には、それぞれ、仮想アドレスを実アドレスに変換する
中央処理装置用アドレス変換機構４及び付加演算装置用
アドレス変換機構５をそなえており、これにより、中央
処理装置２および付加演算装置３が実アドレス空間であ
る主記憶装置１のデータを仮想アドレス空間に割り付け
て取り扱うことができるようになっている。

【００１８】さらに、中央処理装置２は、中央処理装置
用アドレス変換機構４のみを用いてアドレス変換を行な
う第１のアドレス変換方式と、中央処理装置用アドレス
変換機構４および付加演算装置用アドレス変換機構５の
両方を用いてアドレス変換を行なう第２のアドレス変換
方式とのいずれか一方に選択的に切り替えて仮想アドレ
スから実アドレスへの変換を実行させる切替手段６をそ
なている（請求項１）。

【００１９】また、中央処理装置用アドレス変換機構４
が、仮想アドレスと仮想アドレスに対応する実アドレス
とのアドレス変換対をアドレス変換情報として保持する
アドレス変換バッファ４Ａを有し、アドレス変換バッフ
ァ４Ａに仮想アドレスに対応する実アドレスが保持され
ていない場合には主記憶装置上のアドレス変換テーブル
を参照してアドレス変換を行なうとともに当該アドレス
変換結果をアドレス変換対としてアドレス変換バッファ
に登録する動的アドレス変換機構とし、付加演算装置用
アドレス変換機構５が、主記憶装置１からロードされて
保持されるアドレス変換情報に基づいて仮想アドレスか
ら実アドレスへの変換を行なう静的アドレス変換機構と
することができる（請求項２）。

【００２０】この場合においては、付加演算装置用アド
レス変換機構５と同一のアドレス変換情報を保持する静
的アドレス変換機構を、中央処理装置２にそなえること
ができ（請求項３）、さらに、主記憶装置１から付加演
算装置用アドレス変換機構５にアドレス変換情報をロー
ドする際には、同一のアドレス変換情報を中央処理装置
２の静的アドレス変換機構にもロードすることができる
（請求項４）。

【００２１】また、切替手段６により第２のアドレス変
換方式に切り替えた場合には、中央処理装置用アドレス
変換機構４に保持されるアドレス変換情報と付加演算装
置用アドレス変換機構５に保持されるアドレス変換情報
とを同時に参照することができ、この場合においては、
付加演算装置用アドレス変換機構５によりアドレス変換
結果が得られなかった場合、中央処理装置用アドレス変
換機構４によるアドレス変換結果を用いることができる
一方（請求項６）、付加演算装置用アドレス変換機構５
によりアドレス変換結果が得られた場合、中央処理装置
用アドレス変換機構４によるアドレス変換動作を無効と
することができる（請求項７）。

【００２２】

【作用】上述の本発明の仮想アドレス計算機では、中央
処理装置２において、主記憶装置１のデータに基づいて
処理を行なうが、この中央処理装置２では、切替手段６
により切り替えられたアドレス変換方式に基づいて、仮
想アドレスを実アドレスに変換することにより、実アド
レス空間である主記憶装置１のデータを仮想アドレス空
間に割り付けて取り扱っている。

【００２３】即ち、中央処理装置２の切替手段６では、
中央処理装置用アドレス変換機構４のみを用いてアドレ
ス変換を行なう第１のアドレス変換方式と、中央処理装
置用アドレス変換機構４および付加演算装置用アドレス
変換機構５の両方を用いてアドレス変換を行なう第２の
アドレス変換方式とのいずれか一方に選択的に切り替え
て仮想アドレスから実アドレスへの変換を実行させてい
る。

【００２４】また、付加演算装置３では、中央処理装置
２からの命令に応じ主記憶装置１のデータに基づいて付
加演算を行なうが、この付加演算装置３においても、付
加演算装置用アドレス変換機構５により、仮想アドレス
を実アドレスに変換することにより、中央処理装置２で
は、実アドレス空間である主記憶装置１のデータを仮想
アドレス空間に割り付けて取り扱っている（請求項
１）。

【００２５】また、中央処理装置用アドレス変換機構４
では、アドレス変換バッファに仮想アドレスに対応する
実アドレスが保持されていない場合には主記憶装置１上
のアドレス変換テーブルを参照してアドレス変換を行な
うとともに当該アドレス変換結果をアドレス変換対とし
てアドレス変換バッファに登録する一方、付加演算装置
用アドレス変換機構５が、主記憶装置１からロードされ
て保持されるアドレス変換情報に基づいて仮想アドレス
から実アドレスへの変換を行なう（請求項２）。

【００２６】この場合においては、付加演算装置用アド
レス変換機構５と同一のアドレス変換情報を保持する静
的アドレス変換機構が、中央処理装置２にそなえること
により、動的アドレス変換機構に加えて、付加演算装置
の静的アドレス変換機構を参照する機構が設けられてい
る（請求項３）。さらに、主記憶装置１から付加演算装
置用アドレス変換機構５にアドレス変換情報をロードす
る際には、同一のアドレス変換情報を中央処理装置２の
静的アドレス変換機構にもロードすることにより、動的
アドレス変換機構に加えて、付加演算装置の静的アドレ
ス変換機構を参照する機構を設けることができる（請求
項４）。

【００２７】また、切替手段６により第２のアドレス変
換方式に切り替えた場合には、中央処理装置用アドレス
変換機構４に保持されるアドレス変換情報と付加演算装
置用アドレス変換機構５に保持されるアドレス変換情報
とを同時に参照し、付加演算装置用アドレス変換機構５
によりアドレス変換結果が得られなかった場合、中央処
理装置用アドレス変換機構４によるアドレス変換結果を
用いる一方（請求項６）、付加演算装置用アドレス変換
機構５によりアドレス変換結果が得られた場合、中央処
理装置用アドレス変換機構４によるアドレス変換動作を
無効とする（請求項７）。

【００２８】

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図２は本発明の一実施例にかかる仮想アド
レス計算機を詳細に示すブロック図であるが、この図２
に示すように、本実施例にかかる仮想アドレス計算機
は、各種データを記憶する主記憶装置１，主記憶装置１
のデータに基づいて処理を行なう中央処理装置２及び中
央処理装置２からの命令に応じ主記憶装置１のデータに
基づいて付加演算を行なう付加演算装置３をそなえてい
る。

【００２９】ここで、付加演算装置３は、仮想アドレス
７を実アドレス８に変換する静的アドレス変換機構（付
加演算装置用アドレス変換機構）５をそなえており、こ
の静的アドレス変換機構５は、主記憶装置１からロード
されて保持されるアドレス変換情報１Ｂに基づいて仮想
アドレス７から実アドレス８への変換を行なうものであ
る。

【００３０】なお、このアドレス変換情報１Ｂは、前述
の図８にて示したもの（符号１０７参照）と同様のもの
を用いることができる。即ち、付加演算装置３において
は、静的アドレス変換機構５により、実アドレス空間で
ある主記憶装置１のデータを仮想アドレス空間に割り付
けて取り扱うことができるようになっている。

【００３１】なお、この付加演算装置３の静的アドレス
変換機構５においては、ページＩＤ７Ｂ及びオフセット
７Ｃにより構成された仮想アドレス７を用いて変換を行
ない、変換結果９から実アドレス８を求めるようになっ
ている。また、中央処理装置２は、仮想アドレスを実ア
ドレスに変換する動的アドレス変換機構（中央処理装置
用アドレス変換機構）４をそなえるとともに、静的アド
レス変換機構５と同一のアドレス変換情報を保持する静
的アドレス変換機構５Ａをそなえている。

【００３２】ここで、動的アドレス変換機構４において
は、仮想アドレスを実アドレスに変換するためのＴＬＢ
（Translation Look-aside Buffer,アドレス変換バッフ
ァ）４Ａをそなえており、アドレス変換バッファ４Ａに
仮想アドレスに対応する実アドレスが保持されていない
場合には主記憶装置１上のアドレス変換テーブル１Ａを
参照してアドレス変換を行なうとともに当該アドレス変
換結果をアドレス変換対としてアドレス変換バッファ４
Ａに登録するようになっている。

【００３３】なお、上述のアドレス変換バッファ４Ａと
しては、前述の図６にて示したもの（符号１０４参照）
と同様のものを適用することができるほか、アドレス変
換テーブル１Ａについても、前述の図７にて示したもの
と同様に仮想アドレスから実アドレスへのアドレス変換
を行なうことができる。さらに、図３に示すように、静
的アドレス変換機構５Ａにおいては、主記憶装置１から
付加演算装置用アドレス変換機構５にアドレス変換情報
１Ｂをロードする際には、同一のアドレス変換情報１Ｂ
をロードするようになっている。

【００３４】また、６はアドレス変換方式指定レジスタ
（切替手段）であり、このアドレス変換方式指定レジス
タ６は、例えば“０”又は“１”のビット情報に基づい
て、動的アドレス変換機構４のみを用いてアドレス変換
を行なう第１のアドレス変換方式と、動的アドレス変換
機構４および静的アドレス変換機構５の両方を用いてア
ドレス変換を行なう第２のアドレス変換方式とのいずれ
か一方に選択的に切り替えて仮想アドレスから実アドレ
スへの変換を実行させるものである。

【００３５】これにより、中央処理装置２においても、
実アドレス空間である主記憶装置１のデータを仮想アド
レス空間に割り付けて取り扱うことができるようになっ
ている。ここで、中央処理装置２の動的アドレス変換機
構４においては、セグメントＩＤ７Ａ，ページＩＤ７Ｂ
及びオフセット７Ｃにより構成された仮想アドレス７を
用いて変換を行ない、変換結果９から実アドレス８を求
めるようになっている。

【００３６】また、静的アドレス変換機構５Ａにおいて
も、前述の静的アドレス変換機構５と同様に、ページＩ
Ｄ７Ｂ及びオフセット７Ｃにより構成された仮想アドレ
ス７を用いて変換を行ない、変換結果９から実アドレス
８を求めるようになっている。なお、１０は動的アドレ
ス変換機構４又は静的アドレス変換機構５から変換され
た変換結果のいずれかを選択して主記憶装置１にアクセ
スするための実アドレスとするための選択器である。

【００３７】上述の構成により、本発明の一実施例にか
かる仮想アドレス計算機の動作を、図４に示すフローチ
ャートを用いて以下に説明する。まず、中央処理装置２
におけるＯＳ（Operating System）では、プロセス起動
時において、中央処理装置２の動的アドレス変換機構４
のみを使用する第１のアドレス変換方式か又は静的アド
レス変換機構５Ａおよび中央処理装置２が有する動的ア
ドレス変換機構４の両方を使用する第２のアドレス変換
方式の何れかを選択し、その選択結果に応じてアドレス
変換指定レジスタ６の値を設定する。

【００３８】即ち、第１のアドレス変換方式を選択し、
静的アドレス変換機構５Ａを使用しない場合は、アドレ
ス変換方式指定レジスタ６の値を“０”と設定する一
方、第２のアドレス変換方式を選択し、静的アドレス変
換機構５Ａを使用する場合は、アドレス変換方式指定レ
ジスタ６の値を“１”と設定するとともに、静的アドレ
ス変換機構５Ａに対してアドレス変換情報１Ｂをロード
する（ステップＡ１）。

【００３９】なお、付加演算装置３が有する静的アドレ
ス変換機構５に対して、アドレス変換情報１Ｂをロード
する際には、この付加演算装置３に対してロードされる
アドレス変換情報１Ｂを逐次、中央処理装置２の静的ア
ドレス変換機構５Ａに対しても分配している。即ち、付
加演算装置３及び中央処理装置２に対して、アドレス変
換情報を同時にロードすることができる。

【００４０】そして、プロセスが起動されると（ステッ
プＡ２）、中央処理装置２では、仮想アドレス７を生成
する（ステップＡ３）。また、主記憶装置１へのアクセ
スの際は、以下のステップＡ４〜ステップＡ１２に示す
ようなハードウェア又はソフトウェア処理に基づいて、
仮想アドレス７を実アドレス８に変換される。即ち、中
央処理装置２においては、上述のステップＡ１における
ＯＳにより設定されたアドレス変換指定レジスタ６の内
容を参照し（ステップＡ４）、アドレス変換方式指定レ
ジスタ６の値が“０”の場合は、動的アドレス変換機構
４に属するアドレス変換バッファ４Ａのみを参照し（ス
テップＡ５の“０”ルートからステップＡ６）、上述の
仮想アドレス７に対応する実アドレス８を検索する。

【００４１】ここで、アドレス変換バッファ４Ａにおい
て、仮想アドレス７に対応する実アドレス８が登録され
ている場合は、アドレス変換を行ない、変換結果９を実
アドレス８として、主記憶装置１へのアクセスを行なう
（ステップＡ７）。また、アドレス変換バッファ４Ａに
おいて、仮想アドレス７に対応する実アドレス８が登録
されていない場合は、中央処理装置２では、主記憶装置
１上のアドレス変換テーブル１Ａを参照してアドレス変
換を行なって、主記憶装置１へのアクセスを行なう。ま
た、アドレス変換バッファ４Ａに、当該アドレス変換を
行なったアドレス変換対を登録する（ステップＡ８）。

【００４２】ところで、アドレス変換方式指定レジスタ
６の値が“１”の場合は、動的アドレス変換機構４に属
するアドレス変換バッファ４Ａ及び静的アドレス変換機
構５Ａに属するアドレス変換情報１Ｂを同時に参照する
（ステップＡ９）。次に、動的アドレス変換機構４によ
る動的アドレス変換に先行して、静的アドレス変換機構
５Ａによる静的アドレス変換を試みる（ステップＡ１
０）。

【００４３】ここで、静的アドレス変換機構５Ａに属す
るアドレス変換情報１Ｂに、仮想アドレス７に対応する
実アドレス８が登録されており、静的アドレス変換に成
功した場合は、変換結果９を実アドレス８として、この
実アドレス８を用いて主記憶装置１にアクセスする（ス
テップＡ１１の成功ルートからステップＡ１２）。な
お、この場合においては、動的アドレス変換機構４によ
るアドレス変換動作を無効とすることができる。即ち、
動的アドレス変換機構４におけるアドレス変換バッファ
４Ａの参照、主記憶装置１上のアドレス変換テーブル１
Ａの参照によるアドレス変換、および、アドレス変換バ
ッファ４Ａに対するアドレス変換対の登録を行なわな
い。

【００４４】また、静的アドレス変換機構５Ａに属する
アドレス変換情報１Ｂに、仮想アドレス７に対応する実
アドレス８が登録されておらず、静的アドレス変換に失
敗した場合は、動的アドレス変換機構４に属するアドレ
ス変換バッファ４Ａによるアドレス変換を試みる。アド
レス変換バッファ４Ａにおいて、仮想アドレス７に対応
する実アドレス８が登録されている場合は、前述の場合
と同様に、変換結果９を実アドレス８として用いること
により、主記憶装置１へのアクセスを行なう（ステップ
Ａ１１の失敗ルートからステップＡ７）。

【００４５】また、アドレス変換バッファ４Ａにも仮想
アドレス７に対応する実アドレス８が登録されていない
場合は、主記憶装置１上のアドレス変換テーブル１Ａを
参照してアドレス変換を行なって、主記憶装置１へのア
クセスを行なう。また、アドレス変換バッファ４Ａに、
当該アドレス変換を行なったアドレス変換対を登録する
（ステップＡ８）。

【００４６】なお、付加演算装置３においては、静的ア
ドレス変換機構５のみを使用して、仮想アドレス７から
実アドレス８を検索し、検索された実アドレスを用いて
主記憶装置１にアクセスすることができる。このよう
に、本発明の一実施例にかかる仮想アドレス計算機によ
れば、中央処理装置２においては、動的アドレス変換機
構４のみを用いてアドレス変換する第１のアドレス方式
と、動的アドレス変換機構４及び静的アドレス変換機構
５Ａを用いてアドレス変換を行なう第２のアドレス変換
方式とを切り替えることにより、中央処理装置２におい
ても、付加演算装置３と同様の静的アドレス変換を行な
うことができるので、中央処理装置２におけるアドレス
変換のためのアドレス変換バッファ４Ａを小容量のもの
としても、主記憶装置１のアドレス変換テーブルを参照
及び変換対の入れ換えを削減することができ、アドレス
変換のためのオーバヘッドを削減でき、処理速度が向上
する利点がある。

【００４７】なお、上述の本実施例においては、中央処
理装置２に、付加演算装置３と同様の静的アドレス変換
機構５Ａをそなえ、第１のアドレス変換方式と第２のア
ドレス変換方式とを切り替えてアドレス変換を行なう場
合について詳述したが、これに限定されず、中央処理装
置２において、付加演算装置３の静的アドレス変換機構
５を参照することにより、第１のアドレス変換方式と第
２のアドレス変換方式とを切り替えてもよく、このよう
にしても、上述したような利点が得られることはいうま
でもない。

【００４８】

【発明の効果】以上詳述したように、本発明の仮想アド
レス計算機によれば、中央処理装置において、中央処理
装置用アドレス変換機構のみを用いてアドレス変換する
第１のアドレス方式と、中央処理装置用アドレス変換機
構及び付加演算装置用アドレス変換機構を用いてアドレ
ス変換を行なう第２のアドレス変換方式とのいずれか一
方に選択的に切り替えて、仮想アドレスから実アドレス
への変換を実行することを通して、中央処理装置におい
ても付加演算装置と同様の静的アドレス変換を行なうこ
とができ、例えば、中央処理装置におけるアドレス変換
のためのアドレス変換バッファに小容量のものを用いて
も、主記憶装置のアドレス変換テーブルを参照及び変換
対の入れ換えを削減することができ、アドレス変換のた
めのオーバヘッドを削減でき、処理速度が向上する利点
がある。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明の一実施例にかかる仮想アドレス計算機
を詳細に示すブロック図である。

【図３】本発明の一実施例にかかる仮想アドレス計算機
の概略を示すブロック図である。

【図４】本発明の一実施例にかかる仮想アドレス計算機
の動作を説明するためのフローチャートである。

【図５】一般的な仮想アドレス計算機を示すブロック図
である。

【図６】一般的な仮想アドレス計算機におけるアドレス
変換バッファの内容を示す図である。

【図７】一般的な仮想アドレス計算機における主記憶装
置のアドレス変換テーブルによるアドレス変換を説明す
るための図である。

【図８】一般的な仮想アドレス計算機における主記憶装
置に格納されているアドレス変換情報を示す図である。

【符号の説明】

１主記憶装置１Ａアドレス変換テーブル１Ｂアドレス変換情報２中央処理装置３付加演算装置４動的アドレス変換機構（中央処理装置用アドレス変
換機構）４Ａアドレス変換バッファ５，５Ａ静的アドレス変換機構（付加演算装置用アド
レス変換機構）６アドレス変換方式指定レジスタ（切替手段）７仮想アドレス８実アドレス９変換結果１０選択器１００仮想アドレス計算機１０１中央処理装置１０２付加演算装置１０３主記憶装置１０４動的アドレス変換機構（ＴＬＢ）１０５静的アドレス変換機構１０６アドレス変換テーブル１０６Ａセグメントテーブル１０６Ｂページテーブル１０７アドレス変換情報１０８仮想アドレス１０８ＡセグメントＩＤ１０８ＢページＩＤ１０８Ｃオフセット１０９実アドレス

Claims

【特許請求の範囲】

【請求項１】各種データを記憶する主記憶装置と、該主記憶装置のデータに基づいて処理を行なう中央処理
装置と、該中央処理装置からの命令に応じ該主記憶装置のデータ
に基づいて付加演算を行なう付加演算装置とをそなえる
とともに、該中央処理装置および該付加演算装置が実アドレス空間
である該主記憶装置のデータを仮想アドレス空間に割り
付けて取り扱うべく、該中央処理装置および該付加演算
装置に、仮想アドレスを実アドレスに変換する中央処理
装置用アドレス変換機構および付加演算装置用アドレス
変換機構をそれぞれそなえてなる仮想アドレス計算機に
おいて、該中央処理装置に、該中央処理装置用アドレス変換機構のみを用いてアドレ
ス変換を行なう第１のアドレス変換方式と、該中央処理
装置用アドレス変換機構および該付加演算装置用アドレ
ス変換機構の両方を用いてアドレス変換を行なう第２の
アドレス変換方式とのいずれか一方に選択的に切り替え
て仮想アドレスから実アドレスへの変換を実行させる切
替手段がそなえられていることを特徴とする、仮想アド
レス計算機。
【請求項２】該中央処理装置用アドレス変換機構が、仮想アドレスと該仮想アドレスに対応する実アドレスと
のアドレス変換対をアドレス変換情報として保持するア
ドレス変換バッファを有し、該アドレス変換バッファに
仮想アドレスに対応する実アドレスが保持されていない
場合には該主記憶装置上のアドレス変換テーブルを参照
してアドレス変換を行なうとともに当該アドレス変換結
果をアドレス変換対として該アドレス変換バッファに登
録する動的アドレス変換機構であり、該付加演算装置用アドレス変換機構が、該主記憶装置からロードされて保持されるアドレス変換
情報に基づいて仮想アドレスから実アドレスへの変換を
行なう静的アドレス変換機構であることを特徴とする、
請求項１記載の仮想アドレス計算機。
【請求項３】該付加演算装置用アドレス変換機構と同
一のアドレス変換情報を保持する静的アドレス変換機構
が、該中央処理装置にそなえられていることを特徴とす
る、請求項２記載の仮想アドレス計算機。
【請求項４】該主記憶装置から該付加演算装置用アド
レス変換機構にアドレス変換情報をロードする際には、
同一のアドレス変換情報を該中央処理装置の該静的アド
レス変換機構にもロードすることを特徴とする、請求項
３記載の仮想アドレス計算機。
【請求項５】該切替手段により前記第２のアドレス変
換方式に切り替えた場合には、該中央処理装置用アドレ
ス変換機構に保持されるアドレス変換情報と該付加演算
装置用アドレス変換機構に保持されるアドレス変換情報
とを同時に参照することを特徴とする、請求項１〜請求
項４のいずれかに記載の仮想アドレス計算機。
【請求項６】該付加演算装置用アドレス変換機構によ
りアドレス変換結果が得られなかった場合、該中央処理
装置用アドレス変換機構によるアドレス変換結果を用い
ることを特徴とする、請求項５記載の仮想アドレス計算
機。
【請求項７】該付加演算装置用アドレス変換機構によ
りアドレス変換結果が得られた場合、該中央処理装置用
アドレス変換機構によるアドレス変換動作を無効とする
ことを特徴とする、請求項５記載の仮想アドレス計算
機。