JPH08227584A - 三状態センス増幅器 - Google Patents

三状態センス増幅器

Info

Publication number
JPH08227584A
JPH08227584A JP7270251A JP27025195A JPH08227584A JP H08227584 A JPH08227584 A JP H08227584A JP 7270251 A JP7270251 A JP 7270251A JP 27025195 A JP27025195 A JP 27025195A JP H08227584 A JPH08227584 A JP H08227584A
Authority
JP
Japan
Prior art keywords
transistor
control
channel type
transistors
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7270251A
Other languages
English (en)
Inventor
Hsindao Lu
ル シンダオ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH08227584A publication Critical patent/JPH08227584A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018557—Coupling arrangements; Impedance matching circuits
    • H03K19/018571—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS
    • H03K19/018578—Coupling arrangements; Impedance matching circuits of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09425—Multistate logic
    • H03K19/09429—Multistate logic one of the states being the high impedance or floating state

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 データバスを直接駆動することにより、パス
ゲートが不要で小さい装置で済む、三状態可能なセンス
増幅器を得る。 【解決手段】 本センス増幅器１は基準電圧に接続され
た制御トランジスタ１５と、該トランジスタと電源電圧
との間に接続された第１、第２、の直列回路とを含む。
第１の直列回路は第１のチャネル型の第１のトランジス
タ１７と第２のチャネル型の第２のトランジスタ１９と
を含む。第２の直列回路は第１のチャネル型の第３のト
ランジスタ２１と第２のチャネル型の第４のトランジス
タ２３とを含む。第１のチャネル型の第５のトランジス
タ３１と第２のチャネル型の第６のトランジスタ３３と
が電源電圧と第３、第４のトランジスタの接続点との間
に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は電流ミラーセンス増
幅器に関するものであり、特に三状態出力を有する電流
ミラーセンス増幅器に関するものである。
【０００２】
【従来の技術】Ｘ８またはそれより高次のアーキテクチ
ャを用いるランダムアクセスメモリ（ＲＡＭ）におい
て、回路で使われるバスの数を減らすために、入出力間
でデータバスを共有することがしばしば必要になる。入
出力間でバスを共有するには、書込み動作中回路のセン
ス増幅器が真に三状態であることが要求される。通常こ
の要求を実現するためにセンス増幅器とデータバスとの
間にパスゲートを用いて、入力データドライバによりデ
ータがデータバスに加えられている書込み動作中、セン
ス増幅器の出力をバスから分離している。この種の回路
ではデータバスが長いときに、電流ミラーとデータバス
間に大きなパスゲートを用いることが必要となる。
【０００３】
【発明が解決しようとする課題】データバスを適切に駆
動するために通常パスゲートは大きく、そのためにチッ
プ上で大きな面積を占める。したがってパスゲートを除
くことが望ましい。本発明の目的は、センス増幅器が最
も小さい装置を用いてデータバスを直接駆動することに
より、チップ上に占める面積が少なくて済むようにした
三状態可能な電流ミラーセンス増幅器を提供することで
ある。
【０００４】
【課題を解決するための手段】上記課題を解決するため
の本発明によるセンス増幅器は電圧源端子と基準電圧端
子と、基準電圧端子に接続されている制御トランジスタ
とを有する。第１、第２、第３、第４の直列回路が制御
トランジスタと電圧源端子との間に接続されていて、各
回路には第１のチャネル型の第１のトランジスタと、第
２のチャネル型の第２のトランジスタとが含まれてい
る。第１のチャネル型の第１と第２のトランジスタのう
ち一方は、電圧源端子と第１と第２の直列回路の第１の
チャネル型のトランジスタの制御電極との間に接続され
ている。第１と第２のトランジスタのうち他方は、電圧
源端子と第３と第４の直列回路の第１のチャネル型のト
ランジスタの制御電極との間に接続されている。第１の
チャネル型の第３と第４のトランジスタのうち一方は、
第１と第２の直列回路の第１のチャネル型のトランジス
タの制御電極と第２の直列回路のトランジスタの接続点
との間に接続されている。前記第３と第４のトランジス
タのうち他方は、第３と第４の直列回路の第１のチャネ
ル型のトランジスタの制御電極と第４の直列回路のトラ
ンジスタの接続点との間に接続されている。好ましく
は、第１のチャネル型はＰチャネルであり、第２のチャ
ネル型はＮチャネルである。制御トランジスタは第２の
チャネル型である。制御トランジスタの構造は、第１と
第２の直列回路と基準電圧端子との間にあるトランジス
タと、第３と第４の直列回路と基準電圧端子との間にあ
るトランジスタとを含むものであることが好ましい。
【０００５】
【発明の実施の態様】最初に図１を参照すると、従来の
電流ミラーセンス増幅器回路１が示してある。センス増
幅器回路１に含まれる一対のＩ／Ｏ端子３と５はそれぞ
れ一対のパスゲート１１と１３とを経由して、データ
（ＤＡＴＡ）バス７とデータバー（ＤＡＴＡバー）バス
９とに接続されている。センス増幅器回路１には更に、
電圧源とＮチャネルのセンス増幅器制御トランジスタ１
５との間に一対の同じ回路が含まれている。制御トラン
ジスタ１５はノードｄとアースまたは基準電圧との間に
接続されていて、そのゲートに加えられるセンス増幅器
制御信号ＳＡにより制御される。電圧源と制御トランジ
スタ１５との間にある同じ回路の各々は、Ｐチャネルト
ランジスタ１７，１７ａとそれに直列に接続されている
Ｎチャネルトランジスタ１９，１９ａ、ならびに両トラ
ンジスタ１７−１９と１７ａ−１９ａの接続点にそれぞ
れ接続されている端子３，５とを含む第１の回路径路を
有する。電圧源と制御トランジスタ１５との間にある第
２の回路径路は、Ｐチャネルトランジスタ２１，２１ａ
と、それと直列接続されているＮチャネルトランジスタ
２３，２３ａとを含み、Ｐチャネルトランジスタ２１，
２１ａのゲートとドレーンはトランジスタ１７，１７ａ
のゲートに接続されている。付随するＲＡＭのビット線
から出力されるデータ信号Ｄはトランジスタ１９と２３
ａのゲートに加えられ、データバー信号Ｄバーはトラン
ジスタ１９ａと２３のゲートに加えられる。
【０００６】動作時、最初にトランジスタ１７と１７ａ
はオンまたはオフのいずれかになっている。もしトラン
ジスタ１７とまたは１７ａが最初オンならば、電源から
トランジスタ１７，１７ａとパスゲート１１と１３を通
ってデータバスとまたはデータバーバスへと流れる電流
径路があり、この径路を通って望ましくない漏洩電流が
流れることがある。
【０００７】トランジスタ１９と１９ａのゲートに加え
られるデータＤとＤバー信号は一般的に０．２〜０．５
ボルトという非常に小さい差分信号であって、ＲＡＭの
ビット線から得られる。センス増幅器信号ＳＡがローの
とき、トランジスタ１５はオフである。そのためトラン
ジスタ１７，２１，１７ａ，２１ａのゲート電圧はハイ
で、これらのトランジスタもオフである。したがって、
Ｉ／Ｏ線３と５は有効でない。ＳＡがハイになると、ト
ランジスタ１５がオンになって、トランジスタ１９，２
３，１９ａと２３ａのドレーンにロー電圧が供給され
る。すると、ＤＡＴＡがハイのとき、トランジスタ１７
と２１がオンになり、ＤＡＴＡバーがハイのとき、トラ
ンジスタ１７ａと２１ａがオンになる。したがって、ト
ランジスタ１９，２３，１９ａ，２３ａのゲートに正の
データ信号が加わると、これらのトランジスタがオンに
なり、線３または５は電源電圧からトランジスタ１７ま
たは１７ａを経由する１Ｖt だけ低い電圧になって、線
３と５の他方はパスゲート１１と１３を経由してロー電
圧になる。
【０００８】ここで図２を参照すると、本発明による三
状態センス増幅器を示してあるが、図１のパスゲート１
１と１３が除かれている。この回路が図１の回路と異な
る点は、電源とトランジスタ１７，２１および１７ａ，
２１ａのゲートとの間にそれぞれＰチャネルトランジス
タ３１，３１ａが追加されていることと、トランジスタ
１７，２１と１７ａ，２１ａのゲートと、トランジスタ
２１，２３と１７ａ，１９ａとの間にそれぞれＰチャネ
ルトランジスタ３３，３３ａが追加されていることであ
る。トランジスタ３１，３１ａはそのゲートに加えられ
る制御信号ＣＴＲＬにより制御され、トランジスタ３
３，３３ａはそのゲートに加えられるＣＴＲＬ信号の反
転信号により制御される。ＣＴＲＬ信号はインバータ３
５を経由してトランジスタ３３と３３ａに達するように
なっている。更に、図１の制御トランジスタ１５が図２
では一対の制御トランジスタ１５，１５ａに置き換えら
れており、これらは共に同じＳＡ信号により制御され、
チップ上で組になって図１のトランジスタ１５と同じ場
所に形成することができる。しかし両者は２個の制御ト
ランジスタを使うために相互に分離されている。このこ
との利点は、ノードｄ１とｄ２とが分離されているの
で、ノードｄ１からノードｄ２にまたはその逆方向に電
流が流れることができないことである。言い換えると、
電流は左ループと右ループの間を流れることができな
い。
【０００９】この回路は図１について説明したのと同じ
ように働く。しかし追加された点は、電流ミラー負荷に
おけるトランジスタ３１，３１ａと３３，３３ａとをオ
ンまたはオフすることによって、センス増幅器制御信号
（ＳＡ）を用いてセンス増幅器を有効モードすなわち三
状態モードにすることである。ＣＴＲＬ信号とセンス増
幅器制御信号（ＳＡ）とは同じ信号源から供給される。
ＳＡがローのとき、ＣＴＲＬはローであり、ＳＡがハイ
のとき、ＣＴＲＬもハイである。
【００１０】センス増幅器入力（センス増幅器１５のゲ
ート）ＳＡと制御信号（ＣＴＲＬ）が共にハイのとき、
センス増幅器はイネーブルとなり、トランジスタ３１，
３１ａがオフになってトランジスタ１７，１７ａと２
１，２１ａのゲートを電圧源から分離する。電圧源がト
ランジスタ１７，１７ａと２１，２１ａのゲートから分
離されて、トランジスタ３３，３３ａと１５とがオンに
なっているので、トランジスタ１９，１９ａのドレーン
がアースまたは基準電圧になる。そうなることによっ
て、センス増幅器は標準的な働らきをするようになる。
【００１１】ＳＡ信号とＣＴＲＬ信号とが共にローのと
き、トランジスタ３１，３１ａはオンで、トランジスタ
３３，３３ａがオフになる。したがって、トランジスタ
１７，１７ａ，２１，２１ａがオフになり、出力ノード
から出力される電力がしゃ断されるので、この回路は完
全に三状態となって、パスゲート１１と１３がなくても
図１と同じ演算回路になる。具体的に言うと、この状態
ではトランジスタ３１と３１ａがオンになり、トランジ
スタ３３と３３ａがオフになる。するとトランジスタ１
７，１７ａと２１，２１ａのゲート電圧が電源電圧に向
かって上昇して、トランジスタ１７，１７ａ，２１，２
１ａはオフになる。したがって、漏洩電流は電源からＤ
ＡＴＡバス７とＤＡＴＡバーバス９に向かって流れな
い。
【００１２】また、追加したトランジスタ３１，３１
ａ，３３，３３ａとインバータ３５は、図１に示した従
来技術で必要なパスゲート１１と１３が要する場所より
もずっと狭い場所に収納されるようにすることができ
る。更に、バス７と９を駆動するのに要する駆動電力は
パスゲート固有の損失があったが、パスゲートがなけれ
ばそれがなくなる。そのためセンス増幅器の部品の大き
さが小さくて済む。
【００１３】以上ＰチャネルトランジスタとＮチャネル
トランジスタを特定して本回路を説明したが、例えばＰ
チャネルトランジスタをＮチャネルトランジスタに置き
換え、ＮチャネルトランジスタをＰチャネルトランジス
タに置き換えて、こうした変更を許容するために回路に
適当な変更を加えることにより、代替回路をつくること
ができる。特定の好ましい実施例について説明したが、
当業者には直ちに各種の変形例や修正例が明らかになる
であろう。したがって本発明の範囲は従来技術にかんが
みてできるだけ広く解釈すべきであり、その種の変形例
や修正例をすべて含むものである。
【００１４】以上の説明に関して、更に以下の項を開示
する。 （１）（ア）電圧源端子と基準電圧端子と、（イ）前記
基準電圧端子に接続され、第１の制御信号を受信するた
めの制御電極を有する制御トランジスタと、（ウ）前記
制御トランジスタと前記電圧源端子との間に接続された
第１のチャネル型の第１のトランジスタと第２のチャネ
ル型の第２のトランジスタとを含み、該第２のトランジ
スタは第１の出力信号を発生すると共に第１の入力信号
を受信するための制御電極を有する、第１の直列回路
と、（エ）前記制御トランジスタと前記電圧源端子との
間に接続された前記第１のチャネル型の第３のトランジ
スタと前記第２のチャネル型の第４のトランジスタとを
含み、該第４のトランジスタは第２の入力信号を受信す
るための制御信号を有する、第２の直列回路と、（オ）
前記電圧源端子と前記第１のチャネル型トランジスタの
制御電極との間に接続され、第２の制御信号を受信する
ための制御電極を有する前記第１のチャネル型の第５の
トランジスタと、（カ）前記第１のチャネル型のトラン
ジスタの前記制御電極と前記第３と第４のトランジスタ
の接続点との間に接続され、第３の制御信号を受信する
ための制御電極を有する前記第１のチャネル型の第６の
トランジスタと、を含むことを特徴とする、センス増幅
器。
【００１５】（２）第１項記載の装置において、前記第
１のチャネル型はＰチャネルであり、前記第２のチャネ
ル型はＮチャネルであることを特徴とする、センス増幅
器。
【００１６】（３）第１項記載の装置において、前記制
御トランジスタは前記第２のチャネル型であることを特
徴とする、センス増幅器。
【００１７】（４）第２項記載の装置において、前記制
御トランジスタはＮチャネル型であることを特徴とす
る、センス増幅器。
【００１８】（５）第１項記載の装置において更に、
（キ）前記制御トランジスタと前記電圧源端子との間に
接続された前記第１のチャネル型の第７のトランジスタ
と前記第２のチャネル型の第８のトランジスタとを含
み、該第８のトランジスタは第２の出力信号を発生する
と共に前記第２の入力信号を受信するための制御電極を
有する、第３の直列回路と、（ク）前記制御トランジス
タと前記電圧源端子との間に接続された前記第１のチャ
ネル型の第９のトランジスタと前記第２のチャネル型の
第１０のトランジスタとを含み、該第１０のトランジス
タは前記第１の入力信号を受信するための制御電極を有
する、第４の直列回路と、（ケ）前記電圧源と前記第７
と第９のトランジスタの制御電極との間に接続され、前
記第２の制御信号を受信するための制御電極を有する前
記第１のチャネル型の第１１のトランジスタと、（コ）
前記第７と第９のトランジスタの前記制御電極と前記第
７と第８のトランジスタの接続点との間に接続され、前
記第３の制御信号を受信するための制御電極を有する、
前記第１のチャネル型の第１２のトランジスタと、を含
むことを特徴とする、センス増幅器。
【００１９】（６）第２項記載の装置において、更に
（キ）前記制御トランジスタと前記電圧源端子との間に
接続された前記第１のチャネル型の第７のトランジスタ
と前記第２のチャネル型の第８のトランジスタとを含
み、該第８のトランジスタは第２の出力信号を発生する
と共に前記第２の入力信号を受信するための制御電極を
有する、第３の直列回路と、（ク）前記制御トランジス
タと前記電圧源端子との間に接続された前記第１のチャ
ネル型の第９のトランジスタと前記第２のチャネル型の
第１０のトランジスタとを含み、該第１０のトランジス
タは前記第１の入力信号を受信するための制御電極を有
する、第４の直列回路と、（ケ）前記電圧源と前記第７
と第９のトランジスタの制御電極との間に接続され、前
記第２の制御信号を受信するための制御電極を有する前
記第１のチャネル型の第１１のトランジスタと、（コ）
前記第７と第９のトランジスタの前記制御電極と前記第
９と第１０のトランジスタの接続点との間に接続され、
前記第３の制御信号を受信するための制御電極を有す
る、前記第１のチャネル型の第１２のトランジスタと、
を含むことを特徴とする、センス増幅器。
【００２０】（７）第３項記載の装置において更に、
（キ）前記制御トランジスタと前記電圧源端子との間に
接続された前記第１のチャネル型の第７のトランジスタ
と前記第２のチャネル型の第８のトランジスタとを含
み、該第８のトランジスタは第２の出力信号を発生する
と共に前記第２の入力信号を受信するための制御電極を
有する、第３の直列回路と、（ク）前記制御トランジス
タと前記電圧源端子との間に接続された前記第１のチャ
ネル型の第９のトランジスタと前記第２のチャネル型の
第１０のトランジスタとを含み、該第１０のトランジス
タは前記第１の入力信号を受信するための制御電極を有
する、第４の直列回路と、（ケ）前記電圧源と前記第７
と第９のトランジスタの制御電極との間に接続され、前
記第２の制御信号を受信するための制御電極を有する前
記第１のチャネル型の第１１のトランジスタと、（コ）
前記第７と第９のトランジスタの前記制御電極と前記第
９と第１０のトランジスタの接続点との間に接続され、
前記第３の制御信号を受信するための制御電極を有す
る、前記第１のチャネル型の第１２のトランジスタと、
を含むことを特徴とする、センス増幅器。
【００２１】（８）第４項記載の装置において、更に
（キ）前記制御トランジスタと前記電圧源端子との間に
接続された前記第１のチャネル型の第７のトランジスタ
と前記第２のチャネル型の第８のトランジスタとを含
み、該第８のトランジスタは第２の出力信号を発生する
と共に前記第２の入力信号を受信するための制御電極を
有する、第３の直列回路と、（ク）前記制御トランジス
タと前記電圧源端子との間に接続された前記第１のチャ
ネル型の第９のトランジスタと前記第２のチャネル型の
第１０のトランジスタとを含み、該第１０のトランジス
タは前記第１の入力信号を受信するための制御電極を有
する、第４の直列回路と、（ケ）前記電圧源と前記第７
と第９のトランジスタの制御電極との間に接続され、前
記第２の制御信号を受信するための制御電極を有する前
記第１のチャネル型の第１１のトランジスタと、（コ）
前記第７と第９のトランジスタの前記制御電極と前記第
９と第１０のトランジスタの接続点との間に接続され、
前記第３の制御信号を受信するための制御電極を有す
る、前記第１のチャネル型の第１２のトランジスタと、
を含むことを特徴とする、センス増幅器。
【００２２】（９）（ア）電圧源端子と基準電圧端子
と、（イ）前記基準電圧端子に接続され、第１の制御信
号を受信するための制御電極を有する制御トランジスタ
手段と、（ウ）各回路が前記制御トランジスタ手段と前
記電圧源端子との間に接続された第１のチャネル型の第
１のトランジスタと第２のチャネル型の第２のトランジ
スタとを含み、各第２のトランジスタは入力信号を受信
するための制御電極を有する、第１、第２、第３、第４
の直列回路と、（エ）前記電圧源端子と前記第１と第２
の直列回路の前記第１のチャネル型のトランジスタの制
御電極との間に接続された前記第１のチャネル型の第３
のトランジスタと、前記電圧源端子と前記第３と第４の
直列回路の前記第１のチャネル型のトランジスタの制御
電極との間に接続された前記第１のチャネル型の第４の
トランジスタであって、該第３と第４のトランジスタの
各々は前記第２の制御信号を受信するための制御信号を
有する、第３と第４のトランジスタと、（オ）前記第１
のチャネル型の第５と第６のトランジスタであって、該
第５のトランジスタは前記第１と第２の直列回路の前記
第１のチャネル型のトランジスタの前記制御電極と前記
第２の直列回路の前記第１と第２のトランジスタの接続
点との間に接続されており、該第６のトランジスタは前
記第３と第４の直列回路の前記第１のチャネル型のトラ
ンジスタの前記制御電極と前記第４の直列回路の前記ト
ランジスタの接続点との間に接続されており、該第５と
第６のトランジスタの各々は第３の制御信号を受信する
ための制御電極を有する、第５と第６のトランジスタ
と、を含むことを特徴とする、センス増幅器。
【００２３】（１０）第９項記載の装置において、前記
第１のチャネル型はＰ型であり、前記第２のチャネル型
はＮチャネルであることを特徴とする、センス増幅器。
【００２４】（１１）第９項記載の装置において、前記
制御トランジスタ手段は前記第２のチャネル型であるこ
とを特徴とする、センス増幅器。
【００２５】（１２）第１０項記載の装置において、前
記制御トランジスタ手段はＮチャネル型であることを特
徴とする、センス増幅器。
【００２６】（１３）第９項記載の装置において、前記
制御トランジスタ手段は前記第１と第２の直列回路の共
通節点と前記基準電圧端子との間に接続されている第１
の制御トランジスタと、前記第３と第４の直列回路の共
通節点と前記基準電圧端子との間に接続されている第２
の制御トランジスタとを含むことを特徴とする、センス
増幅器。
【００２７】（１４）第１０項記載の装置において、前
記制御トランジスタ手段は前記第１と第２の直列回路の
共通節点と前記基準電圧端子との間に接続されている第
１の制御トランジスタと、前記第３と第４の直列回路の
共通節点と前記基準電圧端子との間に接続されている第
２の制御トランジスタとを含むことを特徴とする、セン
ス増幅器。
【００２８】（１５）第１１項記載の装置において、前
記制御トランジスタ手段は前記第１と第２の直列回路の
共通節点と前記基準電圧端子との間に接続されている第
１の制御トランジスタと、前記第３と第４の直列回路の
共通節点と前記基準電圧端子との間に接続されている第
２の制御トランジスタとを含むことを特徴とする、セン
ス増幅器。
【００２９】（１６）第１２項記載の装置において、前
記制御トランジスタ手段は前記第１と第２の直列回路の
共通節点と前記基準電圧端子との間に接続されている第
１の制御トランジスタと、前記第３と第４の直列回路の
共通節点と前記基準電圧端子との間に接続されている第
２の制御トランジスタとを含むことを特徴とする、セン
ス増幅器。
【００３０】（１７）最も小さい装置を用いてバスを直
接駆動するための三状態可能のセンス増幅器であって、
基準電圧に接続され、第１の制御信号を受信する制御電
極を有する制御トランジスタ１５を含む。第１の直列回
路は制御トランジスタ１５と電源電圧端子との間に接続
された第１のチャネル型の第１のトランジスタ１７と、
第２のチャネル型の第２のトランジスタ１９とを含む。
第２のトランジスタ１９の制御電極は第１の入力信号を
受信し、第２のトランジスタは第１の出力信号を出力す
る。第２の直列回路は制御トランジスタと電源端子との
間に接続された第１のチャネル型の第３のトランジスタ
２１と第２のチャネル型の第４のトランジスタ２３とを
含む。第２の入力信号は第４のトランジスタの制御入力
に結合している。第１のチャネル型の第５のトランジス
タ３１は電圧源端子と第１のチャネル型のトランジスタ
の制御電極との間に接続されていて、第２の制御信号を
受信するように接続されている制御電極を有する。第１
のチャネル型の第６のトランジスタ３３が第１のチャネ
ル型のトランジスタの制御電極と第３ ２１と第４２３
のトランジスタの接続点との間に接続されていて、第３
の制御信号を受信するように接続されている制御電極を
有する。
【図面の簡単な説明】
【図１】従来技術によるセンス増幅器の回路図。
【図２】本発明による三状態センス増幅器の回路図。
【符号の説明】
１ センス増幅器 ３，５ 入出力端子 ７，９ バス １１，１３ パスゲート １５ 制御トランジスタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 （ア）電圧源端子と基準電圧端子と、 （イ）前記基準電圧端子に接続され、第１の制御信号を
    受信するための制御電極を有する制御トランジスタと、 （ウ）前記制御トランジスタと前記電圧源端子との間に
    接続された第１のチャネル型の第１のトランジスタと第
    ２のチャネル型の第２のトランジスタとを含み、該第２
    のトランジスタは第１の出力信号を発生すると共に第１
    の入力信号を受信するための制御電極を有する、第１の
    直列回路と、 （エ）前記制御トランジスタと前記電圧源端子との間に
    接続された前記第１のチャネル型の第３のトランジスタ
    と前記第２のチャネル型の第４のトランジスタとを含
    み、該第４のトランジスタは第２の入力信号を受信する
    ための制御信号を有する、第２の直列回路と、 （オ）前記電圧源端子と前記第１のチャネル型トランジ
    スタの制御電極との間に接続され、第２の制御信号を受
    信するための制御電極を有する前記第１のチャネル型の
    第５のトランジスタと、 （カ）前記第１のチャネル型のトランジスタの前記制御
    電極と前記第３と第４のトランジスタの接続点との間に
    接続され、第３の制御信号を受信するための制御電極を
    有する前記第１のチャネル型の第６のトランジスタと、 を含むことを特徴とする、センス増幅器。
JP7270251A 1994-10-19 1995-10-18 三状態センス増幅器 Pending JPH08227584A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/325,768 US5486780A (en) 1994-10-19 1994-10-19 Tri-stateable current mirror sense amplifier
US325768 2002-12-20

Publications (1)

Publication Number Publication Date
JPH08227584A true JPH08227584A (ja) 1996-09-03

Family

ID=23269369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7270251A Pending JPH08227584A (ja) 1994-10-19 1995-10-18 三状態センス増幅器

Country Status (2)

Country Link
US (1) US5486780A (ja)
JP (1) JPH08227584A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19906860C2 (de) * 1999-02-18 2001-05-03 Texas Instruments Deutschland Tristate-Differenz-Ausgangsstufe
US6282138B1 (en) 1999-02-25 2001-08-28 Micron Technology, Inc. Latched sense amplifier with tri-state outputs
US6781459B1 (en) 2003-04-24 2004-08-24 Omega Reception Technologies, Inc. Circuit for improved differential amplifier and other applications
US7630228B2 (en) * 2007-08-30 2009-12-08 Intel Corporation Methods and apparatuses for operating memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309630A (en) * 1979-12-10 1982-01-05 Bell Telephone Laboratories, Incorporated Buffer circuitry
JPS5720033A (en) * 1980-07-11 1982-02-02 Toshiba Corp Electronic circuit
US4791324A (en) * 1987-04-10 1988-12-13 Motorola, Inc. CMOS differential-amplifier sense amplifier
US5034636A (en) * 1990-06-04 1991-07-23 Motorola, Inc. Sense amplifier with an integral logic function
US5229666A (en) * 1991-10-16 1993-07-20 National Semiconductor Corporation Single-ended complementary MOSFET sense amplifier

Also Published As

Publication number Publication date
US5486780A (en) 1996-01-23

Similar Documents

Publication Publication Date Title
US4644196A (en) Tri-state differential amplifier
JPH10163846A (ja) 駆動回路
US5294847A (en) Latching sense amplifier
JPH01317022A (ja) 電源切り換え回路
JPH03296996A (ja) メモリ装置
US20040104756A1 (en) Voltage level shifter circuit having high speed and low switching power
JPH08227584A (ja) 三状態センス増幅器
US6815984B1 (en) Push/pull multiplexer bit
KR100344865B1 (ko) 센스증폭기
JP2003318727A (ja) 半導体論理演算回路
JP2000341109A (ja) ロジックインターフェース回路及び半導体メモリ装置
JP3927312B2 (ja) 入力増幅器
US4751682A (en) Sense circuit
JPH11163686A (ja) Ｒｓフリップフロップ
JPH04259995A (ja) 書き込み電圧発生回路
US6549471B1 (en) Adiabatic differential driver
JP3769310B2 (ja) 入力回路
US5734271A (en) Wideband power driver with separate setting delays of leading and trailing edges
JP2908254B2 (ja) 三値論理入力回路
JPH05304464A (ja) 入力バッファ回路
JP3237234B2 (ja) センスアンプ回路
KR100474587B1 (ko) 센스앰프출력회로
JPH07106932A (ja) バス出力回路
JPH10112183A (ja) 半導体記憶装置
JP2752778B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050325

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050627

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050630

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060512