JPH0822983A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0822983A
JPH0822983A JP15336294A JP15336294A JPH0822983A JP H0822983 A JPH0822983 A JP H0822983A JP 15336294 A JP15336294 A JP 15336294A JP 15336294 A JP15336294 A JP 15336294A JP H0822983 A JPH0822983 A JP H0822983A
Authority
JP
Japan
Prior art keywords
photosensitive resin
forming
film
entire surface
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15336294A
Other languages
English (en)
Inventor
Kazuo Aihara
一夫 相原
Yuisuke Yano
結資 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP15336294A priority Critical patent/JPH0822983A/ja
Publication of JPH0822983A publication Critical patent/JPH0822983A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の最終の保護膜として、PSG膜
とナイトライド膜とを使用する構造において、PSG膜
中のリンと大気中の水分との反応によるリン酸が配線を
腐食するのを防止するため、パッド部のPSG膜を露出
させない。 【構成】 配線パターン形成後、PSG膜4を全面に形
成し、パッド1を形成する領域を開口するように感光性
樹脂を形成し、これをエッチングマスクに、等方性エッ
チングでオーバーエッチングを行い、PSG膜4を感光
性樹脂より後退させて、その後に形成するナイトライド
膜3のパット1の開口径より大きくして、ナイトライド
膜でパット1開口部のPSG膜4を覆い、PSG膜4を
表面に露出させないようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、とくに配線の保護膜の形成方法に関する。
【0002】
【従来の技術】従来技術における半導体装置の形成方法
を、図11から図14の断面図を用いて説明する。
【0003】図11に示すように、P型の半導体基板1
1上の素子分離領域にフィールド酸化膜10を形成す
る。その後、熱酸化処理を行うことにより、酸化シリコ
ン膜からなるゲート酸化膜9を形成する。
【0004】その後、化学気相成長法(以下CVD法と
記す)により、多結晶シリコン膜からなるゲート電極8
を形成する。その後、ゲート電極9とゲート酸化膜10
とを所定の形状にパターニングする。
【0005】その後、ゲート電極8とフィールド酸化膜
10との整合する半導体基板11にイオン注入法によ
り、不純物を導入して高濃度拡散領域7を形成する。
【0006】その後、CVD法によりリンとボロンとを
含んだ酸化シリコン膜からなる層間絶縁膜6を形成す
る。その後、窒素雰囲気中で、温度900℃で30分間
の熱処理を行い、層間絶縁膜6を流動化させる、いわゆ
るリフローを行い、層間絶縁膜6の表面を平坦化させる
と同時に、イオン注入により形成した高濃度拡散領域7
の不純物を活性化する。
【0007】その後、ホトエッチング工程によって、層
間絶縁膜6に接続穴を形成する。その後、スパッタリン
グ法を用いてアルミニウムからなる配線5を全面に形成
し、配線5をホトエッチング工程によって、所定の形状
にパターン形成する。
【0008】つぎに、図12に示すように、配線5の保
護膜を形成するため、CVD法によって、リンを含んだ
酸化シリコン膜からなるPSG膜4を全面に形成する。
その後、CVD法により、窒化シリコン膜からなるナイ
トライド膜3を全面に形成する。
【0009】つぎに、図13に示すように、回転塗布法
によって、感光性樹脂2を全面に形成し、所定のホトマ
スクを用いて露光し、現像処理を行って、感光性樹脂2
が、引き出し電極として使用するパッド部を開口するよ
うに形成する。
【0010】つぎに、図14に示すように、感光性樹脂
2をエッチングマスクに使用して、ナイトライド膜3を
ドライエッチング法によって、エッチングして開口を形
成する。
【0011】その後、感光性樹脂2をエッチングマスク
に用いてウェットエッチング法によって、PSG膜4に
開口を形成し、半導体装置の引き出し電極として使用す
るパッド1を形成し、感光性樹脂2を除去する。
【0012】
【発明が解決しようとする課題】図11から図14を用
いて説明した従来の半導体装置の形成方法は、配線5の
保護膜として、PSG膜5とナイトライド膜4とを使用
している。
【0013】このPSG膜5とナイトライド膜4との2
層膜を形成する理由は、ナイトライド膜4の形成時に生
じる応力をPSG膜5で緩和し、応力による配線5の断
線を防止する目的のためである。
【0014】PSG膜4は、リンを含んでおり、吸湿性
が高いため、水分とリンとがリン酸を生成し、配線5の
アルミニウムを腐食し、断線してしまい、保護膜として
信頼性が低下してしまう。
【0015】したがって、従来の半導体装置の製造方法
は、パッド1の側壁にPSG膜4が露出しおり、吸湿性
の高いPSG膜4が、水分を吸収するため、保護膜とし
て信頼性が低下してしまう。
【0016】本発明の目的は、上記課題を解決して、信
頼性の高い保護膜を有する半導体装置の製造方法を提供
することである。
【0017】
【課題を解決するための手段】上記目的を達成するため
に本発明の半導体装置の形成方法は、下記記載の工程を
採用する。
【0018】本発明の半導体装置の製造方法は、半導体
基板上の素子分離領域にフィールド酸化膜を形成する工
程と、ゲート酸化膜とゲート電極とを形成し、ホトエッ
チング工程により、ゲート電極とゲート酸化膜をパター
ニングする工程と、ゲート電極とフィールド酸化膜との
整合する半導体基板に高濃度拡散領域を形成する工程
と、全面に層間絶縁膜を形成する工程と、加熱処理を行
い、高濃度拡散領域との不純物を活性化する工程と、ホ
トエッチング工程により層間絶縁膜に接続穴を形成する
工程と、配線を形成する工程と、全面にリンを含んだ酸
化シリコンからなるPSG膜を形成する工程と、パッド
形成部以外に第1の感光性樹脂を形成し、第1の感光性
樹脂とホトマスクに第1の感光性樹脂の形成部より、P
SG膜が後退するようにパターニングし、第1の感光性
樹脂を除去する工程と、窒化シリコンからなるナイトラ
イド膜を全面に形成する工程と、第1の感光性樹脂と同
じホトマスクにより第2の感光性樹脂をパターニング
し、第2の感光性樹脂をエッチングマスクにナイトライ
ド膜をパターニングし、第2の感光性樹脂を除去する工
程とを有することを特徴する。
【0019】本発明の半導体装置の製造方法は、半導体
基板上の素子分離領域にフィールド酸化膜を形成する工
程と、ゲート酸化膜とゲート電極とを形成し、ホトエッ
チング工程により、ゲート電極とゲート酸化膜をパター
ニングする工程と、ゲート電極とフィールド酸化膜との
整合する半導体基板に高濃度拡散領域を形成する工程
と、全面に層間絶縁膜を形成する工程と、加熱処理を行
い、高濃度拡散領域との不純物を活性化する工程と、ホ
トエッチング工程により層間絶縁膜に接続穴を形成する
工程と、第1の配線を形成する工程と、全面に第1の配
線間絶縁膜を形成し、全面にSOGを形成し、熱処理に
よりSOGを焼結し、平坦部のSOGを除去し、第2の
配線間絶縁膜を形成し、スルーホールを形成する工程
と、第2の配線を形成する工程と、全面にリンを含んだ
酸化シリコンからなるPSG膜を形成する工程と、パッ
ド形成部以外に第1の感光性樹脂を形成し、第1の感光
性樹脂とホトマスクに第1の感光性樹脂の形成部より、
PSG膜が後退するようにパターニングし、第1の感光
性樹脂を除去する工程と、窒化シリコンからなるナイト
ライド膜を全面に形成する工程と、第1の感光性樹脂と
同じホトマスクにより第2の感光性樹脂をパターニング
し、第2の感光性樹脂をエッチングマスクにナイトライ
ド膜をパターニングし、第2の感光性樹脂を除去する工
程とを有することを特徴する。
【0020】
【作用】本発明の半導体装置の製造方法は、PSG膜と
ナイトライド膜との形成と、パターニングとを別々に行
い、パッド開口部のPSG膜をナイトライド膜で覆う。
【0021】そのため、PSG膜が表面に露出せず、水
分の吸湿によるリン酸の生成がないため、配線の断線が
なく、従来の半導体装置の形成方法より、配線の保護膜
の信頼性を向上させることができる。
【0022】
【実施例】以下、図面を用いて本発明の実施例における
半導体装置の製造方法を説明する。
【0023】まずはじめに図1から図5を用いて、本発
明の第1の実施例における半導体装置の製造方法を説明
する。図1から図5は、本発明の第1の実施例における
半導体装置の製造方法を工程順に示す断面図である。
【0024】まずはじめに図1に示すように、P型の半
導体基板11上に、CVD法によって、膜厚150nm
の窒化シリコン膜(図示せず)を全面に形成する。
【0025】その後、膜厚1.1μmの感光性樹脂(図
示せず)を回転塗布法により全面に形成し、所定のホト
マスクを用いて露光し、現像処理を行い、素子領域上に
感光性樹脂をパターニングする。
【0026】その後、この感光性樹脂をエッチングマス
クに、エッチングガスとして四フッ炭素を使用して、反
応性イオンエッチング法(以下RIE法と記す)によ
り、窒化シリコン膜を素子領域上に残存するようにパタ
ーニングする。その後、感光性樹脂を除去する。
【0027】その後、窒化シリコンを酸化防止膜に用い
て、水蒸気を添加した酸素雰囲気中で、温度1000℃
の熱処理を105分間行い、半導体基板11に酸化シリ
コンを形成する、いわゆる選択酸化により、膜厚550
nmの酸化シリコン膜からなるフィールド酸化膜10を
素子分離領域に形成する。その後、窒化シリコンを温度
180℃に加熱したリン酸で除去する。
【0028】つぎに、図2に示すように、酸素雰囲気中
で温度1000℃の熱処理を12分行い、膜厚20nm
の酸化シリコン膜からなるゲート酸化膜9を形成する。
【0029】その後、反応性ガスとしてモノシランを使
用して、CVD法により膜厚350nmの多結晶シリコ
ン膜からなるゲート電極8を全面に形成する。
【0030】その後、膜厚1.1μmの感光性樹脂(図
示せず)を回転塗布法により全面に形成し、所定のホト
マスクを用いて露光し現像し、ゲート電極パターンの形
成領域上に感光性樹脂をパターニングする。
【0031】その後、この感光性樹脂をエッチングマス
クに用いて、エッチングガスとして六フッイオウを使用
するRIE法によりゲート電極8をパータニングする。
【0032】さらに引き続いて、感光性樹脂をエッチン
グマスクに用いて、フッ酸水溶液でゲート酸化膜9をパ
ターニングする。その後、感光性樹脂を除去する。
【0033】その後、ゲート電極8とフィールド酸化膜
10との整合する半導体基板11にリンを加速エネルギ
ー50keV、注入量3.0×1015atoms/cm
2 の条件でイオン注入し、高濃度拡散領域7を形成す
る。
【0034】その後、反応性ガスとしてモノシランとホ
スフィンとジボランと酸素と窒素ととを使用するCVD
法により、膜厚450nmのリンとボロンとを含んだ酸
化シリコンの層間絶縁膜6を形成する。
【0035】その後、窒素雰囲気中で温度900℃の熱
処理を30分間行い層間絶縁膜6を流動化させる、いわ
ゆるリフローを行い、層間絶縁膜6の表面を平坦化させ
ると同時に、イオン注入により形成した高濃度拡散領域
7の不純物を活性化する。
【0036】その後、膜厚1.1μmの感光性樹脂(図
示せず)を全面に形成し、所定のホトマスクを用いて露
光し現像し感光性樹脂を接続穴形成領域のみを開口する
ようにパターニングする。
【0037】その後、感光性樹脂をエッチングマスクと
して使用し、エッチングガスとしてCHF3 を使用する
RIE法により層間絶縁膜6をエッチングして接続穴を
形成する。その後、感光性樹脂を除去する。
【0038】その後、スパッタリング法により膜厚1μ
mのアルミニウム膜からなる配線5を全面に形成する。
【0039】その後、膜厚1.6μmの感光性樹脂(図
示せず)を回転塗布法により全面に形成し、所定のホト
マスクを用いて露光し、現像処理を行い、感光性樹脂を
配線パターンの形成領域にパターニングする。
【0040】その後、感光性樹脂をエッチングマスクと
して使用し、エッチングガスとしてBCl3 とCHCl
3 とを用いて、RIE法により配線5をパターニングす
る。その後、感光性樹脂を除去する。
【0041】この結果、配線5と高濃度拡散領域7、お
よび配線5とゲート電極8とを接続する。
【0042】つぎに図3に示すように、反応性ガスとし
てモノシランとホスフィンと酸素ととを使用して、CV
D法によって、膜厚400nmのリンを含んだ酸化シリ
コンのPSG膜4を全面に形成する。
【0043】その後、膜厚1.6μmの第1の感光性樹
脂21を全面に形成し、所定のホトマスクを用いて露光
し現像し、パッド形成部以外に第1の感光性樹脂21を
残すようにパターニングする。
【0044】その後、第1の感光性樹脂21をエッチン
グマスクとして、等方性エッチング法により、オーバー
エッチングを行い、PSG膜4を第1の感光性樹脂21
の開口部より大きくなるようにパターニングする。
【0045】これは、その後に形成する第2の感光性樹
脂22を、第1の感光性樹脂21と同じホトマスクによ
り露光するため、第1の感光性樹脂21と第2の感光性
樹脂22の合わせズレ量より、PSG膜4と第1の感光
性樹脂21とのオーバーエッチングによる後退量が大き
くなるようにパターニングを行い、その後に形成する第
2の感光性樹脂がPSG膜を充分に被覆できるようにす
るためである。
【0046】また、この等方性エッチングは、硝酸を含
んだフッ酸によるウェットエッチング法や、エッチング
ガスとしてCHF3 を使用して、半導体基板11にイオ
ンが等方的に入射するように、プラズマイオンを制御す
る電界を小さくした等方性のRIE法により、PSG膜
4をパターニングする。
【0047】つぎに、図4に示すように、第1の感光性
樹脂21を除去する。そして、反応性ガスとしてモノシ
ランとアンモニアとを使用するCVD法により、膜厚8
00nmの窒化シリコン膜からなるナイトライド膜3を
全面に形成する。
【0048】その後、膜厚1.6μmの第2の感光性樹
脂22を全面に形成し、第1の感光性樹脂21を露光す
るホトマスクと同じホトマスクを用いて露光し現像しパ
ッド形成部以外に第2の感光性樹脂22を残すようにパ
ターニングする。
【0049】第2の感光性樹脂22は、PSG膜4をパ
ターニングするために使用した第1の感光性樹脂21と
同じホトマスクを使用して露光するので、露光時の合わ
せズレ程度の精度で、ほぼ同じ位置を被覆するようにパ
ターニングする。
【0050】そのため、第2の感光性樹脂22は、第1
の感光性樹脂21の開口部より開口径を大きくなるよう
にパターニングしたPSG膜4の開口部の内側にパター
ニングする。
【0051】その後、第2の感光性樹脂22をエッチン
グマスクに使用して、エッチングガスとして四フッ化炭
素を用いるRIE法により、ナイトライド膜3をパター
ニングし、パッド1を形成する。
【0052】第2の感光性樹脂22は、PSG膜4の開
口径より小さいので、ナイトライド膜3は、PSG膜4
の開口径より小さくなり、PSG膜4のエッチング断面
部分は、ナイトライド膜3で、被覆できる。この結果、
PSG膜4が表面に露出することはない。
【0053】つぎに、図5に示すように、第2の感光性
樹脂22を除去する。
【0054】このように本発明の半導体装置の製造方法
では、パッド1開口部のPSG膜4をナイトライド膜3
で覆っている。
【0055】このため、PSG膜4による水分の吸湿に
よる配線の断線がなくなる。したがって、従来の製造方
法で形成した半導体装置より、信頼性が向上できる。
【0056】さらにまた、配線構造が、2層以上になる
と、表面の凹凸が1層のものより大きくなるため、配線
の保護膜の応力が大きくなる。
【0057】そのため、応力を緩和するPSG膜4とナ
イトライド膜3とを使用する製造方法が有効だが、2層
以上の配線構造にも本発明は使用できるので、その製造
方法を第2の実施例で説明する。
【0058】以下、図6から図10を用いて、本発明の
第2の実施例における半導体装置の製造方法を説明す
る。図6から図10は、本発明の第2の実施例における
半導体装置の製造方法を工程順に示す断面図である。
【0059】図6に示すように、第1の実施例と同様
に、P型の半導体基板11に、フィールド酸化膜10と
ゲート酸化膜9とゲート電極8と高濃度拡散領域7と層
間絶縁膜6とを形成する。
【0060】その後、スパッタリング法により膜厚1μ
mのアルミニウムからなる第1の配線30を全面に形成
する。
【0061】つぎに膜厚1.6μmの感光性樹脂(図示
せず)を回転塗布法により全面に形成し、所定のホトマ
スクを用いて露光し、現像処理を行い、感光性樹脂を配
線パターンの形成領域にパターニングする。
【0062】その後、感光性樹脂をエッチングマスクと
して用いて、エッチングガスとしてBCl3 とCHCl
3 とを用いて、RIE法により第1の配線30をパター
ニングする。その後、感光性樹脂を除去する。
【0063】この結果、第1の配線30と高濃度拡散領
域7、および第1の配線30とゲート電極8とを接続す
ることができる。
【0064】つぎに、図7に示すように、反応性ガスと
してモノシランと酸素と窒素を使用するCVD法によ
り、膜厚500nmの酸化シリコンからなる第1の配線
間絶縁膜31を全面に形成する。
【0065】その後、回転塗布法によって、ケイ素化合
物を有機溶剤に溶解した溶液、いわゆるSOG32を膜
厚300nmに全面に形成する。
【0066】液体のSOG32を回転塗布法によって形
成するので、SOG32の表面は、滑らかな表面形状に
なる。
【0067】その後、温度320℃の窒素雰囲気中で加
熱処理を行い、SOG2の溶剤を蒸発させ、SOG2を
焼結する。
【0068】その後、エッチングガスとしてCHF3 使
用したRIE法により、SOG32をエッチングし、膜
厚を薄くする。
【0069】このとき、平坦部のSOG32は除去し、
下地段差部にSOG32を形成するように、エッチング
時間を制御する。
【0070】その後、反応性ガスとしてモノシランと酸
素と窒素を使用するCVD法によって、膜厚500nm
の酸化シリコン膜からなる第2の配線間絶縁膜33を全
面に形成する。
【0071】その後、膜厚1.1μmの感光性樹脂(図
示せず)を全面に形成し、所定のホトマスクを用いて露
光し現像し感光性樹脂をパターニングする。
【0072】その後、感光性樹脂をエッチングマスクと
して使用して、エッチングガスとしてCHF3 を使用す
るRIE法により、第1の配線間絶縁膜31と第2の配
線間絶縁膜33とをエッチングし、感光性樹脂を除去
し、スルーホール35を形成する。
【0073】その後、スパッタリング法により膜厚80
0nmのアルミニウムからなる第2の配線34を全面に
形成する。
【0074】そして、膜厚1.6μmの感光性樹脂(図
示せず)を回転塗布法により全面に形成し、所定のホト
マスクを用いて露光し、現像処理を行い、感光性樹脂を
配線パターンの形成領域にパターニングする。
【0075】つぎに、感光性樹脂をエッチングマスクと
して使用して、エッチングガスとしてBCl3 とCHC
3 とを用いるRIE法により第2の配線34をパター
ニングしする。その後、感光性樹脂を除去する。この結
果、第2の配線34と第1の配線30とを接続すること
ができる。
【0076】つぎに、図8に示すように、反応性ガスと
してモノシランとホスフィンと酸素とを使用するCVD
法により、膜厚400nmのリンを含んだ酸化シリコン
膜からなるPSG膜4を全面に形成する。
【0077】その後、膜厚1.6μmの第1の感光性樹
脂21を全面に形成し、所定のホトマスクを用いて露光
し現像し、パッド形成部以外に第1の感光性樹脂21を
残すようにパターニングする。
【0078】その後、第1の感光性樹脂21をエッチン
グマスクとして用いて、等方性エッチング法によって、
オーバーエッチングを行い、PSG膜4を第1の感光性
樹脂21の開口部より大きくなるようにパターニングす
る。
【0079】これは、その後に形成する第2の感光性樹
脂22を、第1の感光性樹脂21と同じホトマスクによ
り露光するため、第1の感光性樹脂21と第2の感光性
樹脂22の合わせズレ量より、PSG膜4と第1の感光
性樹脂21とのオーバーエッチングによる後退量が大き
くなるようにパターニングを行い、その後に形成する第
2の感光性樹脂がPSG膜を充分被覆できるようにする
ためである。
【0080】さらにまた、この等方性エッチングは、硝
酸を含んだフッ酸によるウェットエッチング法や、エッ
チングガスとしてCHF3 を使用して、半導体基板11
にイオンが等方的に入射するように、プラズマイオンを
制御する電界を小さくした等方性のRIE法により、P
SG膜4をパターニングする。
【0081】つぎに、図9に示すように、第1の感光性
樹脂21を除去し、反応性ガスとしてモノシランとアン
モニアとを使用するCVD法により、膜厚800nmの
窒化シリコンからなるナイトライド膜3を全面に形成す
る。
【0082】その後、膜厚1.6μmの第2の感光性樹
脂22を全面に形成し、第1の感光性樹脂21を露光す
るホトマスクと同じホトマスクを用いて露光し現像しパ
ッド形成部以外に第2の感光性樹脂22を残すようにパ
ターニングする。
【0083】第2の感光性樹脂22は、PSG膜4をパ
ターニングするために使用した第1の感光性樹脂21と
同じホトマスクを使用して露光するので、露光時の合わ
せズレ程度の精度で、ほぼ同じ位置を被覆するようにパ
ターニングする。
【0084】そのため、第2の感光性樹脂22は、第1
の感光性樹脂21の開口部より、開口径を大きくパター
ニングしたPSG膜4の開口部の内側にパターニングす
る。
【0085】その後、第2の感光性樹脂22をエッチン
グマスクに用いて、エッチングガスとして四フッ化炭素
を用いるRIE法により、ナイトライド膜3をパターニ
ングし、パッド1を形成する。
【0086】第2の感光性樹脂22は、PSG膜4の開
口径より小さいので、ナイトライド膜3は、PSG膜4
の開口径より小さくなり、PSG膜4のエッチング断面
部分は、ナイトライド膜3で被覆できるので、PSG膜
4が表面に露出することがない。
【0087】つぎに、図10に示すように、第2の感光
性樹脂22を除去する。
【0088】このように本発明の第2の実施例における
製造方法は、第1の実施例同様に、パッド1開口部のP
SG膜4がナイトライド膜3で被覆している。
【0089】この結果、PSG膜4による水分の吸湿に
よる配線の断線がなくなり、従来の製造方法で形成した
半導体装置より、信頼性が向上できる。
【0090】さらえにまた、本発明は、配線が2層構造
であるが、3層以上にも本発明は使用でき、半導体装置
の信頼性低下を防止できる。
【0091】
【発明の効果】以上の説明のように本発明の半導体装置
の製造方法は、最終の保護膜として、パッド開口部のP
SG膜をナイトライド膜で覆うため、水分の吸湿をおさ
えることができ、PSG膜と水分との反応によるリン酸
の生成がなくなる。この結果、配線の断線がなくなり、
保護膜として信頼性を従来より向上できる。
【図面の簡単な説明】
【図1】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図2】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図3】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図4】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図5】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図6】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図7】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図8】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図9】本発明の実施例における半導体装置の製造方法
を示す断面図である。
【図10】本発明の実施例における半導体装置の製造方
法を示す断面図である。
【図11】従来例における半導体装置の製造方法を示す
断面図である。
【図12】従来例における半導体装置の製造方法を示す
断面図である。
【図13】従来例における半導体装置の製造方法を示す
断面図である。
【図14】従来例における半導体装置の製造方法を示す
断面図である。
【符号の説明】
1 パッド 2 感光性樹脂 3 ナイトライド膜 4 PSG膜 5 配線 6 層間絶縁膜 7 高濃度拡散領域 8 ゲート電極 9 ゲート酸化膜 10 フィールド酸化膜 11 半導体基板 21 第1の感光性樹脂 22 第2の感光性樹脂 30 第1の配線 31 第1の配線間絶縁膜 32 SOG 33 第2の配線間絶縁膜 34 第2の配線 35 スルーホール

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上の素子分離領域にフィール
    ド酸化膜を形成する工程と、ゲート酸化膜とゲート電極
    とを形成し、ホトエッチング工程により、ゲート電極と
    ゲート酸化膜をパターニングする工程と、ゲート電極と
    フィールド酸化膜との整合する半導体基板に高濃度拡散
    領域を形成する工程と、全面に層間絶縁膜を形成する工
    程と、加熱処理を行い、高濃度拡散領域との不純物を活
    性化する工程と、ホトエッチング工程により層間絶縁膜
    に接続穴を形成する工程と、配線を形成する工程と、全
    面にリンを含んだ酸化シリコンからなるPSG膜を形成
    する工程と、パッド形成部以外に第1の感光性樹脂を形
    成し、第1の感光性樹脂とホトマスクに第1の感光性樹
    脂の形成領域より、PSG膜が後退するようにパターニ
    ングし、第1の感光性樹脂を除去する工程と、窒化シリ
    コンからなるナイトライド膜を全面に形成する工程と、
    第1の感光性樹脂と同じホトマスクにより第2の感光性
    樹脂をパターニングし、第2の感光性樹脂をエッチング
    マスクにナイトライド膜をパターニングし、第2の感光
    性樹脂を除去する工程とを有することを特徴する半導体
    装置の製造方法。
  2. 【請求項2】 半導体基板上の素子分離領域にフィール
    ド酸化膜を形成する工程と、ゲート酸化膜とゲート電極
    にとを成し、ホトエッチング工程により、ゲート電極と
    ゲート酸化膜をパターニングする工程と、ゲート電極と
    フィールド酸化膜との整合する半導体基板に高濃度拡散
    領域を形成する工程と、全面に層間絶縁膜を形成する工
    程と、加熱処理を行い、高濃度拡散領域との不純物を活
    性化する工程と、ホトエッチング工程により層間絶縁膜
    に接続穴を形成する工程と、第1の配線を形成する工程
    と、全面に第1の配線間絶縁膜を形成し、全面にSOG
    を形成し、加熱処理によりSOGを焼結し、平坦部のS
    OGを除去し、第2の配線間絶縁膜を形成し、スルーホ
    ールを形成する工程と、第2の配線を形成する工程と、
    全面にリンを含んだ酸化シリコンからなるPSG膜を形
    成する工程と、パッド形成部以外に第1の感光性樹脂を
    形成し、第1の感光性樹脂とホトマスクに第1の感光性
    樹脂の形成領域より、PSG膜が後退するようにパター
    ニングし、第1の感光性樹脂を除去する工程と、窒化シ
    リコンからなるナイトライド膜を全面に形成する工程
    と、第1の感光性樹脂と同じホトマスクにより第2の感
    光性樹脂をパターニングし、第2の感光性樹脂をエッチ
    ングマスクにナイトライド膜をパターニングし、第2の
    感光性樹脂を除去する工程とを有することを特徴する半
    導体装置の製造方法。
JP15336294A 1994-07-05 1994-07-05 半導体装置の製造方法 Pending JPH0822983A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15336294A JPH0822983A (ja) 1994-07-05 1994-07-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15336294A JPH0822983A (ja) 1994-07-05 1994-07-05 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0822983A true JPH0822983A (ja) 1996-01-23

Family

ID=15560801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15336294A Pending JPH0822983A (ja) 1994-07-05 1994-07-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0822983A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0856886A1 (en) * 1997-01-31 1998-08-05 STMicroelectronics S.r.l. Process for forming an edge structure to seal integrated electronic devices, and corresponding device
US6977940B1 (en) 2000-04-28 2005-12-20 Switchcore, Ab Method and arrangement for managing packet queues in switches
JP2007294605A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置
JP2010278320A (ja) * 2009-05-29 2010-12-09 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ及びその作製方法
GB2504880A (en) * 2011-04-07 2014-02-12 American Axle & Mfg Inc Two position actuator with sensing and control

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0856886A1 (en) * 1997-01-31 1998-08-05 STMicroelectronics S.r.l. Process for forming an edge structure to seal integrated electronic devices, and corresponding device
US6977940B1 (en) 2000-04-28 2005-12-20 Switchcore, Ab Method and arrangement for managing packet queues in switches
JP2007294605A (ja) * 2006-04-24 2007-11-08 Oki Data Corp 半導体装置、ledヘッド及び画像形成装置
US7893455B2 (en) 2006-04-24 2011-02-22 Oki Data Corporation Semiconductor light emitting device with stress absorber, LED printhead, and image forming apparatus
JP2010278320A (ja) * 2009-05-29 2010-12-09 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ及びその作製方法
GB2504880A (en) * 2011-04-07 2014-02-12 American Axle & Mfg Inc Two position actuator with sensing and control
GB2504880B (en) * 2011-04-07 2018-03-07 American Axle & Mfg Inc Two position actuator with sensing and control

Similar Documents

Publication Publication Date Title
US6140024A (en) Remote plasma nitridation for contact etch stop
JPH07273063A (ja) 半導体装置およびその製造方法
JP3250518B2 (ja) 半導体装置及びその製造方法
JPS5916334A (ja) ドライエツチング方法
JPH0822983A (ja) 半導体装置の製造方法
JP3143134B2 (ja) 半導体装置の製造方法
JPH1056021A (ja) 半導体装置及びその製造方法
JP3015750B2 (ja) 半導体装置の製造方法
KR100264237B1 (ko) 홀 형성방법
JPS6320383B2 (ja)
KR100312379B1 (ko) 반도체소자의다중금속배선형성방법
JPH08236717A (ja) 半導体装置の製造方法
KR0141949B1 (ko) 반도체소자의 제조방법
KR0147875B1 (ko) 캐패시터 제조방법
KR100604759B1 (ko) 반도체 소자의 제조 방법
JP2906806B2 (ja) 半導体装置の製造方法
KR100772699B1 (ko) 반도체 소자 제조 방법
KR100540257B1 (ko) 반도체 소자의 전하 저장 전극 형성 방법
KR100196525B1 (ko) 반도체 장치 제조 방법
KR100524812B1 (ko) 불화아르곤 전사법을 이용한 비트라인 형성 방법
TW434820B (en) Method for producing self-aligned contact hole
JPS5880870A (ja) 半導体装置の製造方法
TW498432B (en) Photoresist protect oxide material
JPS59103357A (ja) 半導体装置の製造方法
JPH11135624A (ja) 半導体装置の製造方法