JPS6320383B2 - - Google Patents
Info
- Publication number
- JPS6320383B2 JPS6320383B2 JP56130521A JP13052181A JPS6320383B2 JP S6320383 B2 JPS6320383 B2 JP S6320383B2 JP 56130521 A JP56130521 A JP 56130521A JP 13052181 A JP13052181 A JP 13052181A JP S6320383 B2 JPS6320383 B2 JP S6320383B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- insulating film
- film
- smoothing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法に関する。
［従来の技術］
従来、半導体装置の製造に於いては、アルミ配
線の断切れを防ぐ目的で基板表面を平滑化してい
る。即ち、コンタクト開孔前に半導体基板全面に
燐もしくは硼素を添加した高温熱処理により溶融
可能なシリコン酸化物からなる絶縁膜を形成し、
続いてコンタクトを開孔し、その後高温熱処理に
より前記絶縁膜を溶融させている。第１ａ図乃至
１ｅ図を参照して、例えばｎチヤネルシリコンゲ
ートMOSトランジスタの製造方法を説明する。
まず第１ａ図に示すようにＰ型シリコン基板１０
上に厚さ1μのシリコン酸化膜を形成し、写真蝕
刻法によりソース、ドレインとゲート形成予定領
域のシリコン酸化膜を除去してフイールド絶縁膜
１２を形成する。次に露出したシリコン基板１０
上に厚さ1000Åのシリコン酸化膜１４を形成し、
その上に厚さ4000Åの多結晶シリコン層１６を気
相成長法により形成する。その後第１ｂ図に示す
ように写真蝕刻法によりゲート電極１８と配線パ
ターン２０を形成し、更にゲート電極１８をマス
クとしてソース、ドレイン形成予定領域のシリコ
ン酸化膜１４を除去しゲート絶縁膜２２を形成す
る。次にオキシ塩化燐（POCl3）雰囲気中で1000
℃、10分の高温熱処理を実施することによつてゲ
ート電極１８と配線パターン２０に燐を拡散させ
て低抵抗化させる。また同時に露出したシリコン
基板１０にも燐を拡散させてN+型のソース領域
２４とドレイン領域２６を形成する。次に第１ｃ
図に示すように高温酸化によりゲート電極１８と
配線パターン２０及び露出したシリコン基板上に
約1000Åの酸化膜２８を形成して絶縁被覆し、素
子保護用の厚さ5000Åのアンドープドシリコン酸
化膜３０を形成する。次にシリコン基板全面に燐
もしくは燐と硼素が添加された厚さ5000Åのシリ
コン酸化膜（ドープドシリコン酸化膜）３２を形
成する。その後写真蝕刻法によりコンタクト３４
を開孔し、全面に厚さ500Åのアンドープドシリ
コン酸化膜３６を形成する。次に第１ｄ図に示す
ようにオキシ塩化燐雰囲気中で1000℃、５分の高
温熱処理を行い、ドープドシリコン酸化膜３２を
溶融して、基板表面の凹凸を平滑化させる。更に
再び写真蝕刻法によりコンタクト部３４の厚さ
500Åのアンドープドシリコン酸化膜３６を除去
する。次に第１ｅ図に示すようにアルミを蒸着し
て厚さ1μのアルミ層を形成し、写真蝕刻法によ
りアルミ配線３８を設け、ｎチヤネルシリコンゲ
ートMOSトランジスタを完成させる。
線の断切れを防ぐ目的で基板表面を平滑化してい
る。即ち、コンタクト開孔前に半導体基板全面に
燐もしくは硼素を添加した高温熱処理により溶融
可能なシリコン酸化物からなる絶縁膜を形成し、
続いてコンタクトを開孔し、その後高温熱処理に
より前記絶縁膜を溶融させている。第１ａ図乃至
１ｅ図を参照して、例えばｎチヤネルシリコンゲ
ートMOSトランジスタの製造方法を説明する。
まず第１ａ図に示すようにＰ型シリコン基板１０
上に厚さ1μのシリコン酸化膜を形成し、写真蝕
刻法によりソース、ドレインとゲート形成予定領
域のシリコン酸化膜を除去してフイールド絶縁膜
１２を形成する。次に露出したシリコン基板１０
上に厚さ1000Åのシリコン酸化膜１４を形成し、
その上に厚さ4000Åの多結晶シリコン層１６を気
相成長法により形成する。その後第１ｂ図に示す
ように写真蝕刻法によりゲート電極１８と配線パ
ターン２０を形成し、更にゲート電極１８をマス
クとしてソース、ドレイン形成予定領域のシリコ
ン酸化膜１４を除去しゲート絶縁膜２２を形成す
る。次にオキシ塩化燐（POCl3）雰囲気中で1000
℃、10分の高温熱処理を実施することによつてゲ
ート電極１８と配線パターン２０に燐を拡散させ
て低抵抗化させる。また同時に露出したシリコン
基板１０にも燐を拡散させてN+型のソース領域
２４とドレイン領域２６を形成する。次に第１ｃ
図に示すように高温酸化によりゲート電極１８と
配線パターン２０及び露出したシリコン基板上に
約1000Åの酸化膜２８を形成して絶縁被覆し、素
子保護用の厚さ5000Åのアンドープドシリコン酸
化膜３０を形成する。次にシリコン基板全面に燐
もしくは燐と硼素が添加された厚さ5000Åのシリ
コン酸化膜（ドープドシリコン酸化膜）３２を形
成する。その後写真蝕刻法によりコンタクト３４
を開孔し、全面に厚さ500Åのアンドープドシリ
コン酸化膜３６を形成する。次に第１ｄ図に示す
ようにオキシ塩化燐雰囲気中で1000℃、５分の高
温熱処理を行い、ドープドシリコン酸化膜３２を
溶融して、基板表面の凹凸を平滑化させる。更に
再び写真蝕刻法によりコンタクト部３４の厚さ
500Åのアンドープドシリコン酸化膜３６を除去
する。次に第１ｅ図に示すようにアルミを蒸着し
て厚さ1μのアルミ層を形成し、写真蝕刻法によ
りアルミ配線３８を設け、ｎチヤネルシリコンゲ
ートMOSトランジスタを完成させる。
［発明が解決しようとする問題点］
ところで従来の方法では、平滑化用のドープド
シリコン酸化膜３２を気相成長により形成する際
に、異常成長によりドープドシリコン酸化膜３２
表面に突起物４０がある場合で発生し（第１ｃ図
参照）、この突起物４０によりアルミ配線３８の
断切れが発生したり、写真蝕刻不良の原因となる
ことがある。また一方燐と硼素が添加されたシリ
コン酸化膜を平滑化用薄膜に使用した場合には、
オキシ塩化燐雰囲気中での高温熱処理による平滑
化工程において、最上部に形成されたアンドープ
ドシリコン酸化膜３６にある割合で発生している
微小孔を通して、オキシ塩化燐とドープドシリコ
ン酸化膜３２が化学反応してドープドシリコン酸
化膜３２の沸騰現象が生じ、ドープドシリコン酸
化膜３２表面に突起物４２が形成される場合があ
る（第１ｄ図参照）。この突起物４２もアルミ配
線３８の断切れを発生させたり、写真蝕刻不良の
原因となる。上記不都合を防止するためには、ド
ープドシリコン酸化膜３２上にアンドープドシリ
コン酸化膜３６を厚く形成すればよいが、この場
合には高温熱処理によるドープドシリコン酸化膜
３２の平滑化が困難となるので自づからアンドー
プドシリコン酸化膜３６の膜厚は制限され、充分
に微小孔の発生を防止できない。
シリコン酸化膜３２を気相成長により形成する際
に、異常成長によりドープドシリコン酸化膜３２
表面に突起物４０がある場合で発生し（第１ｃ図
参照）、この突起物４０によりアルミ配線３８の
断切れが発生したり、写真蝕刻不良の原因となる
ことがある。また一方燐と硼素が添加されたシリ
コン酸化膜を平滑化用薄膜に使用した場合には、
オキシ塩化燐雰囲気中での高温熱処理による平滑
化工程において、最上部に形成されたアンドープ
ドシリコン酸化膜３６にある割合で発生している
微小孔を通して、オキシ塩化燐とドープドシリコ
ン酸化膜３２が化学反応してドープドシリコン酸
化膜３２の沸騰現象が生じ、ドープドシリコン酸
化膜３２表面に突起物４２が形成される場合があ
る（第１ｄ図参照）。この突起物４２もアルミ配
線３８の断切れを発生させたり、写真蝕刻不良の
原因となる。上記不都合を防止するためには、ド
ープドシリコン酸化膜３２上にアンドープドシリ
コン酸化膜３６を厚く形成すればよいが、この場
合には高温熱処理によるドープドシリコン酸化膜
３２の平滑化が困難となるので自づからアンドー
プドシリコン酸化膜３６の膜厚は制限され、充分
に微小孔の発生を防止できない。
［問題点を解決するための手段］
本発明は上記点に鑑みなされたもので、本発明
の半導体装置の製造方法は、凹凸部を有する半導
体領域上に高温熱処理により溶融可能な平滑化用
絶縁膜を形成する工程と、反応性イオンエツチン
グにより前記絶縁膜を半導体領域に対して略垂直
にエツチングして平担な領域上に存在する前記絶
縁膜を完全に除去し凹凸部の側面にのみ前記絶縁
膜を残す工程と、高温熱処理により凹凸部の側面
の絶縁膜を溶融して前記半導体領域の表面を平滑
化する工程とからなる。
の半導体装置の製造方法は、凹凸部を有する半導
体領域上に高温熱処理により溶融可能な平滑化用
絶縁膜を形成する工程と、反応性イオンエツチン
グにより前記絶縁膜を半導体領域に対して略垂直
にエツチングして平担な領域上に存在する前記絶
縁膜を完全に除去し凹凸部の側面にのみ前記絶縁
膜を残す工程と、高温熱処理により凹凸部の側面
の絶縁膜を溶融して前記半導体領域の表面を平滑
化する工程とからなる。
［作用］
このような半導体装置の製造方法によれば、半
導体基板の凹凸の高低差を小さくできるので、写
真蝕刻工程における精度を向上できる。また、平
滑化用の絶縁膜を形成した後に、その絶縁膜の大
きな面積を占める平担な領域を完全に除去してい
るので、平滑化用絶縁膜を形成する工程において
平担な領域にたとえ突起部が形成されてもその突
起部を完全に除去できる。さらに高温熱処理によ
り平滑化用絶縁膜を溶融して平滑化する工程の前
に、その絶縁膜の平担な領域を完全に除去して凹
凸部の側面にのみ平滑化用絶縁膜を残しているの
で、平滑化用絶縁膜の表面積を極めて小さくでき
る。従つて、高温熱処理により平滑化用絶縁膜を
溶融する際の雰囲気ガスと平滑化用絶縁膜との化
学反応に基づく沸騰現象が発生する割合を小さく
できるので、この化学反応により形成される突起
物を絶対的に少なくできる。このように本発明に
よれば、従来の方法に比べて突起部が半導体装置
に残る割合を極めて少なくできるので、金属配線
の断切れや写真蝕刻不良を顕著に減少させること
ができる。
導体基板の凹凸の高低差を小さくできるので、写
真蝕刻工程における精度を向上できる。また、平
滑化用の絶縁膜を形成した後に、その絶縁膜の大
きな面積を占める平担な領域を完全に除去してい
るので、平滑化用絶縁膜を形成する工程において
平担な領域にたとえ突起部が形成されてもその突
起部を完全に除去できる。さらに高温熱処理によ
り平滑化用絶縁膜を溶融して平滑化する工程の前
に、その絶縁膜の平担な領域を完全に除去して凹
凸部の側面にのみ平滑化用絶縁膜を残しているの
で、平滑化用絶縁膜の表面積を極めて小さくでき
る。従つて、高温熱処理により平滑化用絶縁膜を
溶融する際の雰囲気ガスと平滑化用絶縁膜との化
学反応に基づく沸騰現象が発生する割合を小さく
できるので、この化学反応により形成される突起
物を絶対的に少なくできる。このように本発明に
よれば、従来の方法に比べて突起部が半導体装置
に残る割合を極めて少なくできるので、金属配線
の断切れや写真蝕刻不良を顕著に減少させること
ができる。
［実施例］
以下、図面を参照して本発明の実施例を詳細に
説明する。第２ａ乃至２ｈ図は本発明に係るｎチ
ヤネルシリコンゲートMOSトランジスタの製造
工程図である。まず第２ａ図に示すように、Ｐ型
シリコン基板１１０上の厚さ1μのシリコン酸化
膜を形成し、写真蝕刻法によりソース、ドレイン
とゲート形成予定領域のシリコン酸化膜を除去し
てフイールド絶縁膜１１２を形成する。次に露出
したシリコン基板１１０上に厚さ1000Åのシリコ
ン酸化膜１１４を形成し、その上に厚さ4000Åの
多結晶シリコン層１１６を気相成長法により形成
する。その後第２ｂ図に示すように写真蝕刻法に
よりゲート電極１１８と配線パターン１２０を形
成し、更にゲート電極１１８をマスクとしてソー
ス、ドレイン形成予定領域のシリコン酸化膜１１
４を除去してゲート絶縁膜１２２を形成する。次
にオキシ塩化燐（POCl3）雰囲気中で1000℃、10
分の高温熱処理を実施することによつてゲート電
極１１８と配線パターン１２０に燐を拡散させて
低抵抗化させる。また同時に露出したシリコン基
板１１０にも燐を拡散させてN+型のソース領域
１２４とドレイン領域１２６を形成する。次に第
２ｃ図に示すように高温酸化によりゲート電極１
１８と配線パターン１２０及び露出したシリコン
基板１１０上に約1000Åの酸化膜１２８を形成し
て絶縁被覆し、素子保護用の厚さ5000Åのアンド
ープシリコン酸化膜１３０を形成する。次にシリ
コン基板全面に燐もしくは燐と硼素が添加された
厚さ5000Åのシリコン酸化膜（ドープドシリコン
酸化膜）１３２を形成する。その後第２ｄ図に示
すように写真蝕刻法によりコンタクト１３４を開
孔する。次に第２ｅ図に示すように例えばフレオ
ン（CF4）20SCCM、水素（H2）10SCCM雰囲気
でパワー350Wの反応性イオンエツチングを13分
間行う。この場合のドープドシリコン酸化膜１３
２のエツチングレイトは400Å／分であるので、
基板に対して垂直方向にドープドシリコン酸化膜
１３２は5200Å程異方的にエツチングされる。従
つて平担な領域に形成されたドープドシリコン酸
化膜１３２ａは完全に除去されるが、凹凸部の側
面に形成されたドープドシリコン酸化膜１３２ｂ
の厚みは略5000Å以上となる。なおシリコン基板
１１０は一部露出されているが、この反応性イオ
ンエツチングではシリコンはエツチングされな
い。
説明する。第２ａ乃至２ｈ図は本発明に係るｎチ
ヤネルシリコンゲートMOSトランジスタの製造
工程図である。まず第２ａ図に示すように、Ｐ型
シリコン基板１１０上の厚さ1μのシリコン酸化
膜を形成し、写真蝕刻法によりソース、ドレイン
とゲート形成予定領域のシリコン酸化膜を除去し
てフイールド絶縁膜１１２を形成する。次に露出
したシリコン基板１１０上に厚さ1000Åのシリコ
ン酸化膜１１４を形成し、その上に厚さ4000Åの
多結晶シリコン層１１６を気相成長法により形成
する。その後第２ｂ図に示すように写真蝕刻法に
よりゲート電極１１８と配線パターン１２０を形
成し、更にゲート電極１１８をマスクとしてソー
ス、ドレイン形成予定領域のシリコン酸化膜１１
４を除去してゲート絶縁膜１２２を形成する。次
にオキシ塩化燐（POCl3）雰囲気中で1000℃、10
分の高温熱処理を実施することによつてゲート電
極１１８と配線パターン１２０に燐を拡散させて
低抵抗化させる。また同時に露出したシリコン基
板１１０にも燐を拡散させてN+型のソース領域
１２４とドレイン領域１２６を形成する。次に第
２ｃ図に示すように高温酸化によりゲート電極１
１８と配線パターン１２０及び露出したシリコン
基板１１０上に約1000Åの酸化膜１２８を形成し
て絶縁被覆し、素子保護用の厚さ5000Åのアンド
ープシリコン酸化膜１３０を形成する。次にシリ
コン基板全面に燐もしくは燐と硼素が添加された
厚さ5000Åのシリコン酸化膜（ドープドシリコン
酸化膜）１３２を形成する。その後第２ｄ図に示
すように写真蝕刻法によりコンタクト１３４を開
孔する。次に第２ｅ図に示すように例えばフレオ
ン（CF4）20SCCM、水素（H2）10SCCM雰囲気
でパワー350Wの反応性イオンエツチングを13分
間行う。この場合のドープドシリコン酸化膜１３
２のエツチングレイトは400Å／分であるので、
基板に対して垂直方向にドープドシリコン酸化膜
１３２は5200Å程異方的にエツチングされる。従
つて平担な領域に形成されたドープドシリコン酸
化膜１３２ａは完全に除去されるが、凹凸部の側
面に形成されたドープドシリコン酸化膜１３２ｂ
の厚みは略5000Å以上となる。なおシリコン基板
１１０は一部露出されているが、この反応性イオ
ンエツチングではシリコンはエツチングされな
い。
次に第２ｆ図に示すようにドープドシリコン酸
化膜１３２ｂも被覆もしくは保護するため全面に
厚さ500Åのアンドープドシリコン酸化膜１３６
を形成する。その後第２ｇ図に示すようにオキシ
塩化燐雰囲気中で1000℃、５分の高温熱処理を行
い、ドープドシリコン酸化膜１３２ｂを溶融して
基板表面の凹凸を平滑化させる。更に再び写真蝕
刻法によりコンタクト部１３４の厚さ500Åのア
ンドープドシリコン酸化膜１３６を除去する。次
に第２ｈ図に示すようにアルミを蒸着して厚さ
1μのアルミ層を形成し、写真蝕刻法によりアル
ミ配線１３８を設け、ｎチヤネルシリコンゲート
MOSトランジスタを完成させる。
化膜１３２ｂも被覆もしくは保護するため全面に
厚さ500Åのアンドープドシリコン酸化膜１３６
を形成する。その後第２ｇ図に示すようにオキシ
塩化燐雰囲気中で1000℃、５分の高温熱処理を行
い、ドープドシリコン酸化膜１３２ｂを溶融して
基板表面の凹凸を平滑化させる。更に再び写真蝕
刻法によりコンタクト部１３４の厚さ500Åのア
ンドープドシリコン酸化膜１３６を除去する。次
に第２ｈ図に示すようにアルミを蒸着して厚さ
1μのアルミ層を形成し、写真蝕刻法によりアル
ミ配線１３８を設け、ｎチヤネルシリコンゲート
MOSトランジスタを完成させる。
上記のような方法により半導体装置を形成すれ
ば、ドープドシリコン酸化膜を形成する工程にお
いてドープドシリコン酸化膜の平担な領域に発生
した突起部を完全に除去できる。また高温熱処理
によりドープドシリコン酸化膜も溶融して平滑化
する工程の前に、ドープドシリコン酸化膜の平担
な領域を完全に除去し、凹凸部の側面にのみドー
プドシリコン酸化膜を残しているので、ドープド
シリコン酸化膜の表面積は極めて小さくなる。従
つてドープドシリコン酸化膜とオキシ塩化燐との
化学反応に基づく沸騰現象が発生する割合が少な
くなり、従つてこの化学反応により形成される突
起部を絶対的に少なくできる。従つて、以後の工
程におけるアルミ配線の断切れや写真蝕刻不良を
減少させることができ、アルミ配線の信頼性を向
上させることができる。
ば、ドープドシリコン酸化膜を形成する工程にお
いてドープドシリコン酸化膜の平担な領域に発生
した突起部を完全に除去できる。また高温熱処理
によりドープドシリコン酸化膜も溶融して平滑化
する工程の前に、ドープドシリコン酸化膜の平担
な領域を完全に除去し、凹凸部の側面にのみドー
プドシリコン酸化膜を残しているので、ドープド
シリコン酸化膜の表面積は極めて小さくなる。従
つてドープドシリコン酸化膜とオキシ塩化燐との
化学反応に基づく沸騰現象が発生する割合が少な
くなり、従つてこの化学反応により形成される突
起部を絶対的に少なくできる。従つて、以後の工
程におけるアルミ配線の断切れや写真蝕刻不良を
減少させることができ、アルミ配線の信頼性を向
上させることができる。
また従来の半導体装置に比べてその厚さを薄く
できるので基板表面の凹凸部の高低を小さくで
き、写真蝕刻工程における精度も向上できる利点
がある。
できるので基板表面の凹凸部の高低を小さくで
き、写真蝕刻工程における精度も向上できる利点
がある。
なお上記実施例ではｎチヤネルシリコンゲート
MOSトランジスタについて説明したが、Ｐチヤ
ネルMOSトランジスタにもあるいはMOSキヤパ
シタ等の他の半導体素子にも適用できる。
MOSトランジスタについて説明したが、Ｐチヤ
ネルMOSトランジスタにもあるいはMOSキヤパ
シタ等の他の半導体素子にも適用できる。
更に高温熱処理により溶融可能な絶縁膜として
はドープドシリコン酸化膜に限らず他の絶縁膜を
使用してもよいし、配線としてはアルミに限らず
他の金属であつてもよい。
はドープドシリコン酸化膜に限らず他の絶縁膜を
使用してもよいし、配線としてはアルミに限らず
他の金属であつてもよい。
［発明の効果］
以上詳述した如く、本発明の半導体装置の製造
方法によれば、凹凸の側面のみに平滑用絶縁膜を
形成してこの絶縁膜を溶融することによつて平滑
化を達成しているので、平滑化用絶縁膜に発生す
る突起物による金属配線の断切れと写真蝕刻不良
を減少できる。
方法によれば、凹凸の側面のみに平滑用絶縁膜を
形成してこの絶縁膜を溶融することによつて平滑
化を達成しているので、平滑化用絶縁膜に発生す
る突起物による金属配線の断切れと写真蝕刻不良
を減少できる。
第１ａ乃至１ｅ図は従来の平滑化方法によるｎ
チヤネルシリコンゲートMOSトランジスタの製
造工程を示す断面図、第２ａ乃至２ｈ図は本発明
によるｎチヤネルシリコンゲートMOSトランジ
スタの製造工程を示す断面図である。 １０，１１０……シリコン基板、１２，１１２
……フイールド酸化膜、１４，１１４……シリコ
ン酸化膜、１６，１１６……多結晶シリコン層、
１８，１１８……ゲート電極、２０，１２０……
配線パターン、２２，１２２……ゲード絶縁膜、
２４，１２４……ソース領域、２６，１２６……
ドレイン領域、２８，１２８……酸化膜、３０，
１３０……アンドープドシリコン酸化膜、３２，
１３２，１３２ａ，１３２ｂ……ドープドシリコ
ン酸化膜、３４，１３４……コンタクト、３６，
１３６……アンドープドシリコン酸化膜、３８，
１３８……アルミ配線、４０，４２……突起物。
チヤネルシリコンゲートMOSトランジスタの製
造工程を示す断面図、第２ａ乃至２ｈ図は本発明
によるｎチヤネルシリコンゲートMOSトランジ
スタの製造工程を示す断面図である。 １０，１１０……シリコン基板、１２，１１２
……フイールド酸化膜、１４，１１４……シリコ
ン酸化膜、１６，１１６……多結晶シリコン層、
１８，１１８……ゲート電極、２０，１２０……
配線パターン、２２，１２２……ゲード絶縁膜、
２４，１２４……ソース領域、２６，１２６……
ドレイン領域、２８，１２８……酸化膜、３０，
１３０……アンドープドシリコン酸化膜、３２，
１３２，１３２ａ，１３２ｂ……ドープドシリコ
ン酸化膜、３４，１３４……コンタクト、３６，
１３６……アンドープドシリコン酸化膜、３８，
１３８……アルミ配線、４０，４２……突起物。
Claims (1)
- 【特許請求の範囲】 １ 凹凸部を有する半導体領域上に高温熱処理に
より溶融可能な平滑化用絶縁膜を形成する工程
と、反応性イオンエツチングにより前記絶縁膜を
半導体領域に対して略垂直にエツチングして平坦
な領域上に存在する前記縁膜を完全に除去し凹凸
部の側面にのみ前記絶縁膜を残す工程と、高温熱
処理により凹凸部の側面の絶縁膜を溶融して前記
半導体領域の表面を平滑化する工程とを具備した
ことを特徴とする半導体装置の製造方法。 ２ 前記絶縁膜を溶融する前に前記絶縁膜を覆う
ように別の絶縁性薄膜を形成することを特徴とす
る特許請求の範囲第１項記載の半導体装置の製造
方法。 ３ 前記絶縁膜は、燐添加シリコン酸化膜もしく
は硼素と燐が添加されたシリコン酸化膜であるこ
とを特徴とする特許請求の範囲第１項または第２
項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130521A JPS5832434A (ja) | 1981-08-20 | 1981-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56130521A JPS5832434A (ja) | 1981-08-20 | 1981-08-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5832434A JPS5832434A (ja) | 1983-02-25 |
| JPS6320383B2 true JPS6320383B2 (ja) | 1988-04-27 |
Family
ID=15036281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56130521A Granted JPS5832434A (ja) | 1981-08-20 | 1981-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5832434A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111470A (ja) * | 1983-11-22 | 1985-06-17 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2512900B2 (ja) * | 1986-05-22 | 1996-07-03 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5420077A (en) * | 1990-06-29 | 1995-05-30 | Sharp Kabushiki Kaisha | Method for forming a wiring layer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5221785A (en) * | 1975-08-13 | 1977-02-18 | Toshiba Corp | Unit and production system for semiconductor |
| JPS52102691A (en) * | 1976-02-25 | 1977-08-29 | Hitachi Ltd | Formation of wiring on insulating layer having steps |
| JPS5324277A (en) * | 1976-08-18 | 1978-03-06 | Nec Corp | Semiconductor devic e and its production |
-
1981
- 1981-08-20 JP JP56130521A patent/JPS5832434A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5832434A (ja) | 1983-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5073514A (en) | Method of manufacturing mis semiconductor device | |
| US4125426A (en) | Method of manufacturing semiconductor device | |
| JPS615580A (ja) | 半導体装置の製造方法 | |
| JP3173094B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS6320383B2 (ja) | ||
| JPH10233392A (ja) | 半導体装置の製造方法 | |
| JPH07135247A (ja) | 半導体装置の製造方法 | |
| JPS59150421A (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JPH04208570A (ja) | 半導体装置の製造方法 | |
| JPH0358531B2 (ja) | ||
| JPS6151941A (ja) | 電極・配線膜の製造方法 | |
| JPS6347947A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH028451B2 (ja) | ||
| JPH0427166A (ja) | 半導体不揮発性メモリの製造方法 | |
| JPH0320908B2 (ja) | ||
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| JPS63119579A (ja) | 薄膜トランジスター | |
| JPH0542817B2 (ja) | ||
| JPH08153728A (ja) | アルミニウム配線の加工方法 | |
| JPS60115265A (ja) | 半導体装置及びその製造方法 | |
| JPH0337740B2 (ja) | ||
| JPH0713958B2 (ja) | 半導体装置の製造方法 |