JPH0822991A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0822991A JPH0822991A JP6156210A JP15621094A JPH0822991A JP H0822991 A JPH0822991 A JP H0822991A JP 6156210 A JP6156210 A JP 6156210A JP 15621094 A JP15621094 A JP 15621094A JP H0822991 A JPH0822991 A JP H0822991A
- Authority
- JP
- Japan
- Prior art keywords
- oxidation
- oxide film
- gas
- semiconductor device
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01346—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a gaseous ambient using an oxygen or a water vapour, e.g. oxidation through a layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
- H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
- H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
- H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
- H10P14/6302—Non-deposition formation processes
- H10P14/6322—Formation by thermal treatments
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
- H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
- H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H10P70/12—Cleaning before device manufacture, i.e. Begin-Of-Line process by dry cleaning only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/974—Substrate surface preparation
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 マイクロラフネスを低減させることができ、
且つ、半導体装置内に形成される素子の構造や電気特性
を変化させることがない半導体装置の製造方法を提供す
る。 【構成】 シリコンウエハ上に酸化膜を形成した後でこ
の酸化膜を除去することによりシリコンウエハ表面の不
純物を除去する前酸化工程を有する半導体装置の製造方
法において、前酸化工程における酸化膜の形成を、Ｏ2
ガス、Ｈ2 ガスおよびＧｅＨ4 ガスを含む酸化性雰囲気
中で行う。 【効果】 酸化性雰囲気にＧｅＨ4 ガスを含有させるこ
ととしたので、シリコンウエハの軟化点を下げることが
でき、したがって、シリコンウエハ表面のマイクロラフ
ネスを低減させることができる。また、前酸化工程を低
温且つ短時間で行えるので、半導体装置内に形成される
素子の構造や電気特性を変化させることがない。
且つ、半導体装置内に形成される素子の構造や電気特性
を変化させることがない半導体装置の製造方法を提供す
る。 【構成】 シリコンウエハ上に酸化膜を形成した後でこ
の酸化膜を除去することによりシリコンウエハ表面の不
純物を除去する前酸化工程を有する半導体装置の製造方
法において、前酸化工程における酸化膜の形成を、Ｏ2
ガス、Ｈ2 ガスおよびＧｅＨ4 ガスを含む酸化性雰囲気
中で行う。 【効果】 酸化性雰囲気にＧｅＨ4 ガスを含有させるこ
ととしたので、シリコンウエハの軟化点を下げることが
でき、したがって、シリコンウエハ表面のマイクロラフ
ネスを低減させることができる。また、前酸化工程を低
温且つ短時間で行えるので、半導体装置内に形成される
素子の構造や電気特性を変化させることがない。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳細には、前酸化工程を有する半導体装置
の製造方法に関するものである。
に関し、より詳細には、前酸化工程を有する半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】従来より、半導体装置の製造プロセスに
おいて用いられる工程として、前酸化と称される処理が
知られている。これは、半導体基板上に酸化膜を形成し
た後で、この酸化膜を除去するものである。この前酸化
は、例えばゲート酸化膜を形成する前などに、半導体基
板表面の不純物を除去するために行われる。
おいて用いられる工程として、前酸化と称される処理が
知られている。これは、半導体基板上に酸化膜を形成し
た後で、この酸化膜を除去するものである。この前酸化
は、例えばゲート酸化膜を形成する前などに、半導体基
板表面の不純物を除去するために行われる。
【０００３】この前酸化を行う方法は、ドライＯ2 酸化
とウエット酸化とに大別することができる。
とウエット酸化とに大別することができる。
【０００４】ドライＯ2 酸化とは、酸素を用いて酸化膜
を形成する方法である。このドライＯ2 酸化の反応式
は、下記のようになる。この方法によれば、成膜速度は
遅いものの、高精度の膜厚制御が可能となる。
を形成する方法である。このドライＯ2 酸化の反応式
は、下記のようになる。この方法によれば、成膜速度は
遅いものの、高精度の膜厚制御が可能となる。
【０００５】Ｓｉ＋Ｏ2 ＝ＳｉＯ2 一方、ウエット酸化とは、水蒸気（Ｈ2 Ｏ）を用いて酸
化膜を形成する方法である。ウエット酸化の反応式は、
下記のようになる。この方法によれば、酸化膜の膜厚精
度は低いものの、成膜速度を速くすることができる。
化膜を形成する方法である。ウエット酸化の反応式は、
下記のようになる。この方法によれば、酸化膜の膜厚精
度は低いものの、成膜速度を速くすることができる。
【０００６】Ｓｉ＋２Ｈ2 Ｏ＝ＳｉＯ2 ＋２Ｈ2 通常、前酸化では高精度の膜厚制御は必要とされないの
で、成膜速度の速いウエット酸化を使用している。
で、成膜速度の速いウエット酸化を使用している。
【０００７】
【発明が解決しようとする課題】近年、半導体装置の微
細化、高集積化に伴い、半導体基板の表面のマイクロラ
フネスの存在が無視できないものとなっている。ここ
で、マイクロラフネスとは、半導体基板の結晶表面に形
成された凹凸をいい、半導体装置の電気特性（耐圧、信
頼性等）を悪化させる原因となる。
細化、高集積化に伴い、半導体基板の表面のマイクロラ
フネスの存在が無視できないものとなっている。ここ
で、マイクロラフネスとは、半導体基板の結晶表面に形
成された凹凸をいい、半導体装置の電気特性（耐圧、信
頼性等）を悪化させる原因となる。
【０００８】半導体装置に形成される素子のサイズが大
きく、集積度が小さいような場合には、半導体基板上に
形成される酸化膜（ゲート酸化膜等）の膜厚を厚くする
ことができるので、マイクロラフネスの影響は小さい。
しかしながら、半導体装置の微細化、高集積化が進むに
つれて酸化膜を薄膜化する必要が生じるので、マイクロ
ラフネスが電気特性に与える影響が大きくなり、無視で
きないものとなるのである。
きく、集積度が小さいような場合には、半導体基板上に
形成される酸化膜（ゲート酸化膜等）の膜厚を厚くする
ことができるので、マイクロラフネスの影響は小さい。
しかしながら、半導体装置の微細化、高集積化が進むに
つれて酸化膜を薄膜化する必要が生じるので、マイクロ
ラフネスが電気特性に与える影響が大きくなり、無視で
きないものとなるのである。
【０００９】このような欠点を解消するため、本発明者
は、前酸化工程において半導体基板の酸化時間を長時間
化する方法（すなわち酸化膜厚を厚くする方法）と酸化
温度を高温化する方法とを試みた。その結果、これらの
方法により、半導体基板面の不純物の除去と併せて、マ
イクロラフネスの低減も図ることができた。
は、前酸化工程において半導体基板の酸化時間を長時間
化する方法（すなわち酸化膜厚を厚くする方法）と酸化
温度を高温化する方法とを試みた。その結果、これらの
方法により、半導体基板面の不純物の除去と併せて、マ
イクロラフネスの低減も図ることができた。
【００１０】しかしながら、前酸化工程において半導体
基板の酸化時間を長時間化したり酸化温度を高温化した
りすると、半導体基板に形成された不純物領域内の不純
物が再拡散してしまうという新たな欠点を生じた。すな
わち、半導体基板に対してイオン注入や拡散等を行うこ
とによって不純物拡散領域（ソース・ドレイン領域等）
を形成し、その後に前酸化を行うような場合に、酸化時
間を長時間化したり酸化温度を高温化したりすると、こ
の不純物拡散領域が広がって素子構造が変化してしま
い、設計通りの電気特性を得ることができなくなってし
まうのである。
基板の酸化時間を長時間化したり酸化温度を高温化した
りすると、半導体基板に形成された不純物領域内の不純
物が再拡散してしまうという新たな欠点を生じた。すな
わち、半導体基板に対してイオン注入や拡散等を行うこ
とによって不純物拡散領域（ソース・ドレイン領域等）
を形成し、その後に前酸化を行うような場合に、酸化時
間を長時間化したり酸化温度を高温化したりすると、こ
の不純物拡散領域が広がって素子構造が変化してしま
い、設計通りの電気特性を得ることができなくなってし
まうのである。
【００１１】このため、前酸化工程において半導体基板
の酸化時間を長時間化したり酸化温度を高温化したりす
ることによりマイクロラフネスを低減させる方法は、実
際には使用できなかった。
の酸化時間を長時間化したり酸化温度を高温化したりす
ることによりマイクロラフネスを低減させる方法は、実
際には使用できなかった。
【００１２】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、マイクロラフネスを低減させ
ることができ、且つ、半導体装置内に形成される素子の
構造や電気特性を変化させることがない半導体装置の製
造方法を提供することを目的とする。
みてなされたものであり、マイクロラフネスを低減させ
ることができ、且つ、半導体装置内に形成される素子の
構造や電気特性を変化させることがない半導体装置の製
造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係わる半導体装
置の製造方法は、半導体基板上に酸化膜を形成した後で
この酸化膜を除去することにより前記半導体基板表面の
不純物を除去する前酸化工程を有する半導体装置の製造
方法において、前記前酸化工程における前記酸化膜の形
成を、水蒸気と４族元素ガスとを含む酸化性雰囲気中で
行うことを特徴とする。
置の製造方法は、半導体基板上に酸化膜を形成した後で
この酸化膜を除去することにより前記半導体基板表面の
不純物を除去する前酸化工程を有する半導体装置の製造
方法において、前記前酸化工程における前記酸化膜の形
成を、水蒸気と４族元素ガスとを含む酸化性雰囲気中で
行うことを特徴とする。
【００１４】
【作用】本発明によれば、前酸化工程において、水蒸気
を含む酸化性雰囲気に４族元素ガスを含有させることと
したので、酸化工程を低温且つ短時間とした場合でも、
マイクロラフネスを低減させることができる。これは、
酸化性雰囲気に４族元素ガスを含有させることにより、
半導体基板の軟化点を下げることができるからであると
思われる。
を含む酸化性雰囲気に４族元素ガスを含有させることと
したので、酸化工程を低温且つ短時間とした場合でも、
マイクロラフネスを低減させることができる。これは、
酸化性雰囲気に４族元素ガスを含有させることにより、
半導体基板の軟化点を下げることができるからであると
思われる。
【００１５】
【実施例】以下、本発明の実施例について、従来の半導
体装置の製造方法と比較しつつ説明する。
体装置の製造方法と比較しつつ説明する。
【００１６】（実施例１）実施例１として、前酸化工程
での酸化膜厚とマイクロラフネスとの関係（すなわち酸
化時間とマイクロラフネスとの関係）について測定した
結果を示す。
での酸化膜厚とマイクロラフネスとの関係（すなわち酸
化時間とマイクロラフネスとの関係）について測定した
結果を示す。
【００１７】半導体基板としては、６インチの（１０
０）面Ｎ型シリコンウエハであって、比抵抗が１〜６０
Ω・ｃｍのものを使用した。そして、以下のような手順
で本実施例の前酸化工程を行った。
０）面Ｎ型シリコンウエハであって、比抵抗が１〜６０
Ω・ｃｍのものを使用した。そして、以下のような手順
で本実施例の前酸化工程を行った。
【００１８】まず、このシリコンウエハを酸化炉に収
納し、Ｏ2 ガス、Ｈ2 ガスおよびＧｅＨ4 ガス（本発明
の「４族元素ガス」に該当する）を供給した。ここで、
Ｏ2ガスおよびＨ2 ガスの流量はそれぞれ１０リットル
／分とし、これらのガスに対するＧｅＨ4 ガスの含有量
は４ｍｏｌ％とした。これにより、Ｏ2 ガスとＨ2 ガス
とが酸化炉内で反応して水蒸気が生成された。そして、
シリコンウエハを８００℃で加熱することにより、シリ
コンウエハ上に酸化膜が形成された。
納し、Ｏ2 ガス、Ｈ2 ガスおよびＧｅＨ4 ガス（本発明
の「４族元素ガス」に該当する）を供給した。ここで、
Ｏ2ガスおよびＨ2 ガスの流量はそれぞれ１０リットル
／分とし、これらのガスに対するＧｅＨ4 ガスの含有量
は４ｍｏｌ％とした。これにより、Ｏ2 ガスとＨ2 ガス
とが酸化炉内で反応して水蒸気が生成された。そして、
シリコンウエハを８００℃で加熱することにより、シリ
コンウエハ上に酸化膜が形成された。
【００１９】本実施例では、膜厚が０ｎｍ，５０ｎｍ，
１００ｎｍ，２００ｎｍ，４００ｎｍ，８００ｎｍの酸
化膜が形成されたシリコンウエハを、それぞれ酸化時間
を変えることによって作製した。
１００ｎｍ，２００ｎｍ，４００ｎｍ，８００ｎｍの酸
化膜が形成されたシリコンウエハを、それぞれ酸化時間
を変えることによって作製した。
【００２０】次に、各シリコンウエハの酸化膜を、フ
ッ化アンモニウムを用いてそれぞれ剥離した。
ッ化アンモニウムを用いてそれぞれ剥離した。
【００２１】最後に、測定器としてＡＦＭ(Atomic Fo
rce Microscope) を用いて、各シリコンウエハ表面のマ
イクロラフネスを測定した。
rce Microscope) を用いて、各シリコンウエハ表面のマ
イクロラフネスを測定した。
【００２２】また、比較のために、本実施例と同じシリ
コンウエハを用い、従来の製造方法による前酸化を行っ
たサンプルも作製した。製造方法は、酸化膜形成時（上
記工程）にＧｅＨ4 ガスを使用しないこと以外は、本
実施例の場合（上記工程〜）と同一とした。
コンウエハを用い、従来の製造方法による前酸化を行っ
たサンプルも作製した。製造方法は、酸化膜形成時（上
記工程）にＧｅＨ4 ガスを使用しないこと以外は、本
実施例の場合（上記工程〜）と同一とした。
【００２３】これらの各サンプルのマイクロラフネスの
測定結果を、図１に示す。同図からわかるように、マイ
クロラフネスは前酸化の酸化膜厚が厚いほど低減される
が、いずれの膜厚においても、本実施例のサンプルの方
がマイクロラフネスが低減されていた。
測定結果を、図１に示す。同図からわかるように、マイ
クロラフネスは前酸化の酸化膜厚が厚いほど低減される
が、いずれの膜厚においても、本実施例のサンプルの方
がマイクロラフネスが低減されていた。
【００２４】このように、マイクロラフネスは前酸化の
酸化時間を長時間化すること（すなわち前酸化の酸化膜
厚を厚くすること）によって低減させることができる
が、上述のように、この長時間化により不純物拡散領域
に再拡散が生じる。したがって、この長時間化には限界
がある。また、酸化時間をどの程度まで長時間化できる
か（すなわち、不純物拡散領域に再拡散をどの程度まで
許容できるか）は、製造する半導体装置の集積度等に応
じて決定される。本実施例によれば、酸化時間の限界値
が与えられた場合に、その限界値におけるマイクロラフ
ネスを、従来の製造方法の場合よりも低減させることが
できる。
酸化時間を長時間化すること（すなわち前酸化の酸化膜
厚を厚くすること）によって低減させることができる
が、上述のように、この長時間化により不純物拡散領域
に再拡散が生じる。したがって、この長時間化には限界
がある。また、酸化時間をどの程度まで長時間化できる
か（すなわち、不純物拡散領域に再拡散をどの程度まで
許容できるか）は、製造する半導体装置の集積度等に応
じて決定される。本実施例によれば、酸化時間の限界値
が与えられた場合に、その限界値におけるマイクロラフ
ネスを、従来の製造方法の場合よりも低減させることが
できる。
【００２５】なお、酸化膜厚が薄い場合は本実施例サン
プルと従来例サンプルとのマイクロラフネス発生量の差
は小さい値となる。本発明者の検討によれば、酸化膜厚
は３０ｎｍ以上とすることが望ましい。
プルと従来例サンプルとのマイクロラフネス発生量の差
は小さい値となる。本発明者の検討によれば、酸化膜厚
は３０ｎｍ以上とすることが望ましい。
【００２６】（実施例２）次に、実施例２として、前酸
化工程での酸化温度とマイクロラフネスとの関係につい
て測定した結果を示す。
化工程での酸化温度とマイクロラフネスとの関係につい
て測定した結果を示す。
【００２７】半導体基板としては、上述の実施例１と同
様、６インチの（１００）面Ｎ型シリコンウエハであっ
て、比抵抗が１〜６０Ω・ｃｍのものを使用した。そし
て、以下のような手順で本実施例の前酸化工程を行っ
た。
様、６インチの（１００）面Ｎ型シリコンウエハであっ
て、比抵抗が１〜６０Ω・ｃｍのものを使用した。そし
て、以下のような手順で本実施例の前酸化工程を行っ
た。
【００２８】まず、このシリコンウエハを酸化炉に収
納し、Ｏ2 ガス、Ｈ2 ガスおよびＧｅＨ4 ガスを供給し
た。ここで、実施例１と同様、Ｏ2 ガスおよびＨ2 ガス
の流量はそれぞれ１０リットル／分とし、これらのガス
に対するＧｅＨ4 ガスの含有量は４ｍｏｌ％とした。
納し、Ｏ2 ガス、Ｈ2 ガスおよびＧｅＨ4 ガスを供給し
た。ここで、実施例１と同様、Ｏ2 ガスおよびＨ2 ガス
の流量はそれぞれ１０リットル／分とし、これらのガス
に対するＧｅＨ4 ガスの含有量は４ｍｏｌ％とした。
【００２９】本実施例では、酸化温度が７５０℃，８０
０℃，８５０℃，９００℃，１０００℃の場合につい
て、それぞれサンプルを作製した。なお、酸化膜の膜厚
は、７５０℃，８００℃の場合については約３０ｎｍと
し、８５０℃，９００℃，１０００℃の場合については
約１００ｎｍとした。温度によって膜厚が異なるのは、
酸化時間を同じにするためである。
０℃，８５０℃，９００℃，１０００℃の場合につい
て、それぞれサンプルを作製した。なお、酸化膜の膜厚
は、７５０℃，８００℃の場合については約３０ｎｍと
し、８５０℃，９００℃，１０００℃の場合については
約１００ｎｍとした。温度によって膜厚が異なるのは、
酸化時間を同じにするためである。
【００３０】次に、各シリコンウエハの酸化膜を、フ
ッ化アンモニウムを用いてそれぞれ剥離した。
ッ化アンモニウムを用いてそれぞれ剥離した。
【００３１】最後に、測定器としてＡＦＭ(Atomic Fo
rce Microscope) を用いて、各シリコンウエハ表面のマ
イクロラフネスを測定した。
rce Microscope) を用いて、各シリコンウエハ表面のマ
イクロラフネスを測定した。
【００３２】また、比較のために、本実施例と同じシリ
コンウエハを用い、従来の製造方法による前酸化を行っ
たサンプルも作製した。製造方法は、酸化膜形成時（上
記工程）にＧｅＨ4 ガスを使用しないこと以外は、本
実施例の場合（上記工程〜）と同一とした。
コンウエハを用い、従来の製造方法による前酸化を行っ
たサンプルも作製した。製造方法は、酸化膜形成時（上
記工程）にＧｅＨ4 ガスを使用しないこと以外は、本
実施例の場合（上記工程〜）と同一とした。
【００３３】これらの各サンプルのマイクロラフネスの
測定結果を、図２に示す。同図からわかるように、マイ
クロラフネスは前酸化の酸化温度が高いほど低減される
が、いずれの酸化温度においても、本実施例のサンプル
の方がマイクロラフネスが低減されていた。すなわち、
本実施例によれば、前酸化の酸化膜形成を低温で行った
場合でも、マイクロラフネスを低減させることができ
た。
測定結果を、図２に示す。同図からわかるように、マイ
クロラフネスは前酸化の酸化温度が高いほど低減される
が、いずれの酸化温度においても、本実施例のサンプル
の方がマイクロラフネスが低減されていた。すなわち、
本実施例によれば、前酸化の酸化膜形成を低温で行った
場合でも、マイクロラフネスを低減させることができ
た。
【００３４】マイクロラフネスは、前酸化を高温化する
ことによって低減させることができるが、上述したよう
に、この高温化により不純物拡散領域に再拡散が生じ
る。したがって、この高温化には限界がある。また、こ
の酸化温度をどの程度まで高温化できるか（すなわち、
不純物拡散領域に再拡散をどの程度まで許容できるか）
は、製造する半導体装置の集積度等に応じて決定され
る。本実施例によれば、酸化温度の限界値が与えられた
場合に、その温度におけるマイクロラフネスを従来の製
造方法よりも低減させることができる。
ことによって低減させることができるが、上述したよう
に、この高温化により不純物拡散領域に再拡散が生じ
る。したがって、この高温化には限界がある。また、こ
の酸化温度をどの程度まで高温化できるか（すなわち、
不純物拡散領域に再拡散をどの程度まで許容できるか）
は、製造する半導体装置の集積度等に応じて決定され
る。本実施例によれば、酸化温度の限界値が与えられた
場合に、その温度におけるマイクロラフネスを従来の製
造方法よりも低減させることができる。
【００３５】本実施例の製造方法における酸化温度の限
界を調べるために、この酸化温度と不純物拡散領域の再
拡散との関係を測定した。
界を調べるために、この酸化温度と不純物拡散領域の再
拡散との関係を測定した。
【００３６】半導体基板としては、上記同様、６インチ
の（１００）面Ｎ型シリコンウエハであって、比抵抗が
１〜６０Ω・ｃｍのものを使用した。そして、以下のよ
うな手順でサンプルを作製した。
の（１００）面Ｎ型シリコンウエハであって、比抵抗が
１〜６０Ω・ｃｍのものを使用した。そして、以下のよ
うな手順でサンプルを作製した。
【００３７】まず、図３に示したようなシリコンウエ
ハ１０に対して、加速電圧１５０ｋｅＶ、濃度１．８×
１０12／ｃｍ2 でボロンＢをイオン注入し、さらに窒素
雰囲気中、１１９０℃で２４時間のウェル拡散を行うこ
とにより、Ｐウェル層（不純物拡散領域）１１，１２を
形成した。ここで、Ｐウェル層１１，１２の深さは７μ
ｍとし、両領域の間隔は０．１μｍとした。
ハ１０に対して、加速電圧１５０ｋｅＶ、濃度１．８×
１０12／ｃｍ2 でボロンＢをイオン注入し、さらに窒素
雰囲気中、１１９０℃で２４時間のウェル拡散を行うこ
とにより、Ｐウェル層（不純物拡散領域）１１，１２を
形成した。ここで、Ｐウェル層１１，１２の深さは７μ
ｍとし、両領域の間隔は０．１μｍとした。
【００３８】次に、このシリコンウエハを酸化炉に収
納し、Ｏ2 ガス、Ｈ2 ガスおよびＧｅＨ4 ガスを供給し
た。ここで、上記同様、Ｏ2 ガスおよびＨ2 ガスの流量
はそれぞれ１０リットル／分とし、これらのガスに対す
るＧｅＨ4 ガスの含有量は４ｍｏｌ％とした。そして、
酸化温度が７５０℃，８００℃，８５０℃，９００℃，
１０００℃の場合について、それぞれ１時間の熱処理を
行って、各シリコンウエハ上に酸化膜を形成した。
納し、Ｏ2 ガス、Ｈ2 ガスおよびＧｅＨ4 ガスを供給し
た。ここで、上記同様、Ｏ2 ガスおよびＨ2 ガスの流量
はそれぞれ１０リットル／分とし、これらのガスに対す
るＧｅＨ4 ガスの含有量は４ｍｏｌ％とした。そして、
酸化温度が７５０℃，８００℃，８５０℃，９００℃，
１０００℃の場合について、それぞれ１時間の熱処理を
行って、各シリコンウエハ上に酸化膜を形成した。
【００３９】その後、各サンプル上の酸化膜を、フッ
化アンモニウムを用いてそれぞれ剥離した。
化アンモニウムを用いてそれぞれ剥離した。
【００４０】そして、各サンプルについて、Ｐウェル
層の拡散幅を測定した。
層の拡散幅を測定した。
【００４１】この拡散幅の測定結果を、図４に示す。同
図からわかるように、前酸化の酸化温度が高いほど、Ｐ
ウェル層の拡散幅は大きくなった。
図からわかるように、前酸化の酸化温度が高いほど、Ｐ
ウェル層の拡散幅は大きくなった。
【００４２】上述のように、この拡散幅の許容値は、製
造する半導体装置の集積度等に応じて相違する。例え
ば、Ｐウェル層の拡散幅を３５ｎｍ以内に抑えようとす
ると、酸化温度の上限は９００℃となることがわかる。
造する半導体装置の集積度等に応じて相違する。例え
ば、Ｐウェル層の拡散幅を３５ｎｍ以内に抑えようとす
ると、酸化温度の上限は９００℃となることがわかる。
【００４３】一方、前酸化工程の酸化温度の下限値は、
半導体基板の軟化点によって与えられる。例えば、本実
施例のように４族元素ガスとしてＧｅＨ4 ガスを用いた
場合、酸化膜形成温度は７５０℃以上とすることが望ま
しい。これは、４族元素としてゲルマニウムＧｅを使用
した場合には、シリコンの軟化点が約７５０℃まで低下
するからである。
半導体基板の軟化点によって与えられる。例えば、本実
施例のように４族元素ガスとしてＧｅＨ4 ガスを用いた
場合、酸化膜形成温度は７５０℃以上とすることが望ま
しい。これは、４族元素としてゲルマニウムＧｅを使用
した場合には、シリコンの軟化点が約７５０℃まで低下
するからである。
【００４４】（実施例３）次に、実施例３として、本発
明の製造方法を用いて作製した半導体装置の信頼性の評
価結果を示す。
明の製造方法を用いて作製した半導体装置の信頼性の評
価結果を示す。
【００４５】半導体基板としては、上述の実施例１，２
と同様、６インチの（１００）面Ｎ型シリコンウエハで
あって、比抵抗が１〜６０Ω・ｃｍのものを使用した。
そして、以下のような手順で前酸化工程を行った。
と同様、６インチの（１００）面Ｎ型シリコンウエハで
あって、比抵抗が１〜６０Ω・ｃｍのものを使用した。
そして、以下のような手順で前酸化工程を行った。
【００４６】まず、実施例１，２と同様、シリコンウ
エハを酸化炉に収納し、Ｏ2 ガス、Ｈ2 ガスおよびＧｅ
Ｈ4 ガスを供給した。ここで、実施例１と同様、Ｏ2 ガ
スおよびＨ2 ガスの流量はそれぞれ１０リットル／分と
し、これらのガスに対するＧｅＨ4 ガスの含有量は４ｍ
ｏｌ％とした。そして、シリコンウエハ上に、酸化温度
８００℃で酸化膜を形成した。
エハを酸化炉に収納し、Ｏ2 ガス、Ｈ2 ガスおよびＧｅ
Ｈ4 ガスを供給した。ここで、実施例１と同様、Ｏ2 ガ
スおよびＨ2 ガスの流量はそれぞれ１０リットル／分と
し、これらのガスに対するＧｅＨ4 ガスの含有量は４ｍ
ｏｌ％とした。そして、シリコンウエハ上に、酸化温度
８００℃で酸化膜を形成した。
【００４７】次に、シリコンウエハの酸化膜を、フッ
化アンモニウムを用いてそれぞれ剥離した。
化アンモニウムを用いてそれぞれ剥離した。
【００４８】続いて、このシリコンウエハ上に９００
℃でＯ2 酸化を行い、ゲート酸化膜を形成した。そし
て、このゲート酸化膜上にさらにゲート電極を形成し、
ＭＯＳ型キャパシタを作製した。
℃でＯ2 酸化を行い、ゲート酸化膜を形成した。そし
て、このゲート酸化膜上にさらにゲート電極を形成し、
ＭＯＳ型キャパシタを作製した。
【００４９】その後、このようにして作製したＭＯＳ
型キャパシタの真性寿命（ＴＤＤＢ；Time Dependent D
ielectric Breakdown ）を測定した。
型キャパシタの真性寿命（ＴＤＤＢ；Time Dependent D
ielectric Breakdown ）を測定した。
【００５０】また、比較のために、本実施例と同じシリ
コンウエハを用い、従来の製造方法による前酸化を行っ
たサンプルも作製した。製造方法は、酸化膜形成時（上
記工程）にＧｅＨ4 ガスを使用しないこと以外は、本
実施例の場合（上記工程〜）と同一とした。
コンウエハを用い、従来の製造方法による前酸化を行っ
たサンプルも作製した。製造方法は、酸化膜形成時（上
記工程）にＧｅＨ4 ガスを使用しないこと以外は、本
実施例の場合（上記工程〜）と同一とした。
【００５１】このようにして得たＭＯＳ型キャパシタの
真性寿命を、本実施例サンプルと従来例サンプルとにつ
いて比較したところ、本実施例サンプルは従来例サンプ
ルの約２倍の真性寿命を有することがわかった。これ
は、本実施例サンプルではシリコンウエハ上のマイクロ
ラフネスが低減されているためであると考えられる。
真性寿命を、本実施例サンプルと従来例サンプルとにつ
いて比較したところ、本実施例サンプルは従来例サンプ
ルの約２倍の真性寿命を有することがわかった。これ
は、本実施例サンプルではシリコンウエハ上のマイクロ
ラフネスが低減されているためであると考えられる。
【００５２】なお、以上説明した各実施例では、４族元
素ガスとしてＧｅＨ4 ガスを使用したが、この４族元素
ガスとしてゲルマニウムＧｅを含む他の化合物ガスを用
いた場合にも、本発明の効果を得ることができた。ま
た、例えばＳｎＨ4 、ＰｂＨ4等、他の４族元素を含有
するガスを用いた場合にも、本発明の効果を得ることが
できた。
素ガスとしてＧｅＨ4 ガスを使用したが、この４族元素
ガスとしてゲルマニウムＧｅを含む他の化合物ガスを用
いた場合にも、本発明の効果を得ることができた。ま
た、例えばＳｎＨ4 、ＰｂＨ4等、他の４族元素を含有
するガスを用いた場合にも、本発明の効果を得ることが
できた。
【００５３】また、上述の各実施例では４族元素ガスの
含有率を４ｍｏｌ％としたが、この含有率が１ｍｏｌ％
〜２０ｍｏｌ％の間で変化させた場合にも、同様の効果
を得ることができた。
含有率を４ｍｏｌ％としたが、この含有率が１ｍｏｌ％
〜２０ｍｏｌ％の間で変化させた場合にも、同様の効果
を得ることができた。
【００５４】
【発明の効果】以上詳細に説明したように、本発明によ
れば、酸化性雰囲気に４族元素を含有させることとした
ので、半導体基板の軟化点を下げることができ、したが
って半導体基板の表面のマイクロラフネスを低減させる
ことができる。また、前酸化工程を低温且つ短時間で行
えるので、半導体装置内に形成される素子の構造や電気
特性を変化させることがない。
れば、酸化性雰囲気に４族元素を含有させることとした
ので、半導体基板の軟化点を下げることができ、したが
って半導体基板の表面のマイクロラフネスを低減させる
ことができる。また、前酸化工程を低温且つ短時間で行
えるので、半導体装置内に形成される素子の構造や電気
特性を変化させることがない。
【図１】前酸化工程での酸化膜厚とマイクロラフネスと
の関係についての測定結果を示すグラフである。
の関係についての測定結果を示すグラフである。
【図２】前酸化工程での酸化温度とマイクロラフネスと
の関係についての測定結果を示すグラフである。
の関係についての測定結果を示すグラフである。
【図３】前酸化工程での酸化温度と不純物拡散領域の再
拡散との関係を測定するために使用したサンプルを概略
的に示す断面図である。
拡散との関係を測定するために使用したサンプルを概略
的に示す断面図である。
【図４】前酸化工程での酸化温度と不純物拡散領域の再
拡散との関係についての測定結果を示すグラフである。
拡散との関係についての測定結果を示すグラフである。
１１ シリコンウエハ １２、１３ 不純物拡散領域
Claims (3)
- 【請求項１】半導体基板上に酸化膜を形成した後でこの
酸化膜を除去することにより前記半導体基板表面の不純
物を除去する前酸化工程を有する半導体装置の製造方法
において、 前記前酸化工程における前記酸化膜の形成を、水蒸気と
４族元素ガスとを含む酸化性雰囲気中で行うことを特徴
とする半導体装置の製造方法。 - 【請求項２】前記前酸化工程における前記酸化膜の形成
を７５０℃以上で行うことを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】前記前酸化工程において形成される前記酸
化膜の膜厚が３０ｎｍ以上であることを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15621094A JP3417665B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置の製造方法 |
| US08/498,755 US5731247A (en) | 1994-07-07 | 1995-07-06 | Method for manufacturing a semiconductor device including pre-oxidation process |
| KR1019950019713A KR0159464B1 (ko) | 1994-07-07 | 1995-07-06 | 반도체장치의 제조방법 |
| EP95110672A EP0692819B1 (en) | 1994-07-07 | 1995-07-07 | Method of manufacturing a semiconductor device including pre-oxidation process |
| DE69528420T DE69528420T2 (de) | 1994-07-07 | 1995-07-07 | Verfahren zur Herstellung einer halbleitenden Anordnung mit einer Voroxidationstufe |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15621094A JP3417665B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0822991A true JPH0822991A (ja) | 1996-01-23 |
| JP3417665B2 JP3417665B2 (ja) | 2003-06-16 |
Family
ID=15622775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15621094A Expired - Fee Related JP3417665B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5731247A (ja) |
| EP (1) | EP0692819B1 (ja) |
| JP (1) | JP3417665B2 (ja) |
| KR (1) | KR0159464B1 (ja) |
| DE (1) | DE69528420T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662702B2 (en) * | 2004-06-07 | 2010-02-16 | Imec | Method for manufacturing a crystalline silicon layer |
| KR20200131419A (ko) * | 2019-05-14 | 2020-11-24 | 연세대학교 산학협력단 | 게르마늄-게르마늄 산화막의 제조방법, 이에 의해 제조된 게르마늄-게르마늄 산화막 및 상기 게르마늄-게르마늄 산화막을 포함하는 mos 커패시터 |
| RU2770165C1 (ru) * | 2021-08-26 | 2022-04-14 | Акционерное общество "Научно-исследовательский институт физических измерений" | Способ изготовления упругих элементов из монокристаллического кремния |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114258A (en) * | 1998-10-19 | 2000-09-05 | Applied Materials, Inc. | Method of oxidizing a substrate in the presence of nitride and oxynitride films |
| JP5272496B2 (ja) * | 2008-04-25 | 2013-08-28 | 信越半導体株式会社 | シリコンウェーハの酸化膜形成方法 |
| KR20160001114A (ko) | 2014-06-26 | 2016-01-06 | 에스케이하이닉스 주식회사 | 반도체 장치 제조 방법 |
| KR20190117435A (ko) | 2019-09-28 | 2019-10-16 | 이혜진 | 화장을 지워주는 기구 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4409260A (en) * | 1979-08-15 | 1983-10-11 | Hughes Aircraft Company | Process for low-temperature surface layer oxidation of a semiconductor substrate |
| US4920076A (en) * | 1988-04-15 | 1990-04-24 | The United States Of America As Represented By The United States Department Of Energy | Method for enhancing growth of SiO2 in Si by the implantation of germanium |
| DE68925879T2 (de) * | 1988-12-21 | 1996-10-02 | At & T Corp | Thermisches Oxydierungsverfahren mit verändertem Wachstum für dünne Oxide |
| KR920010774A (ko) * | 1990-11-16 | 1992-06-27 | 아이자와 스스무 | 반도체장치의 제조방법 |
| US5312766A (en) * | 1991-03-06 | 1994-05-17 | National Semiconductor Corporation | Method of providing lower contact resistance in MOS transistors |
| JP3189056B2 (ja) * | 1991-09-05 | 2001-07-16 | 富士通株式会社 | 半導体基板の前処理方法とその機能を具備する装置 |
| JPH05217921A (ja) * | 1991-09-13 | 1993-08-27 | Motorola Inc | 材料膜のエピタキシアル成長を行うための温度制御された処理 |
| US5288662A (en) * | 1992-06-15 | 1994-02-22 | Air Products And Chemicals, Inc. | Low ozone depleting organic chlorides for use during silicon oxidation and furnace tube cleaning |
| US5316981A (en) * | 1992-10-09 | 1994-05-31 | Advanced Micro Devices, Inc. | Method for achieving a high quality thin oxide using a sacrificial oxide anneal |
| US5489550A (en) * | 1994-08-09 | 1996-02-06 | Texas Instruments Incorporated | Gas-phase doping method using germanium-containing additive |
-
1994
- 1994-07-07 JP JP15621094A patent/JP3417665B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-06 US US08/498,755 patent/US5731247A/en not_active Expired - Fee Related
- 1995-07-06 KR KR1019950019713A patent/KR0159464B1/ko not_active Expired - Fee Related
- 1995-07-07 DE DE69528420T patent/DE69528420T2/de not_active Expired - Fee Related
- 1995-07-07 EP EP95110672A patent/EP0692819B1/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7662702B2 (en) * | 2004-06-07 | 2010-02-16 | Imec | Method for manufacturing a crystalline silicon layer |
| KR20200131419A (ko) * | 2019-05-14 | 2020-11-24 | 연세대학교 산학협력단 | 게르마늄-게르마늄 산화막의 제조방법, 이에 의해 제조된 게르마늄-게르마늄 산화막 및 상기 게르마늄-게르마늄 산화막을 포함하는 mos 커패시터 |
| RU2770165C1 (ru) * | 2021-08-26 | 2022-04-14 | Акционерное общество "Научно-исследовательский институт физических измерений" | Способ изготовления упругих элементов из монокристаллического кремния |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0692819B1 (en) | 2002-10-02 |
| EP0692819A2 (en) | 1996-01-17 |
| US5731247A (en) | 1998-03-24 |
| EP0692819A3 (en) | 1997-07-02 |
| DE69528420T2 (de) | 2003-06-26 |
| DE69528420D1 (de) | 2002-11-07 |
| KR0159464B1 (ko) | 1999-02-01 |
| KR960005852A (ko) | 1996-02-23 |
| JP3417665B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1284236C (en) | Semiconductor device with low defect density oxide | |
| US6794264B2 (en) | Implantation process using substoichiometric, oxygen doses at different energies | |
| JPH0648683B2 (ja) | 薄膜酸化物用の成長修正熱酸化方法 | |
| JP3417665B2 (ja) | 半導体装置の製造方法 | |
| US10978360B2 (en) | PNA temperature monitoring method | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JP3188810B2 (ja) | シリコンウェーハの製造方法 | |
| JPH05304205A (ja) | 半導体装置及びその製造方法 | |
| JPH06302791A (ja) | 半導体基板及びその製造方法 | |
| KR100227641B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP4305800B2 (ja) | シリコンウエハ表面の窒化物評価方法 | |
| JPH11283975A (ja) | 薄くて均一な酸化物を低い温度で形成する方法 | |
| JPS59208744A (ja) | 半導体装置 | |
| JPS6360550A (ja) | 半導体装置およびその製造方法 | |
| JPS5922381B2 (ja) | ハンドウタイソシノ セイゾウホウホウ | |
| JPH1092812A (ja) | シリコン酸化膜の製造方法 | |
| JP2976838B2 (ja) | 半導体装置の製造方法 | |
| TW471110B (en) | Method to increase the stability of oxidation layer by using deuterium gas high temperature prebake | |
| JPH0745603A (ja) | 半導体装置の製造方法及びその製造工程の管理方法 | |
| JP2004119553A (ja) | Ｓｏｉウエーハの評価方法 | |
| JPS62285469A (ja) | 半導体装置の製造方法 | |
| JPH05868B2 (ja) | ||
| JPH07169951A (ja) | 酸化膜形成方法 | |
| JPH1167778A (ja) | Ｓｏｉ半導体ウエーハの製造方法 | |
| JPH0855849A (ja) | シリコン酸化膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |