JPH0823047A - Ｂｇａ型半導体装置 - Google Patents
Ｂｇａ型半導体装置Info
- Publication number
- JPH0823047A JPH0823047A JP6154511A JP15451194A JPH0823047A JP H0823047 A JPH0823047 A JP H0823047A JP 6154511 A JP6154511 A JP 6154511A JP 15451194 A JP15451194 A JP 15451194A JP H0823047 A JPH0823047 A JP H0823047A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pad
- hole
- ball
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】多ピン化、特に３００〜７００ピンの多ピン化
に対応することができるとともに、ＬＳＩチップの高速
動作にも対応することができるＢＧＡ型半導体装置の提
供。 【構成】複数のスルーホールがアレイ状に開孔された絶
縁性を有する基板と、この基板に開孔されたスルーホー
ルの内部に充填された導電性樹脂と、前記基板の片面側
のスルーホールの外周部に形成された配線パッドと、こ
の配線パッドから延在する配線パターンと、前記基板の
他面側のスルーホールの外周部に形成されたボールパッ
ドと、このボールパッド上に形成されたリング状バン
プ、あるいは前記スルーホールを含むボールパッド上に
形成されたボール状バンプとを備えることにより、上記
目的を達成する。
に対応することができるとともに、ＬＳＩチップの高速
動作にも対応することができるＢＧＡ型半導体装置の提
供。 【構成】複数のスルーホールがアレイ状に開孔された絶
縁性を有する基板と、この基板に開孔されたスルーホー
ルの内部に充填された導電性樹脂と、前記基板の片面側
のスルーホールの外周部に形成された配線パッドと、こ
の配線パッドから延在する配線パターンと、前記基板の
他面側のスルーホールの外周部に形成されたボールパッ
ドと、このボールパッド上に形成されたリング状バン
プ、あるいは前記スルーホールを含むボールパッド上に
形成されたボール状バンプとを備えることにより、上記
目的を達成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＢＧＡ（ボール・グリ
ッド・アレイ）型半導体装置に関し、詳しくは、広く産
業用または民生用に使用されるコンピュータや電子機器
に組み込まれるＬＳＩチップ、ＶＬＳＩチップに適用さ
れるＢＧＡ型半導体装置に関する。
ッド・アレイ）型半導体装置に関し、詳しくは、広く産
業用または民生用に使用されるコンピュータや電子機器
に組み込まれるＬＳＩチップ、ＶＬＳＩチップに適用さ
れるＢＧＡ型半導体装置に関する。
【０００２】
【従来の技術】ＬＳＩチップが高集積化されるに伴い、
このＬＳＩチップを搭載するパッケージが多ピン化され
るとともに、伝送される信号も高速化されている。従来
より、このような多端子ＬＳＩチップに対応するパッケ
ージとしては、ＱＦＰやＰＧＡ型パッケージが広く用い
られている。
このＬＳＩチップを搭載するパッケージが多ピン化され
るとともに、伝送される信号も高速化されている。従来
より、このような多端子ＬＳＩチップに対応するパッケ
ージとしては、ＱＦＰやＰＧＡ型パッケージが広く用い
られている。
【０００３】しかしながら、上述するＱＦＰに用いられ
るリードフレームのピン・ピッチは、最小でも０．３ｍ
ｍまでに微細化するのが限界であり、このため実用的な
ＱＦＰの外形サイズを考慮すれば、３００〜４００ピン
程度が上限であると考えられる。従って、近い将来には
４００〜７００ピン程度のパッケージを対象として検討
を開始しなければならないが、上述するようにＱＦＰで
はこれに対応することは困難な状況である。また、ＬＳ
Ｉチップは、その処理速度も年々高速化されているの
で、パッケージのリード部を伝送される信号波形にも歪
みのないものが要求されているが、ＱＦＰは多ピン化さ
れるに応じて、ＬＳＩチップの電極パッドからパッケー
ジの外部接続端子までが長くなるので、どうしても高速
化が進むと信号波形の伝送特性が劣化するという問題点
があった。
るリードフレームのピン・ピッチは、最小でも０．３ｍ
ｍまでに微細化するのが限界であり、このため実用的な
ＱＦＰの外形サイズを考慮すれば、３００〜４００ピン
程度が上限であると考えられる。従って、近い将来には
４００〜７００ピン程度のパッケージを対象として検討
を開始しなければならないが、上述するようにＱＦＰで
はこれに対応することは困難な状況である。また、ＬＳ
Ｉチップは、その処理速度も年々高速化されているの
で、パッケージのリード部を伝送される信号波形にも歪
みのないものが要求されているが、ＱＦＰは多ピン化さ
れるに応じて、ＬＳＩチップの電極パッドからパッケー
ジの外部接続端子までが長くなるので、どうしても高速
化が進むと信号波形の伝送特性が劣化するという問題点
があった。
【０００４】一方、ＰＧＡ型パッケージは、大型コンピ
ュータに組み込まれるパッケージを主体として検討が加
えられてきた。このＰＧＡ型パッケージは、構造的には
ＢＧＡ型パッケージとの共通点も多いが、ＢＧＡ型パッ
ケージと最も違う点は、ＢＧＡ型パッケージの外部接続
端子がはんだボール等であるのに対し、ＰＧＡ型パッケ
ージの外部接続端子はピンであることである。また、こ
のＰＧＡ型パッケージをプリント基板等に実装するに
は、通常、プリント基板側に用意したソケットにＰＧＡ
型パッケージのピンを差し込んで電気的接続を行ってい
るが、このため、ＰＧＡ型パッケージを実装するソケッ
トが非常に微細な構造となり、ソケットの製作限界から
ＰＧＡ型パッケージのピン・ピッチが決定され、ＱＦＰ
と同様にピン・ピッチに制限があるという問題点があっ
た。
ュータに組み込まれるパッケージを主体として検討が加
えられてきた。このＰＧＡ型パッケージは、構造的には
ＢＧＡ型パッケージとの共通点も多いが、ＢＧＡ型パッ
ケージと最も違う点は、ＢＧＡ型パッケージの外部接続
端子がはんだボール等であるのに対し、ＰＧＡ型パッケ
ージの外部接続端子はピンであることである。また、こ
のＰＧＡ型パッケージをプリント基板等に実装するに
は、通常、プリント基板側に用意したソケットにＰＧＡ
型パッケージのピンを差し込んで電気的接続を行ってい
るが、このため、ＰＧＡ型パッケージを実装するソケッ
トが非常に微細な構造となり、ソケットの製作限界から
ＰＧＡ型パッケージのピン・ピッチが決定され、ＱＦＰ
と同様にピン・ピッチに制限があるという問題点があっ
た。
【０００５】
【発明が解決しようとする課題】本発明の目的は、前記
従来技術に基づく種々の問題点をかえりみて、多ピン
化、特に３００〜７００ピンの多ピン化に対応すること
ができるとともに、ＬＳＩチップの高速動作にも対応す
ることができるＢＧＡ型半導体装置を提供することにあ
る。
従来技術に基づく種々の問題点をかえりみて、多ピン
化、特に３００〜７００ピンの多ピン化に対応すること
ができるとともに、ＬＳＩチップの高速動作にも対応す
ることができるＢＧＡ型半導体装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１態様のＢＧＡ型半導体装置は、複数の
スルーホールがアレイ状に開孔された絶縁性を有する基
板と、この基板に開孔されたスルーホールの内部に充填
された導電性樹脂と、前記基板の片面側のスルーホール
の外周部に形成された配線パッドと、この配線パッドか
ら延在する配線パターンと、前記基板の他面側のスルー
ホールの外周部に形成されたボールパッドと、このボー
ルパッド上に形成されたリング状バンプ、あるいは前記
スルーホールを含むボールパッド上に形成されたボール
状バンプとを備えることを特徴とするＢＧＡ型半導体装
置を提供するものである。
に、本発明の第１態様のＢＧＡ型半導体装置は、複数の
スルーホールがアレイ状に開孔された絶縁性を有する基
板と、この基板に開孔されたスルーホールの内部に充填
された導電性樹脂と、前記基板の片面側のスルーホール
の外周部に形成された配線パッドと、この配線パッドか
ら延在する配線パターンと、前記基板の他面側のスルー
ホールの外周部に形成されたボールパッドと、このボー
ルパッド上に形成されたリング状バンプ、あるいは前記
スルーホールを含むボールパッド上に形成されたボール
状バンプとを備えることを特徴とするＢＧＡ型半導体装
置を提供するものである。
【０００７】また、本発明の第２態様のＢＧＡ型半導体
装置は、複数のスルーホールがアレイ状に開孔された絶
縁性を有する基板と、この基板に開孔されたスルーホー
ルの壁面に形成されためっきと、前記基板の片面側のス
ルーホールの外周部に形成された配線パッドと、この配
線パッドから延在する配線パターンと、前記基板の他面
側のスルーホールの外周部に形成されたボールパッド
と、このボールパッド上に形成されたリング状バンプ、
あるいは前記スルーホールを含むボールパッド上に形成
されたボール状バンプとを備えることを特徴とするＢＧ
Ａ型半導体装置を提供するものである。
装置は、複数のスルーホールがアレイ状に開孔された絶
縁性を有する基板と、この基板に開孔されたスルーホー
ルの壁面に形成されためっきと、前記基板の片面側のス
ルーホールの外周部に形成された配線パッドと、この配
線パッドから延在する配線パターンと、前記基板の他面
側のスルーホールの外周部に形成されたボールパッド
と、このボールパッド上に形成されたリング状バンプ、
あるいは前記スルーホールを含むボールパッド上に形成
されたボール状バンプとを備えることを特徴とするＢＧ
Ａ型半導体装置を提供するものである。
【０００８】また、本発明の第３態様のＢＧＡ型半導体
装置は、複数のスルーホールがアレイ状に開孔された絶
縁性を有する基板と、この基板に開孔されたスルーホー
ルの壁面に形成されためっきと、このめっきが形成され
たスルーホールの内部に充填された導電性樹脂と、前記
基板の片面側のスルーホールの外周部に形成された配線
パッドと、この配線パッドから延在する配線パターン
と、前記基板の他面側のスルーホールの外周部に形成さ
れたボールパッドと、このボールパッド上に形成された
リング状バンプ、あるいは前記スルーホールを含むボー
ルパッド上に形成されたボール状バンプとを備えること
を特徴とするＢＧＡ型半導体装置を提供するものであ
る。
装置は、複数のスルーホールがアレイ状に開孔された絶
縁性を有する基板と、この基板に開孔されたスルーホー
ルの壁面に形成されためっきと、このめっきが形成され
たスルーホールの内部に充填された導電性樹脂と、前記
基板の片面側のスルーホールの外周部に形成された配線
パッドと、この配線パッドから延在する配線パターン
と、前記基板の他面側のスルーホールの外周部に形成さ
れたボールパッドと、このボールパッド上に形成された
リング状バンプ、あるいは前記スルーホールを含むボー
ルパッド上に形成されたボール状バンプとを備えること
を特徴とするＢＧＡ型半導体装置を提供するものであ
る。
【０００９】さらに、本発明の第４態様のＢＧＡ型半導
体装置は、複数のスルーホールがアレイ状に開孔された
絶縁性を有する基板と、この基板に開孔されたスルーホ
ールの壁面に形成されためっきと、このめっきが形成さ
れたスルーホールの内部に充填された導電性樹脂と、前
記基板の片面側の導電性樹脂が充填されたスルーホール
の直上に形成された配線パッドと、この配線パッドから
延在する配線パターンと、前記基板の他面側の導電性樹
脂が充填されたスルーホールの直下に形成されたボール
パッドと、このボールパッド上に形成されたボール状バ
ンプとを備えることを特徴とするＢＧＡ型半導体装置を
提供するものである。
体装置は、複数のスルーホールがアレイ状に開孔された
絶縁性を有する基板と、この基板に開孔されたスルーホ
ールの壁面に形成されためっきと、このめっきが形成さ
れたスルーホールの内部に充填された導電性樹脂と、前
記基板の片面側の導電性樹脂が充填されたスルーホール
の直上に形成された配線パッドと、この配線パッドから
延在する配線パターンと、前記基板の他面側の導電性樹
脂が充填されたスルーホールの直下に形成されたボール
パッドと、このボールパッド上に形成されたボール状バ
ンプとを備えることを特徴とするＢＧＡ型半導体装置を
提供するものである。
【００１０】
【発明の作用】本発明のＢＧＡ型半導体装置は、ＬＳＩ
チップを搭載するパッケージの外部接続端子、即ち、プ
リント基板やＭＣＭ（マルチ・チップ・モジュール）基
板等との接続端子として、ＢＧＡ（ボール・グリッド・
アレイ）を適用したもので、基板の片面には、基板に開
孔されたスルーホールの直上に配線パッドと、この配線
パッドとＬＳＩチップの電極パッド等とを接続する配線
パターンだけを形成し、基板の他面には、基板に開孔さ
れたスルーホールの直下にボールパッドと、このボール
パッド上に外部接続端子となるバンプとを形成し、基板
に開孔されたスルーホールを介して、基板の片面に形成
された配線パッドと、基板の他面に形成されたボールパ
ッドとを、互いに電気的に接続したものである。
チップを搭載するパッケージの外部接続端子、即ち、プ
リント基板やＭＣＭ（マルチ・チップ・モジュール）基
板等との接続端子として、ＢＧＡ（ボール・グリッド・
アレイ）を適用したもので、基板の片面には、基板に開
孔されたスルーホールの直上に配線パッドと、この配線
パッドとＬＳＩチップの電極パッド等とを接続する配線
パターンだけを形成し、基板の他面には、基板に開孔さ
れたスルーホールの直下にボールパッドと、このボール
パッド上に外部接続端子となるバンプとを形成し、基板
に開孔されたスルーホールを介して、基板の片面に形成
された配線パッドと、基板の他面に形成されたボールパ
ッドとを、互いに電気的に接続したものである。
【００１１】ここで、本発明の第１態様のＢＧＡ型半導
体装置は、基板の片面に形成された配線パッドと、基板
の他面に形成されたボールパッドとを、互いに電気的に
接続するために、スルーホールの内部に導電性樹脂、例
えば、銅粉を混在した銅ペースト等を充填したものであ
る。同様に、本発明の第２態様のＢＧＡ型半導体装置で
は、スルーホールの壁面にめっきを施し、本発明の第３
および第４態様のＢＧＡ型半導体装置では、スルーホー
ルの壁面にめっきを施し、さらにこのめっきが施された
スルーホールに導電性樹脂を充填したものである。ま
た、本発明の第４態様のＢＧＡ型半導体装置において
は、上述する配線パッドおよびボールパッドを形成する
際に、スルーホールに充填された導電性樹脂にめっきを
施し、配線パッドおよびボールパッドの平坦度を向上さ
せたものである。
体装置は、基板の片面に形成された配線パッドと、基板
の他面に形成されたボールパッドとを、互いに電気的に
接続するために、スルーホールの内部に導電性樹脂、例
えば、銅粉を混在した銅ペースト等を充填したものであ
る。同様に、本発明の第２態様のＢＧＡ型半導体装置で
は、スルーホールの壁面にめっきを施し、本発明の第３
および第４態様のＢＧＡ型半導体装置では、スルーホー
ルの壁面にめっきを施し、さらにこのめっきが施された
スルーホールに導電性樹脂を充填したものである。ま
た、本発明の第４態様のＢＧＡ型半導体装置において
は、上述する配線パッドおよびボールパッドを形成する
際に、スルーホールに充填された導電性樹脂にめっきを
施し、配線パッドおよびボールパッドの平坦度を向上さ
せたものである。
【００１２】従って、基板に碁盤目状にスルーホールを
開孔し、このスルーホールの直下にボールパッドを形成
し、このボールパッド上に外部接続端子となるバンプを
形成するので、バンプのピッチを最小にすることがで
き、基板のサイズを最小にすることができる。また、基
板の片面には、ＬＳＩチップの電極とスルーホールの直
上に形成された配線パッドとを接続する配線パターンだ
けを形成し、基板の他面には、スルーホールの直下にボ
ールパッドが形成され、このボールパッド上にバンプが
形成されているので、配線パターン設計の自由度が高
く、ＬＳＩチップの電極パッドからバンプまでの距離を
最短にすることができるので、ＬＳＩチップの高速動作
に伴う信号の伝送特性を改善することができ、ノイズに
よる信号の伝送特性の劣化を防止することができる。
開孔し、このスルーホールの直下にボールパッドを形成
し、このボールパッド上に外部接続端子となるバンプを
形成するので、バンプのピッチを最小にすることがで
き、基板のサイズを最小にすることができる。また、基
板の片面には、ＬＳＩチップの電極とスルーホールの直
上に形成された配線パッドとを接続する配線パターンだ
けを形成し、基板の他面には、スルーホールの直下にボ
ールパッドが形成され、このボールパッド上にバンプが
形成されているので、配線パターン設計の自由度が高
く、ＬＳＩチップの電極パッドからバンプまでの距離を
最短にすることができるので、ＬＳＩチップの高速動作
に伴う信号の伝送特性を改善することができ、ノイズに
よる信号の伝送特性の劣化を防止することができる。
【００１３】
【実施例】以下に、添付の図面に示す好適実施例に基づ
いて、本発明のＢＧＡ型半導体装置を詳細に説明する。
いて、本発明のＢＧＡ型半導体装置を詳細に説明する。
【００１４】図１（ａ）は、本発明の第１態様のＢＧＡ
型半導体装置の一実施例の部分断面図である。同図に示
すＢＧＡ型半導体装置１０において、基板１１にはスル
ーホール１２が開孔され、この基板１１の片面側には配
線パッド１４と、この配線パッド１４から延在する配線
パターン（図示せず）とが形成され、同様に、この基板
１１の他面側にはボールパッド１６が形成されている。
また、このボールパッド１６上にはリング状バンプ２０
が形成され、基板１１の片面側に形成された配線パッド
１４と、基板１１の他面側に形成されたボールパッド１
６とは、基板１１に開孔されたスルーホール１２に導電
性樹脂１８を充填することにより、互いに電気的に接続
されている。
型半導体装置の一実施例の部分断面図である。同図に示
すＢＧＡ型半導体装置１０において、基板１１にはスル
ーホール１２が開孔され、この基板１１の片面側には配
線パッド１４と、この配線パッド１４から延在する配線
パターン（図示せず）とが形成され、同様に、この基板
１１の他面側にはボールパッド１６が形成されている。
また、このボールパッド１６上にはリング状バンプ２０
が形成され、基板１１の片面側に形成された配線パッド
１４と、基板１１の他面側に形成されたボールパッド１
６とは、基板１１に開孔されたスルーホール１２に導電
性樹脂１８を充填することにより、互いに電気的に接続
されている。
【００１５】また、図１（ｂ）は、本発明の第１態様の
ＢＧＡ型半導体装置の別の実施例の部分断面図である。
同図に示すＢＧＡ型半導体装置２２は、図１（ａ）に示
すＢＧＡ型半導体装置１０と比較して、リング状バンプ
２０の代わりにボール状バンプ２４を形成した点が異な
るだけなので、同一の構成要素には同一の符号を付し、
その説明を省略する。即ち、図１（ｂ）に示すＢＧＡ型
半導体装置２２は、導電性樹脂１８が充填されたスルー
ホール１２を含むボールパッド１６上にボール状バンプ
２４を形成したものである。
ＢＧＡ型半導体装置の別の実施例の部分断面図である。
同図に示すＢＧＡ型半導体装置２２は、図１（ａ）に示
すＢＧＡ型半導体装置１０と比較して、リング状バンプ
２０の代わりにボール状バンプ２４を形成した点が異な
るだけなので、同一の構成要素には同一の符号を付し、
その説明を省略する。即ち、図１（ｂ）に示すＢＧＡ型
半導体装置２２は、導電性樹脂１８が充填されたスルー
ホール１２を含むボールパッド１６上にボール状バンプ
２４を形成したものである。
【００１６】ここで、基板１１は、絶縁性を有するもの
であれば特に限定されないが、例えば、テープ状に形成
されたポリイミドフィルムやガラスエポキシフィルム等
を用いて、上述する開孔、パターン形成およびバンプ形
成を連続的に行うことができるのが好ましい。また、基
板１１に開孔されたスルーホール１２は、図１（ａ）に
は図示していないが、必要最小限度の数量、例えば、搭
載するＬＳＩチップの電極パッド数（端子数）に応じた
数量を、基板１１上の所定位置、例えば、碁盤目状に、
パンチングやヒドラジンアルカリによる溶解やエキシマ
レーザー等によるアブレーション等により開孔するのが
好ましい。また、導電性樹脂１８は、導電性を有する樹
脂であれば、どのようなものでも良いが、例えば、銅粉
を混入した銅ペースト等であるのが好ましい。また、ボ
ールパッド１６上に形成されるリング状バンプ２０また
はボール状バンプ２４は、半田ペースト印刷法やボール
振り込み法等により形成するのが好ましい。
であれば特に限定されないが、例えば、テープ状に形成
されたポリイミドフィルムやガラスエポキシフィルム等
を用いて、上述する開孔、パターン形成およびバンプ形
成を連続的に行うことができるのが好ましい。また、基
板１１に開孔されたスルーホール１２は、図１（ａ）に
は図示していないが、必要最小限度の数量、例えば、搭
載するＬＳＩチップの電極パッド数（端子数）に応じた
数量を、基板１１上の所定位置、例えば、碁盤目状に、
パンチングやヒドラジンアルカリによる溶解やエキシマ
レーザー等によるアブレーション等により開孔するのが
好ましい。また、導電性樹脂１８は、導電性を有する樹
脂であれば、どのようなものでも良いが、例えば、銅粉
を混入した銅ペースト等であるのが好ましい。また、ボ
ールパッド１６上に形成されるリング状バンプ２０また
はボール状バンプ２４は、半田ペースト印刷法やボール
振り込み法等により形成するのが好ましい。
【００１７】また、配線パッド１４は、基板１１の片面
側のスルーホール１２の外周部にリング状に形成され、
この配線パッド１４から配線パターンを延在させてＬＳ
Ｉの電極パッド等と電気的に接続するものである。同様
に、ボールパッド１６は、基板１１の他面側のスルーホ
ール１２の外周部にリング状に形成されている。即ち、
基板１１の片面側には、ＬＳＩチップとの電気的接続の
ための配線パターンだけを形成し、基板１１の他面側に
は、外部接続端子となるバンプをスルーホール１２の直
下に形成しているので、基板１１の片面側では、ＬＳＩ
チップの電極から配線パッド１４までの距離を最短にす
るように、配線パターンの設計を行うことができ、基板
１１の他面側では、ボールパッド１６がスルーホール１
２の直下に形成されているので、配線パッド１４からバ
ンプまでの距離が最短であることは勿論、基板１１のサ
イズを最小にすることができる。また、これらの配線パ
ッド１４、配線パターンおよびボールパッド１６は、例
えば、基板１１の表面にエポキシ系あるいはポリイミド
系等の接着剤を介して貼り付けられた銅箔、あるいは基
板１１の表面に蒸着、スパッタ、めっき等で直接形成さ
れた銅箔、あるいは銅箔上に直接ポリイミドをワニスコ
ートして貼り付け、この銅箔をパターン形成するのが好
ましい。
側のスルーホール１２の外周部にリング状に形成され、
この配線パッド１４から配線パターンを延在させてＬＳ
Ｉの電極パッド等と電気的に接続するものである。同様
に、ボールパッド１６は、基板１１の他面側のスルーホ
ール１２の外周部にリング状に形成されている。即ち、
基板１１の片面側には、ＬＳＩチップとの電気的接続の
ための配線パターンだけを形成し、基板１１の他面側に
は、外部接続端子となるバンプをスルーホール１２の直
下に形成しているので、基板１１の片面側では、ＬＳＩ
チップの電極から配線パッド１４までの距離を最短にす
るように、配線パターンの設計を行うことができ、基板
１１の他面側では、ボールパッド１６がスルーホール１
２の直下に形成されているので、配線パッド１４からバ
ンプまでの距離が最短であることは勿論、基板１１のサ
イズを最小にすることができる。また、これらの配線パ
ッド１４、配線パターンおよびボールパッド１６は、例
えば、基板１１の表面にエポキシ系あるいはポリイミド
系等の接着剤を介して貼り付けられた銅箔、あるいは基
板１１の表面に蒸着、スパッタ、めっき等で直接形成さ
れた銅箔、あるいは銅箔上に直接ポリイミドをワニスコ
ートして貼り付け、この銅箔をパターン形成するのが好
ましい。
【００１８】続いて、図５に示すフローチャートを用い
て、上述する本発明の第１態様のＢＧＡ型半導体装置の
形成方法の一実施例を説明するが、本発明のＢＧＡ型半
導体装置はこれに限定されず、どのような形成方法を用
いて形成しても良い。まず、図５（ａ）に示すように、
絶縁性を有する基板１１の両面に銅箔１３を貼り付け
る。次に、図５（ｂ）に示すように、この両面に銅箔１
３が貼り付けられた基板１１にスルーホール１２を開孔
する。続いて、図５（ｃ）に示すように、開孔したスル
ーホール１２の内部に導電性樹脂１８を充填する。続い
て、図５（ｄ）に示すように、基板１１の両面に貼り付
けられた銅箔１３をエッチングして、基板１１の片面側
のスルーホール１２の外周部にリング状の配線パッド１
４と、この配線パッド１４から延在する配線パターンを
形成し、同時に、基板１１の他面側のスルーホール１２
の外周部にリング状のボールパッド１６を形成する。そ
して、図５（ｅ）に示すように、このリング状のボール
パッド１６上にリング状バンプ２０を形成する、あるい
は図５（ｆ）に示すように、導電性樹脂１８が充填され
たスルーホール１２を含むボールパッド１６上にボール
状バンプ２４を形成する。
て、上述する本発明の第１態様のＢＧＡ型半導体装置の
形成方法の一実施例を説明するが、本発明のＢＧＡ型半
導体装置はこれに限定されず、どのような形成方法を用
いて形成しても良い。まず、図５（ａ）に示すように、
絶縁性を有する基板１１の両面に銅箔１３を貼り付け
る。次に、図５（ｂ）に示すように、この両面に銅箔１
３が貼り付けられた基板１１にスルーホール１２を開孔
する。続いて、図５（ｃ）に示すように、開孔したスル
ーホール１２の内部に導電性樹脂１８を充填する。続い
て、図５（ｄ）に示すように、基板１１の両面に貼り付
けられた銅箔１３をエッチングして、基板１１の片面側
のスルーホール１２の外周部にリング状の配線パッド１
４と、この配線パッド１４から延在する配線パターンを
形成し、同時に、基板１１の他面側のスルーホール１２
の外周部にリング状のボールパッド１６を形成する。そ
して、図５（ｅ）に示すように、このリング状のボール
パッド１６上にリング状バンプ２０を形成する、あるい
は図５（ｆ）に示すように、導電性樹脂１８が充填され
たスルーホール１２を含むボールパッド１６上にボール
状バンプ２４を形成する。
【００１９】次に、図２（ａ）は、本発明の第２態様の
ＢＧＡ型半導体装置の一実施例の部分断面図である。同
図に示すＢＧＡ型半導体装置２６は、図１（ａ）に示す
ＢＧＡ型半導体装置１０と比較して、基板１１の片面側
に形成された配線パッド１４と、基板１１の他面側に形
成されたボールパッド１６とを、基板１１に開孔された
スルーホール１２に導電性樹脂１８を充填して互いに電
気的に接続する代わりに、これらの配線パッド１４とボ
ールパッド１６とを、基板１１に開孔されたスルーホー
ル１２の壁面にめっき２８を施すことにより、互いに電
気的に接続したものである。また、図２（ｂ）は、本発
明の第２態様のＢＧＡ型半導体装置の別の実施例の部分
断面図である。同図に示すＢＧＡ型半導体装置３０は、
図２（ａ）に示すＢＧＡ型半導体装置２６と比較して、
壁面がめっきされたスルーホール１２を除くボールパッ
ド１６上にリング状バンプ２０を形成する代わりに、壁
面がめっきされたスルーホール１２を含むボールパッド
１６上にボール状バンプ２４を形成したものである。
ＢＧＡ型半導体装置の一実施例の部分断面図である。同
図に示すＢＧＡ型半導体装置２６は、図１（ａ）に示す
ＢＧＡ型半導体装置１０と比較して、基板１１の片面側
に形成された配線パッド１４と、基板１１の他面側に形
成されたボールパッド１６とを、基板１１に開孔された
スルーホール１２に導電性樹脂１８を充填して互いに電
気的に接続する代わりに、これらの配線パッド１４とボ
ールパッド１６とを、基板１１に開孔されたスルーホー
ル１２の壁面にめっき２８を施すことにより、互いに電
気的に接続したものである。また、図２（ｂ）は、本発
明の第２態様のＢＧＡ型半導体装置の別の実施例の部分
断面図である。同図に示すＢＧＡ型半導体装置３０は、
図２（ａ）に示すＢＧＡ型半導体装置２６と比較して、
壁面がめっきされたスルーホール１２を除くボールパッ
ド１６上にリング状バンプ２０を形成する代わりに、壁
面がめっきされたスルーホール１２を含むボールパッド
１６上にボール状バンプ２４を形成したものである。
【００２０】続いて、図６に示すフローチャートを用い
て、上述する本発明の第２態様のＢＧＡ型半導体装置の
形成方法の一実施例を説明する。まず、図６（ａ）に示
すように、絶縁性を有する基板１１の両面に銅箔１３を
貼り付ける。次に、図６（ｂ）に示すように、この両面
に銅箔１３が貼り付けられた基板１１にスルーホール１
２を開孔する。続いて、図６（ｃ）に示すように、開孔
したスルーホール１２の壁面にめっき２８を施す。続い
て、図６（ｄ）に示すように、基板１１の両面に貼り付
けられた銅箔１３をエッチングして、基板１１の片面側
のスルーホール１２の外周部にリング状の配線パッド１
４と、この配線パッド１４から延在する配線パターンを
形成し、同時に、基板１１の他面側のスルーホール１２
の外周部にリング状のボールパッド１６を形成する。そ
して、図６（ｅ）に示すように、このリング状のボール
パッド１６上にリング状バンプ２０を形成する、あるい
は図６（ｆ）に示すように、導電性樹脂１８が充填され
たスルーホール１２を含むボールパッド１６上にボール
状バンプ２４を形成する。
て、上述する本発明の第２態様のＢＧＡ型半導体装置の
形成方法の一実施例を説明する。まず、図６（ａ）に示
すように、絶縁性を有する基板１１の両面に銅箔１３を
貼り付ける。次に、図６（ｂ）に示すように、この両面
に銅箔１３が貼り付けられた基板１１にスルーホール１
２を開孔する。続いて、図６（ｃ）に示すように、開孔
したスルーホール１２の壁面にめっき２８を施す。続い
て、図６（ｄ）に示すように、基板１１の両面に貼り付
けられた銅箔１３をエッチングして、基板１１の片面側
のスルーホール１２の外周部にリング状の配線パッド１
４と、この配線パッド１４から延在する配線パターンを
形成し、同時に、基板１１の他面側のスルーホール１２
の外周部にリング状のボールパッド１６を形成する。そ
して、図６（ｅ）に示すように、このリング状のボール
パッド１６上にリング状バンプ２０を形成する、あるい
は図６（ｆ）に示すように、導電性樹脂１８が充填され
たスルーホール１２を含むボールパッド１６上にボール
状バンプ２４を形成する。
【００２１】次に、図３（ａ）は、本発明の第３態様の
ＢＧＡ型半導体装置の一実施例の部分断面図である。同
図に示すＢＧＡ型半導体装置３２は、図２（ａ）に示す
ＢＧＡ型半導体装置２６と比較して、基板１１の片面側
に形成された配線パッド１４と、基板１１の他面側に形
成されたボールパッド１６とを、基板１１に開孔された
スルーホール１２の壁面にめっき２８を施して互いに電
気的に接続する代わりに、これらの配線パッド１４とボ
ールパッド１６とを、基板１１に開孔されたスルーホー
ル１２の壁面にめっき２８を施し、さらにこのめっき２
８が施されたスルーホール１２の内部に導電性樹脂１８
を充填することにより、互いに電気的に接続したもので
ある。また、図３（ｂ）は、本発明の第３態様のＢＧＡ
型半導体装置の別の実施例の部分断面図である。同図に
示すＢＧＡ型半導体装置３４は、図３（ａ）に示すＢＧ
Ａ型半導体装置３２と比較して、壁面がめっきされ、内
部に導電性樹脂１８が充填されたスルーホール１２を除
くボールパッド１６上にリング状バンプ２０を形成する
代わりに、壁面がめっきされ、内部に導電性樹脂１８が
充填されたスルーホール１２を含むボールパッド１６上
にボール状バンプ２４を形成したものである。
ＢＧＡ型半導体装置の一実施例の部分断面図である。同
図に示すＢＧＡ型半導体装置３２は、図２（ａ）に示す
ＢＧＡ型半導体装置２６と比較して、基板１１の片面側
に形成された配線パッド１４と、基板１１の他面側に形
成されたボールパッド１６とを、基板１１に開孔された
スルーホール１２の壁面にめっき２８を施して互いに電
気的に接続する代わりに、これらの配線パッド１４とボ
ールパッド１６とを、基板１１に開孔されたスルーホー
ル１２の壁面にめっき２８を施し、さらにこのめっき２
８が施されたスルーホール１２の内部に導電性樹脂１８
を充填することにより、互いに電気的に接続したもので
ある。また、図３（ｂ）は、本発明の第３態様のＢＧＡ
型半導体装置の別の実施例の部分断面図である。同図に
示すＢＧＡ型半導体装置３４は、図３（ａ）に示すＢＧ
Ａ型半導体装置３２と比較して、壁面がめっきされ、内
部に導電性樹脂１８が充填されたスルーホール１２を除
くボールパッド１６上にリング状バンプ２０を形成する
代わりに、壁面がめっきされ、内部に導電性樹脂１８が
充填されたスルーホール１２を含むボールパッド１６上
にボール状バンプ２４を形成したものである。
【００２２】続いて、図７に示すフローチャートを用い
て、上述する本発明の第３態様のＢＧＡ型半導体装置の
形成方法の一実施例を説明する。まず、図７（ａ）に示
すように、絶縁性を有する基板１１の両面に銅箔１３を
貼り付ける。次に、図７（ｂ）に示すように、この両面
に銅箔１３が貼り付けられた基板１１にスルーホール１
２を開孔する。続いて、図７（ｃ）に示すように、開孔
したスルーホール１２の壁面にめっき２８を施す。続い
て、図７（ｄ）に示すように、壁面にめっき２８が施さ
れたスルーホール１２の内部に導電性樹脂１８を充填す
る。続いて、図７（ｅ）に示すように、基板１１の両面
に貼り付けられた銅箔１３をエッチングして、基板１１
の片面側のスルーホール１２の外周部にリング状の配線
パッド１４と、この配線パッド１４から延在する配線パ
ターンを形成し、同時に、基板１１の他面側のスルーホ
ール１２の外周部にリング状のボールパッド１６を形成
する。そして、図７（ｆ）に示すように、このリング状
のボールパッド１６上にリング状バンプ２０を形成す
る、あるいは図７（ｇ）に示すように、壁面がめっきさ
れ、内部に導電性樹脂１８が充填されたスルーホール１
２を含むボールパッド１６上にボール状バンプ２４を形
成する。
て、上述する本発明の第３態様のＢＧＡ型半導体装置の
形成方法の一実施例を説明する。まず、図７（ａ）に示
すように、絶縁性を有する基板１１の両面に銅箔１３を
貼り付ける。次に、図７（ｂ）に示すように、この両面
に銅箔１３が貼り付けられた基板１１にスルーホール１
２を開孔する。続いて、図７（ｃ）に示すように、開孔
したスルーホール１２の壁面にめっき２８を施す。続い
て、図７（ｄ）に示すように、壁面にめっき２８が施さ
れたスルーホール１２の内部に導電性樹脂１８を充填す
る。続いて、図７（ｅ）に示すように、基板１１の両面
に貼り付けられた銅箔１３をエッチングして、基板１１
の片面側のスルーホール１２の外周部にリング状の配線
パッド１４と、この配線パッド１４から延在する配線パ
ターンを形成し、同時に、基板１１の他面側のスルーホ
ール１２の外周部にリング状のボールパッド１６を形成
する。そして、図７（ｆ）に示すように、このリング状
のボールパッド１６上にリング状バンプ２０を形成す
る、あるいは図７（ｇ）に示すように、壁面がめっきさ
れ、内部に導電性樹脂１８が充填されたスルーホール１
２を含むボールパッド１６上にボール状バンプ２４を形
成する。
【００２３】次に、図４は、本発明の第４態様のＢＧＡ
型半導体装置の一実施例の部分断面図である。同図に示
すＢＧＡ型半導体装置３６は、図３（ａ）に示すＢＧＡ
型半導体装置３２と比較して、スルーホール１２に充填
された導電性樹脂１８において、基板１１の両面のスル
ーホール１２の開孔部から露出する導電性樹脂１８の表
面に予めめっき３８を施しておき、基板１１の片面に形
成された銅箔から配線パッド１４および配線パターンを
形成し、基板１１の他面に形成された銅箔からボールパ
ッド１６を形成したものである。従って、本態様のＢＧ
Ａ型半導体装置３６においては、基板１１の片面のスル
ーホール１２の直上に配線パッド１４と、基板１１の他
面のスルーホール１２の直下にボールパッド１６とを平
坦に形成することができ、ボールパッド１６上に形成さ
れるボール状バンプ２４の形状およびサイズを正確にす
ることができる。なお、本態様では、ボールパッド１６
が平坦に円状に形成されるため、ボールパッド１６上に
はリング状バンプ２０ではなく、必然的にボール状バン
プ２４が形成される。
型半導体装置の一実施例の部分断面図である。同図に示
すＢＧＡ型半導体装置３６は、図３（ａ）に示すＢＧＡ
型半導体装置３２と比較して、スルーホール１２に充填
された導電性樹脂１８において、基板１１の両面のスル
ーホール１２の開孔部から露出する導電性樹脂１８の表
面に予めめっき３８を施しておき、基板１１の片面に形
成された銅箔から配線パッド１４および配線パターンを
形成し、基板１１の他面に形成された銅箔からボールパ
ッド１６を形成したものである。従って、本態様のＢＧ
Ａ型半導体装置３６においては、基板１１の片面のスル
ーホール１２の直上に配線パッド１４と、基板１１の他
面のスルーホール１２の直下にボールパッド１６とを平
坦に形成することができ、ボールパッド１６上に形成さ
れるボール状バンプ２４の形状およびサイズを正確にす
ることができる。なお、本態様では、ボールパッド１６
が平坦に円状に形成されるため、ボールパッド１６上に
はリング状バンプ２０ではなく、必然的にボール状バン
プ２４が形成される。
【００２４】続いて、図８に示すフローチャートを用い
て、上述する本発明の第４態様のＢＧＡ型半導体装置の
形成方法の一実施例を説明する。まず、図８（ａ）に示
すように、絶縁性を有する基板１１の両面に銅箔１３を
貼り付ける。次に、図８（ｂ）に示すように、この両面
に銅箔１３が貼り付けられた基板１１にスルーホール１
２を開孔する。続いて、図８（ｃ）に示すように、開孔
したスルーホール１２の壁面にめっき２８を施す。続い
て、図８（ｄ）に示すように、壁面にめっき２８が施さ
れたスルーホール１２の内部に導電性樹脂１８を充填す
る。続いて、図８（ｅ）に示すように、基板１１の両面
のスルーホール１２の開孔部から露出する導電性樹脂１
８の表面にめっき３８を施す。続いて、図８（ｆ）に示
すように、基板１１の両面に貼り付けられた銅箔１３を
エッチングして、基板１１の片面側のスルーホール１２
の直上に円状の配線パッド１４と、この配線パッド１４
から延在する配線パターンを形成し、同時に、基板１１
の他面側のスルーホール１２の直下に円状のボールパッ
ド１６を形成する。そして、図８（ｇ）に示すように、
平坦に形成された円状のボールパッド１６上にボール状
バンプ２４を形成する。
て、上述する本発明の第４態様のＢＧＡ型半導体装置の
形成方法の一実施例を説明する。まず、図８（ａ）に示
すように、絶縁性を有する基板１１の両面に銅箔１３を
貼り付ける。次に、図８（ｂ）に示すように、この両面
に銅箔１３が貼り付けられた基板１１にスルーホール１
２を開孔する。続いて、図８（ｃ）に示すように、開孔
したスルーホール１２の壁面にめっき２８を施す。続い
て、図８（ｄ）に示すように、壁面にめっき２８が施さ
れたスルーホール１２の内部に導電性樹脂１８を充填す
る。続いて、図８（ｅ）に示すように、基板１１の両面
のスルーホール１２の開孔部から露出する導電性樹脂１
８の表面にめっき３８を施す。続いて、図８（ｆ）に示
すように、基板１１の両面に貼り付けられた銅箔１３を
エッチングして、基板１１の片面側のスルーホール１２
の直上に円状の配線パッド１４と、この配線パッド１４
から延在する配線パターンを形成し、同時に、基板１１
の他面側のスルーホール１２の直下に円状のボールパッ
ド１６を形成する。そして、図８（ｇ）に示すように、
平坦に形成された円状のボールパッド１６上にボール状
バンプ２４を形成する。
【００２５】次に、さらに具体的な例を示して、本発明
のＢＧＡ型半導体装置をさらに具体的に説明する。
のＢＧＡ型半導体装置をさらに具体的に説明する。
【００２６】図９（ａ）および（ｂ）は、本発明のＢＧ
Ａ型半導体装置の一実施例の部分平面図、およびその断
面図である。同図（ａ）および（ｂ）に示すＢＧＡ型半
導体装置４０は、ＬＳＩチップの電極パッドから、スル
ーホール１２の直上に形成された配線パッド１４までの
距離を最短に設計された配線パターン４２を有する半導
体パッケージの具体例である。図９（ａ）に示すよう
に、ＬＳＩチップの電極パッドから、スルーホール１２
の直上に形成された配線パッド１４までの距離を最短に
設計するためには、基板１１に開孔されたスルーホール
１２は、必要最小限の数量、好ましくはＬＳＩチップの
電極パッドの個数に制限する。また、基板１１に開孔さ
れるスルーホール１２の位置は、所定位置、例えば、碁
盤目状に配置するのが好ましい。
Ａ型半導体装置の一実施例の部分平面図、およびその断
面図である。同図（ａ）および（ｂ）に示すＢＧＡ型半
導体装置４０は、ＬＳＩチップの電極パッドから、スル
ーホール１２の直上に形成された配線パッド１４までの
距離を最短に設計された配線パターン４２を有する半導
体パッケージの具体例である。図９（ａ）に示すよう
に、ＬＳＩチップの電極パッドから、スルーホール１２
の直上に形成された配線パッド１４までの距離を最短に
設計するためには、基板１１に開孔されたスルーホール
１２は、必要最小限の数量、好ましくはＬＳＩチップの
電極パッドの個数に制限する。また、基板１１に開孔さ
れるスルーホール１２の位置は、所定位置、例えば、碁
盤目状に配置するのが好ましい。
【００２７】さらに、バンプを形成する側の基板１１面
には、配線パターン４２を形成しないのが好ましく、図
９（ｂ）に示すように、ボールパッド１６を形成する位
置は、即ち、バンプを形成する位置は、スルーホール１
２の直下にするのが好ましい。なぜなら、スルーホール
１２とボールパッド１６との中心位置がずれると、バン
プの配置が難しくなり、バンプのピッチの拡大につなが
ってしまうからである。言い換えれば、スルーホール１
２とボールパッド１６との中心位置がずれるということ
は、バンプを形成する側の基板１１面に配線パターン４
２を形成することであり、配線パターン４２を形成する
ための面積が必要となって、バンプを形成するためのボ
ールパッド１６の形成領域が制限されて、結局ピン数を
確保するための制限が生まれてしまうからである。
には、配線パターン４２を形成しないのが好ましく、図
９（ｂ）に示すように、ボールパッド１６を形成する位
置は、即ち、バンプを形成する位置は、スルーホール１
２の直下にするのが好ましい。なぜなら、スルーホール
１２とボールパッド１６との中心位置がずれると、バン
プの配置が難しくなり、バンプのピッチの拡大につなが
ってしまうからである。言い換えれば、スルーホール１
２とボールパッド１６との中心位置がずれるということ
は、バンプを形成する側の基板１１面に配線パターン４
２を形成することであり、配線パターン４２を形成する
ための面積が必要となって、バンプを形成するためのボ
ールパッド１６の形成領域が制限されて、結局ピン数を
確保するための制限が生まれてしまうからである。
【００２８】次に、図１０は、本発明のＢＧＡ型半導体
装置をＭＣＭ基板４４に適用した一実施例の断面図であ
る。同図に示すように、ＬＳＩチップを搭載する半導体
パッケージ４３およびこの半導体パッケージ４３を搭載
するＭＣＭ基板４４に本発明のＢＧＡ型半導体装置を適
用すれば、システム全体のサイズを小型化することがで
き、さらにＬＳＩチップの電極パッドから外部接続端子
までの距離を最短にすることができ、信号の伝送特性も
最善な状態にすることができる。
装置をＭＣＭ基板４４に適用した一実施例の断面図であ
る。同図に示すように、ＬＳＩチップを搭載する半導体
パッケージ４３およびこの半導体パッケージ４３を搭載
するＭＣＭ基板４４に本発明のＢＧＡ型半導体装置を適
用すれば、システム全体のサイズを小型化することがで
き、さらにＬＳＩチップの電極パッドから外部接続端子
までの距離を最短にすることができ、信号の伝送特性も
最善な状態にすることができる。
【００２９】
【発明の効果】以上詳細に説明した様に、本発明のＢＧ
Ａ型半導体装置は、ＬＳＩチップを搭載するパッケージ
の外部接続端子として、ＢＧＡを適用したもので、基板
の片面には、基板に開孔されたスルーホールの直上に配
線パッドと、この配線パッドとＬＳＩチップの電極パッ
ドとを接続する配線パターンだけを形成し、基板の他面
には、基板に開孔したスルーホールの直下にボールパッ
ドと、このボールパッド上に外部接続端子となるバンプ
とを形成し、基板に開孔されたスルーホールを介して、
基板の片面に形成された配線パッドと、基板の他面に形
成されたボールパッドとを、互いに電気的に接続したも
のである。
Ａ型半導体装置は、ＬＳＩチップを搭載するパッケージ
の外部接続端子として、ＢＧＡを適用したもので、基板
の片面には、基板に開孔されたスルーホールの直上に配
線パッドと、この配線パッドとＬＳＩチップの電極パッ
ドとを接続する配線パターンだけを形成し、基板の他面
には、基板に開孔したスルーホールの直下にボールパッ
ドと、このボールパッド上に外部接続端子となるバンプ
とを形成し、基板に開孔されたスルーホールを介して、
基板の片面に形成された配線パッドと、基板の他面に形
成されたボールパッドとを、互いに電気的に接続したも
のである。
【００３０】従って、本発明のＢＧＡ型半導体装置によ
れば、基板に碁盤目状にスルーホールを開孔し、このス
ルーホールの直下にボールパッドを形成し、このボール
パッド上に外部接続端子となるバンプを形成するので、
バンプのピッチを最小にすることができ、基板のサイズ
を最小にすることができる。また、本発明のＢＧＡ型半
導体装置によれば、基板の片面には、ＬＳＩチップの電
極とスルーホールの直上に形成された配線パッドとを接
続する配線パターンだけを形成し、基板の他面には、ス
ルーホールの直下にボールパッドが形成され、このボー
ルパッド上にバンプが形成されているので、配線パター
ン設計の自由度が高く、ＬＳＩチップの電極パッドから
バンプまでの距離を最短にすることができるので、ＬＳ
Ｉチップの高速動作に伴う信号の伝送特性を改善するこ
とができ、ノイズによる信号の伝送特性の劣化を防止す
ることができる。
れば、基板に碁盤目状にスルーホールを開孔し、このス
ルーホールの直下にボールパッドを形成し、このボール
パッド上に外部接続端子となるバンプを形成するので、
バンプのピッチを最小にすることができ、基板のサイズ
を最小にすることができる。また、本発明のＢＧＡ型半
導体装置によれば、基板の片面には、ＬＳＩチップの電
極とスルーホールの直上に形成された配線パッドとを接
続する配線パターンだけを形成し、基板の他面には、ス
ルーホールの直下にボールパッドが形成され、このボー
ルパッド上にバンプが形成されているので、配線パター
ン設計の自由度が高く、ＬＳＩチップの電極パッドから
バンプまでの距離を最短にすることができるので、ＬＳ
Ｉチップの高速動作に伴う信号の伝送特性を改善するこ
とができ、ノイズによる信号の伝送特性の劣化を防止す
ることができる。
【図１】（ａ）および（ｂ）は、それぞれ本発明の第１
態様のＢＧＡ型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
態様のＢＧＡ型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
【図２】（ａ）および（ｂ）は、それぞれ本発明の第２
態様のＢＧＡ型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
態様のＢＧＡ型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
【図３】（ａ）および（ｂ）は、それぞれ本発明の第３
態様のＢＧＡ型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
態様のＢＧＡ型半導体装置の一実施例の部分断面図、お
よび別の実施例の部分断面図である。
【図４】本発明の第４態様のＢＧＡ型半導体装置の一実
施例の部分断面図である。
施例の部分断面図である。
【図５】本発明の第１態様のＢＧＡ型半導体装置の形成
方法の一実施例のフローチャートである。
方法の一実施例のフローチャートである。
【図６】本発明の第１態様のＢＧＡ型半導体装置の形成
方法の一実施例のフローチャートである。
方法の一実施例のフローチャートである。
【図７】本発明の第１態様のＢＧＡ型半導体装置の形成
方法の一実施例のフローチャートである。
方法の一実施例のフローチャートである。
【図８】本発明の第１態様のＢＧＡ型半導体装置の形成
方法の一実施例のフローチャートである。
方法の一実施例のフローチャートである。
【図９】（ａ）および（ｂ）は、それぞれ本発明のＢＧ
Ａ型半導体装置を半導体パッケージに適用した一実施例
の部分平面図、およびその断面図である。
Ａ型半導体装置を半導体パッケージに適用した一実施例
の部分平面図、およびその断面図である。
【図１０】本発明のＢＧＡ型半導体装置をＭＣＭ基板に
適用した一実施例の断面図である。
適用した一実施例の断面図である。
１０、２２、２６、３０、３２、３４、３６、４０ Ｂ
ＧＡ型半導体装置 １１ 基板 １２ スルーホール １４ 配線パッド １６ ボールパッド １８ 導電性樹脂 ２０ リング状バンプ ２４ ボール状バンプ ２８、３８ めっき ４２ 配線パターン ４３ 半導体パッケージ ４４ ＭＣＭ基板
ＧＡ型半導体装置 １１ 基板 １２ スルーホール １４ 配線パッド １６ ボールパッド １８ 導電性樹脂 ２０ リング状バンプ ２４ ボール状バンプ ２８、３８ めっき ４２ 配線パターン ４３ 半導体パッケージ ４４ ＭＣＭ基板
Claims (4)
- 【請求項１】複数のスルーホールがアレイ状に開孔され
た絶縁性を有する基板と、この基板に開孔されたスルー
ホールの内部に充填された導電性樹脂と、前記基板の片
面側のスルーホールの外周部に形成された配線パッド
と、この配線パッドから延在する配線パターンと、前記
基板の他面側のスルーホールの外周部に形成されたボー
ルパッドと、このボールパッド上に形成されたリング状
バンプ、あるいは前記スルーホールを含むボールパッド
上に形成されたボール状バンプとを備えることを特徴と
するＢＧＡ型半導体装置。 - 【請求項２】複数のスルーホールがアレイ状に開孔され
た絶縁性を有する基板と、この基板に開孔されたスルー
ホールの壁面に形成されためっきと、前記基板の片面側
のスルーホールの外周部に形成された配線パッドと、こ
の配線パッドから延在する配線パターンと、前記基板の
他面側のスルーホールの外周部に形成されたボールパッ
ドと、このボールパッド上に形成されたリング状バン
プ、あるいは前記スルーホールを含むボールパッド上に
形成されたボール状バンプとを備えることを特徴とする
ＢＧＡ型半導体装置。 - 【請求項３】複数のスルーホールがアレイ状に開孔され
た絶縁性を有する基板と、この基板に開孔されたスルー
ホールの壁面に形成されためっきと、このめっきが形成
されたスルーホールの内部に充填された導電性樹脂と、
前記基板の片面側のスルーホールの外周部に形成された
配線パッドと、この配線パッドから延在する配線パター
ンと、前記基板の他面側のスルーホールの外周部に形成
されたボールパッドと、このボールパッド上に形成され
たリング状バンプ、あるいは前記スルーホールを含むボ
ールパッド上に形成されたボール状バンプとを備えるこ
とを特徴とするＢＧＡ型半導体装置。 - 【請求項４】複数のスルーホールがアレイ状に開孔され
た絶縁性を有する基板と、この基板に開孔されたスルー
ホールの壁面に形成されためっきと、このめっきが形成
されたスルーホールの内部に充填された導電性樹脂と、
前記基板の片面側の導電性樹脂が充填されたスルーホー
ルの直上に形成された配線パッドと、この配線パッドか
ら延在する配線パターンと、前記基板の他面側の導電性
樹脂が充填されたスルーホールの直下に形成されたボー
ルパッドと、このボールパッド上に形成されたボール状
バンプとを備えることを特徴とするＢＧＡ型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15451194A JP3166490B2 (ja) | 1994-07-06 | 1994-07-06 | Ｂｇａ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15451194A JP3166490B2 (ja) | 1994-07-06 | 1994-07-06 | Ｂｇａ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0823047A true JPH0823047A (ja) | 1996-01-23 |
| JP3166490B2 JP3166490B2 (ja) | 2001-05-14 |
Family
ID=15585855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15451194A Expired - Fee Related JP3166490B2 (ja) | 1994-07-06 | 1994-07-06 | Ｂｇａ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3166490B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001174657A (ja) * | 1999-12-21 | 2001-06-29 | Toppan Printing Co Ltd | 光配線層、光・電気配線基板及び実装基板 |
| JP2002076561A (ja) * | 2000-08-24 | 2002-03-15 | Sony Corp | 立体的回路基板装置及び立体的回路基板装置の製造方法 |
| KR100577015B1 (ko) * | 2003-07-29 | 2006-05-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 적층 칩 패키지 및 그 제조 방법 |
| US7222776B2 (en) | 1997-01-30 | 2007-05-29 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method therefor |
| JP2012156528A (ja) * | 2012-03-22 | 2012-08-16 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
| JP2012244160A (ja) * | 2011-05-20 | 2012-12-10 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
| CN103311215A (zh) * | 2013-05-17 | 2013-09-18 | 矽品科技（苏州）有限公司 | 模压型式内接线路球栅阵列集成电路 |
| JP2013197501A (ja) * | 2012-03-22 | 2013-09-30 | Hoya Corp | 半導体パッケージ |
-
1994
- 1994-07-06 JP JP15451194A patent/JP3166490B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7222776B2 (en) | 1997-01-30 | 2007-05-29 | Ibiden Co., Ltd. | Printed wiring board and manufacturing method therefor |
| JP2001174657A (ja) * | 1999-12-21 | 2001-06-29 | Toppan Printing Co Ltd | 光配線層、光・電気配線基板及び実装基板 |
| JP2002076561A (ja) * | 2000-08-24 | 2002-03-15 | Sony Corp | 立体的回路基板装置及び立体的回路基板装置の製造方法 |
| KR100577015B1 (ko) * | 2003-07-29 | 2006-05-10 | 매그나칩 반도체 유한회사 | 반도체 소자의 적층 칩 패키지 및 그 제조 방법 |
| JP2012244160A (ja) * | 2011-05-20 | 2012-12-10 | Kyokutoku Kagi Kofun Yugenkoshi | パッケージ構造およびその製造方法 |
| US8541881B2 (en) | 2011-05-20 | 2013-09-24 | Subtron Technology Co., Ltd. | Package structure and manufacturing method thereof |
| US8669142B2 (en) | 2011-05-20 | 2014-03-11 | Subtron Technology Co., Ltd. | Method of manufacturing package structure |
| JP2012156528A (ja) * | 2012-03-22 | 2012-08-16 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
| JP2013197501A (ja) * | 2012-03-22 | 2013-09-30 | Hoya Corp | 半導体パッケージ |
| CN103311215A (zh) * | 2013-05-17 | 2013-09-18 | 矽品科技（苏州）有限公司 | 模压型式内接线路球栅阵列集成电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3166490B2 (ja) | 2001-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10548221B1 (en) | Stackable via package and method | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| US5796589A (en) | Ball grid array integrated circuit package that has vias located within the solder pads of a package | |
| JP3560488B2 (ja) | マルチチップ用チップ・スケール・パッケージ | |
| JP3123638B2 (ja) | 半導体装置 | |
| US11581292B2 (en) | IC package with top-side memory module | |
| JP2000223651A (ja) | 対向マルチチップ用パッケージ | |
| CA2310765C (en) | Stress relaxation type electronic component, a stress relaxation type circuit board, and a stress relaxation type electronic component mounted member | |
| EP1571706B1 (en) | Electronic device | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JP3166490B2 (ja) | Ｂｇａ型半導体装置 | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JP3330468B2 (ja) | 配線基板及び半導体装置 | |
| KR100196991B1 (ko) | 칩 스케일 패키지 어셈블리 및 이를 구비한 멀티 칩 모듈 어셈블리 | |
| JP2823066B2 (ja) | Ｂｇａ型半導体装置 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JP2001203298A (ja) | 半導体装置およびその製造方法 | |
| JPH0821648B2 (ja) | 厚膜技術により形成されたピンレスグリッドアレイ電極構造 | |
| JP3279765B2 (ja) | セラミックパッケージ | |
| JPH0645763A (ja) | 印刷配線板 | |
| JPS6154656A (ja) | 半導体装置 | |
| TW515057B (en) | Stackable flip-chip ball grid array package body | |
| JPH05335364A (ja) | 電子部品搭載用多層基板 | |
| JPH088298A (ja) | 電子部品実装体及び端子配列変換基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010206 |
|
| LAPS | Cancellation because of no payment of annual fees |