JPH0645763A - 印刷配線板 - Google Patents

印刷配線板

Info

Publication number
JPH0645763A
JPH0645763A JP4195771A JP19577192A JPH0645763A JP H0645763 A JPH0645763 A JP H0645763A JP 4195771 A JP4195771 A JP 4195771A JP 19577192 A JP19577192 A JP 19577192A JP H0645763 A JPH0645763 A JP H0645763A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
board
hole
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4195771A
Other languages
English (en)
Inventor
Satoshi Goto
智 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4195771A priority Critical patent/JPH0645763A/ja
Publication of JPH0645763A publication Critical patent/JPH0645763A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】内部にＩＣチップを内蔵することにより、印刷
配線板の実装密度の向上を図る。 【構成】外層基板２に挟まれた内層基板１の内部に空孔
７を設け、この空孔７に露出した回路配線層３のパッド
（図示せず）上にバンプ５を介してＩＣチップ６を実装
する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は印刷配線板に関し、特に
高密度実装が可能な印刷配線板に関する。
【０００２】
【従来の技術】従来の印刷配線板は、図３に示すよう
に、ガラスエポキシやポリイミド材等の絶縁材からなる
内層基板１と外層基板２及び主に銅材からなる回路配線
層３等により構成されている。外層基板２の外側即ち印
刷配線板の表面に形成された回路配線層３には電子部品
４等を実装する為のパッドや各電子部品４間を電気的に
接続する為の回路が形成されている。又、内層基板１と
外層基板２との間に形成された回路配線層３には印刷配
線板の表面に形成しきれない回路が形成されている。
【発明が解決しようとする課題】この従来の印刷配線板
では、表面にのみ電子部品を実装している為、実装密度
を上げるためには電子部品の小型化や多ピン狭ピッチ部
品の実装技術の向上によらなければならず、現在のとこ
ろ飛躍的に実装密度を上げることが困難であるという問
題点があった。
【０００３】本発明の目的は、電子部品の実装密度の高
い印刷配線板を提供することにある。
【０００４】
【課題を解決するための手段】本発明は、複数の電子部
品を表面と裏面とのうちの少くともいずれか一方の面に
実装する印刷配線板において、内部に空孔を設け該空孔
に半導体チップを内蔵する。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００６】図１は本発明の第１の実施例の断面図であ
る。
【０００７】第１の実施例は、図１に示すように、内層
基板１と内層基板１を挟む２枚の外層基板２とから成
り、表面及び各層間に回路配線層３を有している。内層
基板１には所定の位置に空孔７が設けられ、図示してい
ないが、空孔７部に露出した回路配線層３にはＩＣチッ
プ６を実装する為のパッド及び配線が形成されている。
ＩＣチップ６はバンプ５を介して回路配線層３に実装さ
れている。又、印刷配線板の表面にも所定の位置に電子
部品４が実装されている。
【０００８】なお、内層基板１内のＩＣチップ６はバン
プ５による実装の他、ワイヤボンディングによる電気的
接続又は、ＴＣＰ（テープキャリアパッケージ）による
実装も可能である。
【０００９】このように、内層基板１の空孔７にＩＣチ
ップ６を実装することにより、従来の印刷配線板に比べ
て単位面積当りの素子実装数が上がるという効果があ
る。
【００１０】図２は本発明の第２の実施例の断面図であ
る。
【００１１】第２の実施例の構成要素は、図２に示すよ
うに、第１の実施例とほぼ同様であるが、空孔を外層基
板２に設けてＩＣチップ６を実装し、その空孔内を封止
材８にて封止を行った例である。
【００１２】第１の実施例では印刷配線板の製造工程中
においてＩＣチップ６を実装する必要があるが、第２の
実施例の印刷配線板は空孔を表面に設けてある為、印刷
配線板の製造完了後に他の電子部品４と同様にＩＣチッ
プ６を実装できるという利点がある。
【００１３】
【発明の効果】以上説明したように本発明の印刷配線板
は、内部にＩＣチップを内蔵することにより、実装密度
を高めることができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の断面図である。
【図２】本発明の第２の実施例の断面図である。
【図３】従来の印刷配線板の一例の断面図である。
【符号の説明】
１ 内層基板 ２ 外層基板 ３ 回路配線層 ４ 電子部品 ５ バンプ ６ ＩＣチップ ７ 空孔 ８ 封止材

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 複数の電子部品を表面と裏面とのうちの
    少くともいずれか一方の面に実装する印刷配線板におい
    て、内部に空孔を設け該空孔に半導体チップを内蔵する
    ことを特徴とする印刷配線板。
JP4195771A 1992-07-23 1992-07-23 印刷配線板 Withdrawn JPH0645763A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4195771A JPH0645763A (ja) 1992-07-23 1992-07-23 印刷配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4195771A JPH0645763A (ja) 1992-07-23 1992-07-23 印刷配線板

Publications (1)

Publication Number Publication Date
JPH0645763A true JPH0645763A (ja) 1994-02-18

Family

ID=16346694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4195771A Withdrawn JPH0645763A (ja) 1992-07-23 1992-07-23 印刷配線板

Country Status (1)

Country Link
JP (1) JPH0645763A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321439A (ja) * 1996-05-31 1997-12-12 Nec Corp 積層回路基板
JP2004007006A (ja) * 2003-09-16 2004-01-08 Kyocera Corp 多層配線基板
US7192801B2 (en) 2002-06-26 2007-03-20 Sony Corporation Printed circuit board and fabrication method thereof
JP2009147249A (ja) * 2007-12-18 2009-07-02 Minami Kk 電子部品の印刷配線基板への実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321439A (ja) * 1996-05-31 1997-12-12 Nec Corp 積層回路基板
US7192801B2 (en) 2002-06-26 2007-03-20 Sony Corporation Printed circuit board and fabrication method thereof
KR101016531B1 (ko) * 2002-06-26 2011-02-24 소니 주식회사 소자 실장 기판 및 그 제조 방법
JP2004007006A (ja) * 2003-09-16 2004-01-08 Kyocera Corp 多層配線基板
JP2009147249A (ja) * 2007-12-18 2009-07-02 Minami Kk 電子部品の印刷配線基板への実装方法

Similar Documents

Publication Publication Date Title
US6396136B2 (en) Ball grid package with multiple power/ground planes
US5784264A (en) MCM (Multi Chip Module) carrier with external connection teminals BGA (Ball Grid Array) type matrix array form
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US6849945B2 (en) Multi-layered semiconductor device and method for producing the same
US5367435A (en) Electronic package structure and method of making same
US6756663B2 (en) Semiconductor device including wiring board with three dimensional wiring pattern
KR20010072583A (ko) 적층화 집적 회로 패키지
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JPH09283695A (ja) 半導体実装構造
US6507118B1 (en) Multi-metal layer circuit
JP3063846B2 (ja) 半導体装置
JP2907127B2 (ja) マルチチップモジュール
US5966803A (en) Ball grid array having no through holes or via interconnections
US20020063331A1 (en) Film carrier semiconductor device
JP3330468B2 (ja) 配線基板及び半導体装置
JPH0645763A (ja) 印刷配線板
JPH05211256A (ja) 半導体装置
JP3024596B2 (ja) フィルムキャリアテープを用いたｂｇａ型半導体装置
JP2705468B2 (ja) 混成集積回路装置
KR20030046788A (ko) 반도체 패키지 및 그 제조방법
JP2652222B2 (ja) 電子部品搭載用基板
KR20020028473A (ko) 적층 패키지
JP3033541B2 (ja) Ｔａｂテープ、半導体装置及び半導体装置の製造方法
JP3149836B2 (ja) 半導体装置
JP2836597B2 (ja) フィルムキャリアテープ及びこれを用いた半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19991005