JPH0823094A - 圧接型高耐圧半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 ポスト電極による圧接時に、エミッタ電極９
とゲート電極６等と間に短絡を生じることなく、製造工
程の増大もない圧接型高耐圧半導体装置を提供する。 【構成】 半導体能動領域の一面側に設けられたコレク
タ電極８と、半導体能動領域の他面側に設けられたエミ
ッタ電極９と、他面側に設けられ、それぞれ外部絶縁さ
れたゲート電極６及びゲート電極配線板１０と、他面側
にあって半導体能動領域を囲む１本以上のガードリング
とからなり、コレクタ電極８及びエミッタ電極９にそれ
ぞれポスト電極を圧接し、それらの間で導電接続される
圧接型高耐圧半導体装置において、半導体能動領域の他
面側のエミッタ電極９の未配置部分に凹部１７を形成す
るとともに、ゲート電極６及びゲート電極配線板１０を
凹部１７の底面部分に外部と絶縁配置させ、エミッタ電
極９の大部分を凹部１７の外側に配置させ、かつ、その
端部を凹部１７の底面部分まで延在させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、圧接型高耐圧半導体装
置に係わり、特に、主電極をポスト電極によって圧接す
る際に、このポスト電極が制御電極に関連する回路部分
に短絡接続されないように構成した圧接型高耐圧半導体
装置に関する。

【０００２】

【従来の技術】従来、高耐圧半導体装置は、ワイヤボン
ディングや半田等を用いて高耐圧半導体装置の各電極端
子と外部電極とを接続するようにしたモジュール構造を
用いていたため、熱疲労等によってワイヤボンディング
部分に破断が発生したり、半田にクラックが発生したり
する等によって高耐圧半導体装置の信頼性が低下するこ
とがあった。そこで、高耐圧半導体装置の信頼性の低下
を防ぐため、比較的最近になって、一対のポスト電極に
よってこの高耐圧半導体装置を圧接し、その圧接によっ
てワイヤボンディングや半田を使用することなく、高耐
圧半導体装置の各電極端子と外部電極とを導電接続する
ようにした圧接型高耐圧半導体装置が開発されるように
なった。そして、このような圧接型高耐圧半導体装置の
一例には、特開平３−２１８６４３号、特開平４−２９
０２７２号、実開平４−１３１９５４号、特開平４−３
２２４７１号の開示のものがある。

【０００３】図７は、既知の圧接型高耐圧半導体装置の
構成の一例を示す平面図であって、（ａ）は圧接型高耐
圧半導体装置の全体構成を示す平面図、（ｂ）は全体構
成における○で囲んだ範囲Ａの構成を示す拡大平面図
で、圧接型高耐圧半導体装置が絶縁ゲート型バイポーラ
トランジスタ（ＩＧＢＴ）を構成している例を示してい
る。

【０００４】図７（ａ）、（ｂ）に示されるように、圧
接型高耐圧半導体装置６１は、ゲート電極配線板６２で
分離された複数の半導体能動領域６３と、圧接型高耐圧
半導体装置６１の略中央部分に設けられたゲート電極パ
ッド６４と、複数の半導体能動領域６３を取り囲むよう
に設けられたターミネーション領域６５とからなってい
る。この場合、各半導体能動領域６３はストライプ状に
形成された複数のエミッタ電極８１を備え、これら複数
のエミッタ電極８１は複数個集積されることによって、
１つの半導体能動領域６３が構成されている。この場
合、ゲート電極配線板６２は、複数の半導体能動領域６
３を均一に制御するために形成されたものであって、ゲ
ート電極パット６４から離れたところにある半導体能動
領域６３にゲート制御信号を遅延させずに伝達させる働
きを有し、大面積の圧接型高耐圧半導体装置６１を形成
させる場合に必要なものである。このゲート電極配線板
６２は、それぞれの半導体能動領域６３を取り囲むよう
に、圧接型高耐圧半導体装置６１の一方の表面に格子状
に配置される。

【０００５】また、図８は、圧接型高耐圧半導体装置
（ＩＧＢＴ）を収納した既知の圧接型パッケージの一例
を示す断面構成図である。

【０００６】図８に示されるように、圧接型パッケージ
６７は、圧接型高耐圧半導体装置６１の両表面側にそれ
ぞれ配置された緩衝板６８ａ、６８ｂと、これら緩衝板
６８ａ、６８ｂの外側に配置され、これら緩衝板６８
ａ、６８ｂを介して圧接型高耐圧半導体装置６１の両表
面を圧接する一対のポスト電極６９ａ、６９ｂと、圧接
型高耐圧半導体装置６１のゲート電極パッド６４の設置
位置に設けたゲート端子板７０と、このゲート端子板７
０をゲート電極パッド６４に弾圧させるバネ材７１と、
ゲート端子板７０に導電接続されたゲートリード７２と
を備えている。

【０００７】そして、一対のポスト電極６９ａ、６９ｂ
は、それらの圧接によって、圧接型高耐圧半導体装置６
１の両表面に露出しているコレクタ電極及びエミッタ電
極（いずれも図示なし）に導電接続され、ゲート端子板
７０は、バネ材７１によって、圧接型高耐圧半導体装置
６１の一面にあるゲート電極パッド６４に導電接続され
る。

【０００８】続いて、図９は、図７（ｂ）に図示のＣ−
Ｃ’線部分における圧接型高耐圧半導体装置（ＩＧＢ
Ｔ）６１の断面構造を示す断面図であり、また、図１０
は、同じく図７（ｂ）に図示のＤ−Ｄ’線部分における
圧接型高耐圧半導体装置（ＩＧＢＴ）６１の断面構造を
示す断面図である。

【０００９】図９及び図１０に示されるように、圧接型
高耐圧半導体装置６１は、ｎドリフト層７３と、ｎドリ
フト層７３の一面全体に設けられたｐ高濃度層７４と、
ｎドリフト層７３の他面に選択的に設けられたｐウエル
層７５及びｐチャネル層９０と、ｐチャネル層９０内に
選択的に設けられた２つのエミッタ層７６と、ｐウエル
層７５、ｐチャネル層９０、エミッタ層７６の表面を覆
うように設けられたゲート酸化膜７７と、ゲート酸化膜
７７上に設けられたゲート電極７８と、ゲート電極７８
を覆うように設けられた層間絶縁膜７９と、ｐ高濃度層
７４の全面に低オーム接触するコレクタ電極８０と、層
間絶縁膜７９上に設けられ、一部がｐウエル層７５及び
エミッタ層７６に低オーム接触するエミッタ電極８１
（図７（ｂ）に図示のエミッタ電極８１と同じものであ
る）と、層間絶縁膜７９上に設けられ、一部がゲート電
極７８に低オーム接触するゲート電極配線板８２とを備
える。そして、１つのエミッタ電極８１と次のエミッタ
電極８１の間は、ｐウエル層７５、ゲート酸化膜７７、
ゲート電極７８、層間絶縁膜７９がそれぞれｎドリフト
層７３側に凹んで凹部８３が形成され、この凹部８３の
底面にゲート電極配線板８２が配置された構造になって
いる。この場合、各エミッタ電極８１の間に凹部８３を
設け、その凹部８３の底面にゲート電極配線板８２を配
置させるようにした理由は、各エミッタ電極８１の露出
面を１つのポスト電極６８ａ（図８参照）で圧接させた
とき、もし、各エミッタ電極８１と各ゲート電極配線板
８２とが同じ高さであれば、各エミッタ電極８１と各ゲ
ート電極配線板８２とが１つのポスト電極６８ａによっ
て電気的に短絡されるのを防ぐためである。

【００１０】ところで、図９に図示の圧接型高耐圧半導
体装置６１の構造（以下、これを図９の構造という）と
図１０に図示の圧接型高耐圧半導体装置６１の構造（以
下、これを図１０の構造という）との違いは、図１０の
構造には、ｎドリフト層７３、ｐ高濃度層７４、ｐウエ
ル層７５、エミッタ層７６、ゲート電極７８、コレクタ
電極８０、エミッタ電極８１で構成されている半導体能
動領域部分６３ａを有しているのに対して、図９の構造
には、かかる半導体能動領域部分６３ａを有していない
点だけであって、その他に、図９の構造と図１０の構造
とは、実質的に同じである。

【００１１】そして、このような構成の既知の圧接型高
耐圧半導体装置（ＩＧＢＴ）６１の動作は、当該技術分
野においてよく知られているところであるから、既知の
圧接型高耐圧半導体装置６１に関する動作説明は、省略
する。

【００１２】次いで、図１１は、図７（ａ）に図示のＥ
−Ｅ’線部分における圧接型高耐圧半導体装置（ＩＧＢ
Ｔ）６１の断面構造を示す断面図であって、３重のガー
ドリングを有するターミネーション領域６５の構成の一
例を示すものである。

【００１３】図１１に示されるように、ターミネーショ
ン領域６５は、ｎドリフト層７３と、ｎドリフト層７３
の一面全体に設けられたｐ高濃度層７４と、ｎドリフト
層７３の他面に選択的に設けられた３つのｐガードリン
グ領域８４と、同じくｎドリフト層７３の他面に選択的
に設けられた１つのｎチャネルストッパー領域８５と、
ｎドリフト層７３及びｐガードリング領域８４の表面を
覆うように設けられた酸化膜８６と、酸化膜８６上を覆
うように設けられた層間絶縁膜７９と、層間絶縁膜７９
上に設けられ、一部がｐガードリング領域８４またはｎ
チャネルストッパー領域８５に低オーム接触するアルミ
ニウム製のフィールド電極８７と、これらフィールド電
極８７上を覆うように設けられた別の酸化膜８８と、別
の酸化膜８８上を覆うように設けられた放電防止用のポ
リイミド樹脂膜８９とを備える。

【００１４】このような構成のターミネーション領域６
５を形成する場合は、最初に、ｎドリフト層７３の他面
に、３つのｐガードリング領域８４及び１つのｎチャネ
ルストッパー領域８５をそれぞれ選択的に形成し、次
に、３つのｐガードリング領域８４及び１つのｎチャネ
ルストッパー領域８５の各表面を含むｎドリフト層７３
の他面に酸化膜８６を形成する。続いて、３つのｐガー
ドリング領域８４及び１つのｎチャネルストッパー領域
８５の各表面に該当する酸化膜８６にそれぞれコンタク
トホールを形成し、これらのコンタクトホールの形成個
所を中心に各別にフィールド電極８７を形成する。次
に、これらのフィールド電極８７を含んだ酸化膜８６上
に別の酸化膜８８を形成し、半導体能動領域６３におけ
るエミッタ電極８１上の別の酸化膜８８を選択的に除去
した後、ターミネーション領域６５の別の酸化膜８８上
にポリイミド樹脂膜８９を形成し、ターミネーション領
域６５を完成させる。

【００１５】かかる構成のターミネーション領域６５
は、通常、半導体装置の高耐圧化を達成させるために設
けるもので、１つまたは複数の半導体能動領域６３を１
つ以上のガードリング領域８４によって取り囲んだ構造
のものである。そして、このような既知のターミネーシ
ョン領域６５の動作は、当該技術分野においてよく知ら
れているところであるから、既知のターミネーション領
域６５に関する動作についても、その説明を省略する。

【００１６】

【発明が解決しようとする課題】ターミネーション領域
６５を有する既知の圧接型高耐圧半導体装置において、
ターミネーション領域６５を製造する場合は、フィール
ド電極８７を形成した後で、これらフィールド電極８７
に別の酸化膜８８を形成する工程が必要である（この場
合、半導体能動領域６３のエミッタ電極８上にも別の酸
化膜８８が形成される）のに対し、半導体能動領域６３
では、エミッタ電極８１と一方のポスト電極６８ａとを
圧接によって低オーム接触させるために、エミッタ電極
８１の露出面に形成された別の酸化膜８８を除去する工
程が必要であるという相反した工程が含まれることにな
る。

【００１７】ところで、エミッタ電極８１の表面にある
別の酸化膜８８を除去するには、フッ酸系の溶液をこの
別の酸化膜８８に作用させ、エミッタ電極８１の表面上
の別の酸化膜８８が完全に融解除去されるまで、充分な
時間をかけてエッチングしなければならない。この場
合、一方のポスト電極６８ａが圧接されるエミッタ電極
８１に、もし、別の酸化膜８８が残存していた場合は、
一方のポスト電極６８ａの圧接によって、残存した別の
酸化膜８８が破壊され、破壊時の破片が下層のエミッタ
電極８１を破壊するという危険性がある。エミッタ電極
８１の表面にある別の酸化膜８８を完全に除去するに
は、別の酸化膜８８の加工精度を勘案して、別の酸化膜
８８の厚みよりも少なくとも数μｍ以上の厚み部分まで
別の酸化膜８８を除去するエッチング工程が必要にな
る。さらに、別の酸化膜８８をエッチング除去する個所
も、エミッタ電極８１の表面部分だけでなく、エミッタ
電極８１の表面部分からゲート電極配線板３１が配置さ
れている凹部８３方向に至る間の部分も同様に除去する
必要がある。

【００１８】しかしながら、既知の圧接型高耐圧半導体
装置においては、凹部８３に、ゲート酸化膜７７、ゲー
ト電極７８、層間絶縁膜７９、別の酸化膜８８が重なる
ように形成され、凹部８３における別の酸化膜８８の厚
さ方向のオーバーサイズエッチングを行えば、その別の
酸化膜８８のエッチング時に、同時に層間絶縁膜７９や
酸化膜７７も除去される可能性があり、このとき、ゲー
ト電極７８が外部に露出し、一対のポスト電極６８ａ、
６８ｂを圧接型高耐圧半導体装置６１に圧接した際に、
ゲート電極７８とエミッタ電極８１との間で短絡を起し
易いという問題がある。

【００１９】一方、エミッタ電極８１上に別の酸化膜８
８が形成されないように、ターミネーション領域６５の
製造工程と半導体能動領域６３の製造工程とを別個にす
ることも考えられるが、別個の製造工程を用いれば、圧
接型高耐圧半導体装置６１の製造工程が大幅に増加して
しまい、製造設備を増大させる必要があったり、製造コ
ストが上昇してしまうという問題がある。

【００２０】本発明は、前記問題点を除去するものであ
って、その目的は、一対のポスト電極による第１及び第
２主電極の圧接時に、第２主電極と制御電極との間に短
絡を生じることがなく、製造工程の増大もない圧接型高
耐圧半導体装置を提供することにある。

【００２１】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、１個以上のｐｎ接合部を有する半導体能
動領域と、この半導体能動領域の一方の表面側に設けら
れた外部露出面を有する第１主電極と、前記半導体能動
領域の他方の表面側に設けられた外部露出面を有する第
２主電極と、前記他方の表面側にそれぞれ設けられ、そ
れぞれ絶縁層により外部絶縁された制御電極及び前記制
御電極に導電接続される制御電極配線板と、前記半導体
能動領域の他方の表面側にあって、前記半導体能動領域
を囲むように配置された１本以上のガードリングとから
なり、前記第１、第２主電極の外部露出面にそれぞれポ
スト電極を圧接するとともに、前記制御電極配線板に導
電接続された制御電極パッドに端子電極板を圧接し、前
記第１、第２主電極と対応する前記ポスト電極及び前記
制御電極パッドと前記端子電極板との間で導電接続を行
う圧接型高耐圧半導体装置において、前記半導体能動領
域の他方の表面側の前記第２主電極の未配置部分に凹部
を形成し、前記制御電極及び前記制御電極配線板を前記
凹部の底面部分にそれぞれ絶縁配置し、前記第２主電極
を前記凹部外側に配置するとともに、その一部を前記凹
部の底面部分まで延在させた第１の手段を備える。

【００２２】また、前記目的を達成するために、本発明
は、１個以上のｐｎ接合部を有する半導体能動領域と、
この半導体能動領域の一方の表面側に設けられた外部露
出面を有する第１主電極と、前記半導体能動領域の他方
の表面側に設けられた外部露出面を有する第２主電極
と、前記他方の表面側にそれぞれ設けられ、それぞれ絶
縁層により外部絶縁された制御電極及び前記制御電極に
導電接続される制御電極配線板と、前記半導体能動領域
の他方の表面側にあって、前記半導体能動領域を囲むよ
うに配置された１本以上のガードリングとからなり、前
記第１、第２主電極の外部露出面にそれぞれポスト電極
を圧接するとともに、前記制御電極配線板に導電接続さ
れた制御電極パッドに端子電極板を圧接し、前記第１、
第２主電極と対応する前記ポスト電極及び前記制御電極
パッドと前記端子電極板との間で導電接続を行う圧接型
高耐圧半導体装置において、前記半導体能動領域の他方
の表面側の前記第２主電極の未配置部分に前記制御電極
及び前記制御電極配線板をそれぞれ絶縁配置し、前記第
２主電極の外部露出面の上側に前記第２主電極及び前記
制御電極配線板の厚さよりも厚い補助主電極板を接合配
置し、この補助主電極板の外部露出面に前記ポスト電極
板に圧接してそれらを導電接続させる第２の手段を備え
る。

【００２３】

【作用】前記第１の手段においては、第２主電極（例え
ば、エミッタ電極）の未配置部分の半導体能動領域の表
面に凹部を形成し、凹部の底面部分に制御電極配線板
（例えば、ゲート電極配線板）を配置するとともに、凹
部の底面部分まで制御電極（例えば、ゲート電極）を延
在配置する。また、第２主電極（例えば、エミッタ電
極）を凹部の外側に配置するとともに、第２主電極（例
えば、エミッタ電極）の一部を凹部の底面部分まで延在
配置させている。そして、第２主電極（例えば、エミッ
タ電極）上に設けられた酸化膜をエッチング除去する際
に、第２主電極（例えば、エミッタ電極）は、凹部の外
側に配置されている部分の酸化膜だけを除去し、凹部の
底面部分まで延在配置されている酸化膜を残存させるよ
うにしている。

【００２４】このように、前記第１の手段によれば、制
御電極（例えば、ゲート電極）や制御電極配線板（例え
ば、ゲート電極配線板）の絶縁層がエッチング除去さ
れ、制御電極（例えば、ゲート電極）や制御電極配線板
（例えば、ゲート電極配線板）が露出することがなくな
る。また、第２主電極（例えば、エミッタ電極）の露出
部をポスト電極で圧接した際に、制御電極（例えば、ゲ
ート電極）や制御電極配線板（例えば、ゲート電極配線
板）がポスト電極に触れ、第２主電極（例えば、エミッ
タ電極）と、制御電極（例えば、ゲート電極）や制御電
極配線板（例えば、ゲート電極配線板）とが短絡される
ことがなくなる。

【００２５】前記第２の手段においては、第２主電極
（例えば、エミッタ電極）の未配置部分の半導体能動領
域の表面部分に制御電極配線板（例えば、ゲート電極配
線板）を配置するとともに、その表面部分の下側部分ま
で制御電極（例えば、ゲート電極）を延在配置する。ま
た、第２主電極（例えば、エミッタ電極）の外部露出面
の上側に第２主電極（例えば、エミッタ電極）や制御電
極配線板（例えば、ゲート電極配線板）よりも肉厚の補
助主電極板を接合配置し、補助主電極板の外部露出面に
ポスト電極板に圧接させるようにしている。

【００２６】このように、前記第２の手段によれば、第
２主電極（例えば、エミッタ電極）を補助主電極板の上
からポスト電極で圧接した際に、補助主電極板の厚みに
よって、制御電極（例えば、ゲート電極）や制御電極配
線板（例えば、ゲート電極配線板）がポスト電極に触
れ、第２主電極（例えば、エミッタ電極）と、制御電極
（例えば、ゲート電極）や制御電極配線板（例えば、ゲ
ート電極配線板）とが短絡されることがなくなる。ま
た、ポスト電極の圧接時に、ポスト電極が制御電極配線
板（例えば、ゲート電極配線板）の表面を覆っている絶
縁膜に接触し、絶縁膜を絶縁破損させることがなくな
る。

【００２７】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。

【００２８】図１は、本発明に係わる圧接型高耐圧半導
体装置の第１の実施例の構成を示す断面構成図であっ
て、圧接型高耐圧半導体装置としてＩＧＢＴが構成され
ている例を示すものである。この場合、図１は、ターミ
ネーション領域を含んだ半導体能動領域の一部の断面を
示すもので、図７（ａ）に図示のＡ−Ａ’線部分に相当
した断面構成を示しているものである。

【００２９】図１において、１はｎドリフト層、２はｐ
高濃度層、３はｐウエル層、３０はｐチャネル層、４は
ｎエミッタ層、５はゲート酸化膜、６はゲート電極（制
御電極）、７は層間絶縁膜（酸化膜）、８はコレクタ電
極（第１主電極）、９はエミッタ電極（第２主電極）、
１０はゲート配線板（制御電極配線板）、１１は第２酸
化膜、１２はポリイミド樹脂膜、１３は酸化膜、１４は
ｐガードリング領域、１５はｎチャネルストッパー領
域、１６はアルミニウム製のフィールド電極、１７は凹
部である。

【００３０】このＩＧＢＴにおける半導体能動領域は、
ｎドリフト層１と、肉厚のｎドリフト層１の一面全体に
設けられたｐ高濃度層２と、ｎドリフト層１の他面に選
択的に設けられたｐチャネル層３０と、一部のｐウエル
層３内に選択的に設けられた２つのエミッタ層４と、ｐ
チャネル層３０及びエミッタ層４の表面を覆うように設
けられたゲート酸化膜５と、ゲート酸化膜４上に選択的
に配置されたゲート電極６と、ゲート電極６を覆うよう
に設けられた層間絶縁膜７と、ｐ高濃度層２の全面に低
オーム接触するコレクタ電極８と、層間絶縁膜７上に設
けられ、一部がｐチャネル層３０及びエミッタ層４に低
オーム接触するエミッタ電極９と、層間絶縁膜７上に設
けられ、一部がゲート電極６に低オーム接触するゲート
電極配線板１０と、ゲート電極配線板１０の露出部を覆
う第２酸化膜１２と、第２酸化膜１２の上を被覆するポ
リイミド樹脂膜１２とを備える。ここで、表面にエミッ
タ電極９が配置されていない１つの半導体能動領域の境
界部分には、ｎドリフト層１の他面側に凹部１７が形成
されている。この凹部１７は、ｐウエル層３、酸化膜１
７またはゲート酸化膜５、ゲート電極６、層間絶縁膜７
がそれぞれｎドリフト層１側に凹んで構成されたもの
で、凹部の底面にゲート電極配線板１０が配置され、ゲ
ート電極配線板１０の一部は層間絶縁膜７の開口を通し
て下部のゲート電極６に導電接続される。エミッタ電極
９の大部分は専ら凹部１７の外側に配置され、エミッタ
電極９の端部だけが凹部１７の外側から底面まで延在し
ている。このエミッタ電極９の大部分は、第２酸化膜１
１がエッチング除去されることにより、露出した状態に
あるが、エミッタ電極９の端部だけは第２酸化膜１１が
残存し、外部と絶縁された状態にある。

【００３１】また、このＩＧＢＴにおけるターミネーシ
ョン領域は、ｎドリフト層１と、ｎドリフト層１の一面
全体に設けられたｐ高濃度層２と、ｎドリフト層１の他
面に選択的に設けられた３つのｐガードリング領域１４
と、ｎドリフト層１の他面に選択的に設けられた１つの
ｎチャネルストッパー領域１５と、ｎドリフト層１及び
ｐガードリング領域１４の表面を覆う酸化膜１３と、酸
化膜１３上を覆う層間絶縁膜７と、層間絶縁膜７上に設
けられ、一部がｐガードリング領域１４またはｎチャネ
ルストッパー領域１５に低オーム接触するフィールド電
極１６と、フィールド電極１６上を覆う第２酸化膜１１
と、第２酸化膜１１上を覆うポリイミド樹脂膜１２とを
備える。

【００３２】続く、図２（ａ）乃至（ｄ）は、図１に図
示のＩＧＢＴにおける凹部１７の周辺を製造する際の製
造プロセスの一部を示す説明図である。

【００３３】図２（ａ）乃至（ｄ）において、図１に示
された構成要素と同じ構成要素については同じ符号を付
けている。

【００３４】図２を用いて、凹部１７の周辺を製造する
際の製造プロセスを説明すると、次のとおりである。

【００３５】まず、図２（ａ）に示すように、層間絶縁
膜７上にアルミニウム製のエミッタ電極９とゲート電極
配線板１０を選択的に形成する。この場合、エミッタ電
極９は、大部分が凹部１７の外側部分にあり、端部が凹
部１７内に延在するように構成され、ゲート電極配線板
１０は、凹部１７の底面部分にあるように形成される。

【００３６】続いて、図２（ｂ）に示すように、エミッ
タ電極９及びゲート電極配線板１０等の上側に一様に第
２酸化膜１１を形成する。

【００３７】次に、図２（ｃ）に示すように、凹部１７
の外側部分にあるエミッタ電極９上の第２酸化膜１１を
エッチングによって除去する。この場合、凹部１７内に
あるエミッタ電極９上の第２酸化膜１１は残存させてお
く。

【００３８】最後に、図２（ｄ）に示すように、残存し
ている凹部１７内の第２酸化膜１１の上にポリイミド樹
脂膜１２を形成させ、一連のこの種の製造プロセスが終
了する。

【００３９】一般に、図１に示すようなターミネーショ
ン領域を有する圧接型高耐圧半導体装置においては、ガ
ードリング領域１４上に電荷を有する物質が付着する
と、この付着部分に反転層が形成され、所要の耐圧が得
られないことがある。これを防ぐには、ターミネーショ
ン領域の上側全体を覆う厚い第２酸化膜１１を形成すれ
ばよい。ところが、既知の圧接型高耐圧半導体装置にお
いては、エミッタ電極９上にある第２酸化膜１１をエッ
チング除去する際に、ゲート電極配線板１０や凹部１７
内に有る層間絶縁膜７までエッチング除去してしまう可
能性がある。この場合、層間絶縁膜７の膜厚を厚くし、
エッチング時間を調節して第２酸化膜１１だけをエッチ
ング除去することは技術的に可能であるが、そのような
制御を行うことは大変難しい。また、圧接型高耐圧半導
体装置の高耐圧化が進むと、ｎドリフト層１のの抵抗率
が高くなるため、ますます反転層が形成され易くなり、
第２酸化膜１１の厚さをさらに増加させる必要に迫られ
る。このように、層間絶縁膜７の厚さに比べ、第２酸化
膜１１の厚さは増加する傾向にあり、エッチングにより
同一組成の層間絶縁膜７及び第２酸化膜１１に対して、
第２酸化膜１１だけを有効的にエッチング除去させるの
は困難である。

【００４０】そこで、図１に図示の第１の実施例におい
ては、エッチングによって凹部１７を形成させ、凹部１
７の底面部分に、ゲート酸化膜６に比べて十分な厚みを
有する酸化膜１３を形成させている。この厚い酸化膜１
３は、ゲート電極６の形成時にゲート電極６とｎドリフ
ト層１とが短絡するのを防止するためのものである。次
いで、ゲート電極６上に層間絶縁膜７を形成し、層間絶
縁膜７にコンタクト用の開口を設け、その上にゲート電
極配線板１０を形成する。このゲート電極配線板１０の
形成後は、既に述べた図２（ａ）乃至（ｄ）に示すよう
な製造プロセスに移行するものである。このような製造
工程を経ることにより、既知の製造工程に比べ、工程数
が増加することがない。

【００４１】即ち、第１の実施例の構成においては、エ
ミッタ電極９の未配置部分に凹部１７を形成し、凹部１
７の底面部分にゲート電極配線板１０を配置させ、エミ
ッタ電極９を凹部１７の外側から凹部１７の底面部分ま
で延在配置させている。そして、エミッタ電極９上の第
２酸化膜１１をエッチング除去する際に、凹部１７の外
側に配置されているエミッタ電極９上の第２酸化膜１１
だけを除去し、凹部１７の底面部分まで延在配置されて
いるエミッタ電極９上の第２酸化膜１１を残存させるよ
うにしているので、ゲート電極６を絶縁している層間絶
縁膜７やゲート電極配線板１０を絶縁している第２酸化
膜１１がエッチング除去されることがなくなり、ゲート
電極６やゲート電極配線板１０が露出することはない。

【００４２】このように、第１の実施例によれば、エミ
ッタ電極９の露出した部分を、図８に示すようなポスト
電極で圧接する際に、ゲート電極６やゲート電極配線板
１０がポスト電極に触れ、エミッタ電極９とゲート電極
６やゲート電極配線板１０とが短絡を起すことがない。

【００４３】続く、図３は、本発明による圧接型高耐圧
半導体装置の第２の実施例の構成を示す断面構成図であ
って、圧接型高耐圧半導体装置として同じくＩＧＢＴが
構成されている例を示すものである。この場合、図３
は、半導体能動領域の一部の断面を示すもので、図７
（ａ）に図示のＣ−Ｃ’線部分に相当した断面構成を示
しているものである。

【００４４】図３において、１８はエミッタ電極９やゲ
ート電極配線板１０に比べて肉厚な補助エミッタ電極板
（補助主電極板）であり、その他、図１に示された構成
要素と同じ構成要素については同じ符号を付けている。

【００４５】前記第１の実施例（以下、これを前者とい
う）とこの第２の実施例（以下、これを後者という）と
の構成の違いは、エミッタ電極９の構成に関して、前者
は、大部分が凹部１７の外側部分にあって、その端部が
凹部１７の底面部分まで延在しているのに対し、後者
は、全体が凹部１７の外側部分だけにある点、補助エミ
ッタ電極板１８の配置に関して、前者は、かかる補助エ
ミッタ電極板１８を有していないのに対し、後者は、エ
ミッタ電極９の上側に補助エミッタ電極板１８が接合配
置されている点、及び、第２酸化膜１１の構成に関し
て、前者は、凹部１７の底面部分に延在したエミッタ電
極９の端部までを覆うように配置されているのに対し、
後者は、凹部１７から凹部１７の外側部分に延び、エミ
ッタ電極９と補助エミッタ電極板１８との接合部分まで
延在している点の３点だけであって、その他に、第１の
実施例と第２の実施例との間に構成上の違いはない。な
お、図３には、図示されてはいないが、第２の実施例に
おいても、第１の実施例と同様に、半導体能動領域体装
置の周辺にターミネーション領域が形成されている。

【００４６】また、図４（ａ）乃至（ｅ）は、図３に図
示のＩＧＢＴにおける凹部１７の周辺を製造する際の製
造プロセスの一部を示す説明図である。

【００４７】図４（ａ）乃至（ｅ）において、図３に示
された構成要素と同じ構成要素については同じ符号を付
けている。

【００４８】図４を用いて、凹部１７の周辺を製造する
際の製造プロセスを説明すると、次のとおりである。

【００４９】まず、図４（ａ）に示すように、層間絶縁
膜７上にアルミニウム製のエミッタ電極９とゲート電極
配線板１０及び図示されていないフィールド電極１６を
選択的に形成する。このとき、エミッタ電極９は全体が
凹部１７の外側部分にあるように構成され、ゲート電極
配線板１０は凹部１７の底面部分にあるように形成され
る。

【００５０】続いて、図４（ｂ）に示すように、エミッ
タ電極９及びゲート電極配線板１０等の上側に一様に第
２酸化膜１１を形成する。

【００５１】次に、図４（ｃ）に示すように、エミッタ
電極９上の第２酸化膜１１を、凹部１７に近い方の一部
を除いてエッチングによって除去する。この結果、凹部
１７内に近いエミッタ電極９の端部上の第２酸化膜１１
が残存する。

【００５２】次いで、図４（ｄ）に示すように、エミッ
タ電極９上及び残存しているエミッタ電極９端部の第２
酸化膜１１上にアルミニウム製の補助エミッタ電極板１
８を形成する。

【００５３】最後に、凹部１７内の第２酸化膜１１の上
にポリイミド樹脂膜１２を形成させ、一連のこの種の製
造プロセスが終了する。

【００５４】この第２の実施例によるＩＧＢＴは、エミ
ッタ電極９に補助エミッタ電極板１８が接合配置され、
実質的に２層構造のエミッタ電極が構成されている点に
特徴があるもので、第２酸化膜１１の端部がエミッタ電
極９上に形成されるとともに、第２酸化膜１１の端部上
に肉厚の補助エミッタ電極板１８が形成されているた
め、補助エミッタ電極板１８をポスト電極で圧接した際
にも、この圧接によりエミッタ電極９上の第２酸化膜１
１が破壊されることがなく、勿論、ゲート電極６やゲー
ト電極配線板１０にポスト電極が当接して、エミッタ電
極９とゲート電極６やゲート電極配線板１０とが短絡を
起すこともない。また、第２の実施例においては、エミ
ッタ電極９と補助エミッタ電極板１８とを重ね合わせた
厚みに比べて、ゲート電極配線板１０の厚みが相当小さ
いので、エッチングにより形成する凹部１７の深さを第
１の実施例の凹部１７の深さよりも浅くすることが可能
になる。

【００５５】このため、第２の実施例は、製造が容易で
あるとともに、凹部１７におけるｐウエル層３、酸化膜
１３、ゲート電極６、層間絶縁膜７の段差が少なくなっ
て、加工精度が向上し、ゲート電極配線板１０の寸法を
小さくすることが可能である。

【００５６】次いで、図５は、本発明による圧接型高耐
圧半導体装置の第３の実施例の構成を示す断面構成図で
あって、圧接型高耐圧半導体装置として同じくＩＧＢＴ
が構成されている例を示すものである。この場合も、図
５は、半導体能動領域の一部の断面を示すもので、図７
（ａ）に図示のＣ−Ｃ’線部分に相当した断面構成を示
しているものである。

【００５７】図５において、図３に示された構成要素と
同じ構成要素については同じ符号を付けている。

【００５８】前記第２の実施例とこの第３の実施例（以
下、これを後者という）との構成の違いは、凹部１７の
構成に関して、前者は、第２の実施例は、凹部１７が形
成されているのに対し、第３の実施例は、かかる凹部１
７が形成されていない、即ち、ｐウエル層３、酸化膜１
３、ゲート電極６、層間絶縁膜７がそれぞれフラットに
構成されている点だけであって、その他に、第２の実施
例と第３の実施例との間に構成上の違いはない。なお、
図５に図示はないが、第３の実施例においても、第１の
実施例と同様に、半導体能動領域体装置の周辺にターミ
ネーション領域が形成されているものである。

【００５９】この第３の実施例によるＩＧＢＴは、第２
の実施例と同様に、エミッタ電極９に補助エミッタ電極
板１８が接合配置され、実質的に２層構造のエミッタ電
極が構成されている点に特徴があるもので、第２酸化膜
１１の端部がエミッタ電極９上に形成されるとともに、
第２酸化膜１１の端部上に肉厚の補助エミッタ電極板１
８が形成されているため、補助エミッタ電極板１８をポ
スト電極で圧接した際に、この圧接によりエミッタ電極
９上の第２酸化膜１１が破壊されることがない。また、
第３の実施例においても、エミッタ電極９と補助エミッ
タ電極板１８とを重ね合わせた厚みに比べて、ゲート電
極配線板１０の厚みが相当小さいので、２層構造のエミ
ッタ電極とゲート電極配線板１０との間に段差を形成さ
せることができ、その段差の形成により、補助エミッタ
電極板１８をポスト電極で圧接した際に、ゲート電極６
やゲート電極配線板１０にポスト電極が当接し、エミッ
タ電極９とゲート電極６やゲート電極配線板１０とが短
絡を起すこともない。さらに、第３の実施例は、凹部１
７の底面部分にゲート電極配線板１０を形成する必要が
なくなるので、第２実施例に比べて製作が容易になると
いう利点がある。

【００６０】なお、これまでの各実施例においては、圧
接型高耐圧半導体装置としてＩＧＢＴが構成されている
例について説明したが、本発明による圧接型高耐圧半導
体装置は、ＩＧＢＴを構成する場合に限られるものでは
なく、他の装置、例えば、絶縁ゲート型サイリスタ等を
構成する場合にも同様に適用可能である。

【００６１】また、図６は、本発明による圧接型高耐圧
半導体装置、例えば、ＩＧＢＴを用いてインバータ装置
を構成する場合の一例を示す回路図である。

【００６２】図６において、１９は本発明によるＩＧＢ
Ｔ、２０はダイオード、２１、２２は直流電源端子、２
３、２４、２５は交流出力端子である。

【００６３】そして、直列接続された２つのＩＧＢＴ１
９の組が３組、それぞれ直流電源端子２１、２２間に接
続され、これらＩＧＢＴ１９のそれぞれにダイオード２
０が並列接続される。また、各組の２つのＩＧＢＴ１９
の接続部は、それぞれ交流出力端子２３、２４、２５に
接続され、インバータ装置が構成される。

【００６４】かかる構成によるインバータ装置の動作
は、既によく知られているところであるので、その動作
説明は省略するが、ＩＧＢＴ２０として本発明による絶
縁ゲート型の圧接型高耐圧半導体装置を用いているの
で、既知の電流駆動型の高耐圧半導体装置を用いてイン
バータ装置を構成した場合に比べ、ゲート駆動回路の構
成が簡単になり、しかも、既知のこの種のインバータ装
置に比べ、高周波スイッチング動作が可能で、かつ、大
電力容量の処理が可能なインバータ装置が得られる。

【００６５】

【発明の効果】以上のように、請求項１に記載の発明に
おいては、第２主電極（例えば、エミッタ電極）９の未
配置部分の半導体能動領域の表面に凹部１７を形成し、
凹部１７の底面部分に制御電極配線板（例えば、ゲート
電極配線板）１０を配置させるとともに、凹部１７の底
面部分まで制御電極（例えば、ゲート電極）６を延在配
置させ、また、第２主電極（例えば、エミッタ電極）９
の大部分を凹部１７の外側に配置させるとともに、第２
主電極（例えば、エミッタ電極）９の端部を凹部１７の
底面部分まで延在配置させている。そして、第２主電極
（例えば、エミッタ電極）９上に設けた第２酸化膜１１
をエッチング除去する際に、第２主電極（例えば、エミ
ッタ電極）９は、凹部１７の外側にある部分の第２酸化
膜１１だけを除去し、凹部１７の底面部分まで延在配置
されている第２酸化膜１１を残存させたものである。

【００６６】このように、請求項１に記載の発明によれ
ば、制御電極（例えば、ゲート電極）６や制御電極配線
板（例えば、ゲート電極配線板）１０を外部絶縁する絶
縁層７、１３がエッチング除去され、制御電極（例え
ば、ゲート電極）６や制御電極配線板（例えば、ゲート
電極配線板）１０が露出することがないという効果があ
り、第２主電極（例えば、エミッタ電極）９の露出部を
ポスト電極で圧接した際に、制御電極（例えば、ゲート
電極）６や制御電極配線板（例えば、ゲート電極配線
板）１０がポスト電極に触れ、第２主電極（例えば、エ
ミッタ電極）９と、制御電極（例えば、ゲート電極）６
や制御電極配線板（例えば、ゲート電極配線板１０）と
が短絡を起すことがなくなるという効果もあり、その上
に、既知のこの種のものに比べて、製造工程が増大する
ことがないという効果もある。

【００６７】また、請求項２乃至４に記載の発明におい
ては、第２主電極（例えば、エミッタ電極）９の未配置
部分の半導体能動領域の表面部分に制御電極配線板（例
えば、ゲート電極配線板）１０を配置するとともに、そ
の表面部分の下側部分まで制御電極（例えば、ゲート電
極）６を延在配置させ、また、第２主電極（例えば、エ
ミッタ電極）９の上側に第２主電極（例えば、エミッタ
電極）９や制御電極配線板（例えば、ゲート電極配線
板）１０よりも肉厚の補助主電極板１８を接合配置し、
補助主電極板１８の外部露出面にポスト電極板に圧接さ
せたものである。

【００６８】このように、請求項２乃至４に記載の発明
によれば、第２主電極（例えば、エミッタ電極）９を補
助主電極板１８上からポスト電極で圧接した際に、補助
主電極板１８の厚みによって、制御電極（例えば、ゲー
ト電極）６や制御電極配線板（例えば、ゲート電極配線
板）１０がポスト電極に触れ、第２主電極（例えば、エ
ミッタ電極）９と、制御電極（例えば、ゲート電極）６
や制御電極配線板（例えば、ゲート電極配線板）１０と
が短絡を起すことがなくなるという効果があり、しか
も、ポスト電極の圧接時に、ポスト電極が制御電極配線
板（例えば、ゲート電極配線板）１０の表面を覆ってい
る第２酸化膜１１に接触し、第２酸化膜１１を絶縁膜を
絶縁破損させることがなくなるという効果もあり、その
上に、既知のこの種のものに比べて、製造工程が増大す
ることがないという効果もある。

【図面の簡単な説明】

【図１】本発明による圧接型高耐圧半導体装置の第１の
実施例の構成を示す断面構成図である。

【図２】図１に図示の圧接型高耐圧半導体装置（ＩＧＢ
Ｔ）における凹部の周辺を製造する際の製造プロセスの
一部を示す説明図である。

【図３】本発明による圧接型高耐圧半導体装置の第２の
実施例の構成を示す断面構成図である。

【図４】図３に図示の圧接型高耐圧半導体装置（ＩＧＢ
Ｔ）における凹部の周辺を製造する際の製造プロセスの
一部を示す説明図である。

【図５】本発明による圧接型高耐圧半導体装置の第３の
実施例の構成を示す断面構成図である。

【図６】本発明による圧接型高耐圧半導体装置（ＩＧＢ
Ｔ）を用いてインバータ装置を構成する場合の一例を示
す回路図である。

【図７】既知の圧接型高耐圧半導体装置の構成の一例を
示す平面図である。

【図８】圧接型高耐圧半導体装置（ＩＧＢＴ）を収納し
た既知の圧接型パッケージの一例を示す断面構成図であ
る。

【図９】図７に図示のＣ−Ｃ’線部分における圧接型高
耐圧半導体装置（ＩＧＢＴ）の断面構造を示す断面図で
ある。

【図１０】図７に図示のＤ−Ｄ’線部分における圧接型
高耐圧半導体装置（ＩＧＢＴ）の断面構造を示す断面図
である。

【図１１】図７に図示のＥ−Ｅ’線部分における圧接型
高耐圧半導体装置（ＩＧＢＴ）の断面構造を示す断面図
である。

【符号の説明】

１ ｎドリフト層 ２ ｐ高濃度層 ３ ｐウエル層 ４ ｎエミッタ層 ５ ゲート酸化膜 ６ ゲート電極（制御電極） ７ 層間絶縁膜（酸化膜） ８ コレクタ電極（第１主電極） ９ エミッタ電極（第２主電極） １０ ゲート配線板（制御電極配線板） １１ 第２酸化膜 １２ ポリイミド樹脂膜 １３ 酸化膜 １４ ｐガードリング領域 １５ ｎチャネルストッパー領域 １６ フィールド電極 １７ 凹部 １８ 補助エミッタ電極板（補助主電極板） ３０ ｐチャネル層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 １個以上のｐｎ接合部を有する半導体能
   動領域と、この半導体能動領域の一方の表面側に設けら
   れた外部露出面を有する第１主電極と、前記半導体能動
   領域の他方の表面側に設けられた外部露出面を有する第
   ２主電極と、前記他方の表面側にそれぞれ設けられ、そ
   れぞれ絶縁層により外部絶縁された制御電極及び前記制
   御電極に導電接続される制御電極配線板と、前記半導体
   能動領域の他方の表面側にあって、前記半導体能動領域
   を囲むように配置された１本以上のガードリングとから
   なり、前記第１、第２主電極の外部露出面にそれぞれポ
   スト電極を圧接するとともに、前記制御電極配線板に導
   電接続された制御電極パッドに端子電極板を圧接し、前
   記第１、第２主電極と対応する前記ポスト電極及び前記
   制御電極パッドと前記端子電極板との間で導電接続を行
   う圧接型高耐圧半導体装置において、前記半導体能動領
   域の他方の表面側の前記第２主電極の未配置部分に凹部
   を形成し、前記制御電極及び前記制御電極配線板を前記
   凹部の底面部分にそれぞれ絶縁配置し、前記第２主電極
   を前記凹部外側に配置するとともに、その一部を前記凹
   部の底面部分まで延在させていることを特徴とする圧接
   型高耐圧半導体装置。
2. 【請求項２】 １個以上のｐｎ接合部を有する半導体能
   動領域と、この半導体能動領域の一方の表面側に設けら
   れた外部露出面を有する第１主電極と、前記半導体能動
   領域の他方の表面側に設けられた外部露出面を有する第
   ２主電極と、前記他方の表面側にそれぞれ設けられ、そ
   れぞれ絶縁層により外部絶縁された制御電極及び前記制
   御電極に導電接続される制御電極配線板と、前記半導体
   能動領域の他方の表面側にあって、前記半導体能動領域
   を囲むように配置された１本以上のガードリングとから
   なり、前記第１、第２主電極の外部露出面にそれぞれポ
   スト電極を圧接するとともに、前記制御電極配線板に導
   電接続された制御電極パッドに端子電極板を圧接し、前
   記第１、第２主電極と対応する前記ポスト電極及び前記
   制御電極パッドと前記端子電極板との間で導電接続を行
   う圧接型高耐圧半導体装置において、前記半導体能動領
   域の他方の表面側の前記第２主電極の未配置部分に前記
   制御電極及び前記制御電極配線板をそれぞれ絶縁配置
   し、前記第２主電極の外部露出面の上側に前記第２主電
   極及び前記制御電極配線板の厚さよりも厚い補助主電極
   板を接合配置し、この補助主電極板の外部露出面に前記
   ポスト電極板に圧接してそれらを導電接続させることを
   特徴とする圧接型高耐圧半導体装置。
3. 【請求項３】 前記制御電極及び前記制御電極配線板
   は、前記半導体能動領域の他方の表面側に設けられた凹
   部の底面部分にそれぞれ絶縁配置されていることを特徴
   とする請求項２に記載の圧接型高耐圧半導体装置。
4. 【請求項４】 前記制御電極配線板は、前記第２主電極
   と前記補助主電極板との接合部分の一部にまで達する絶
   縁層で外部絶縁されていることを特徴とする請求項２乃
   至３のいずれかに記載の圧接型高耐圧半導体装置。