JPH0823145A - ハイブリッドｉｃ用基板 - Google Patents
ハイブリッドｉｃ用基板Info
- Publication number
- JPH0823145A JPH0823145A JP6154849A JP15484994A JPH0823145A JP H0823145 A JPH0823145 A JP H0823145A JP 6154849 A JP6154849 A JP 6154849A JP 15484994 A JP15484994 A JP 15484994A JP H0823145 A JPH0823145 A JP H0823145A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat dissipation
- ceramic substrate
- hybrid
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 放熱性のみならず、絶縁性及び耐熱性にも優
れる。 【構成】 ハイブリッドＩＣ用基板１０は、第１放熱用
セラミック基板１１とアルミニウム板２１と第２放熱用
セラミック基板２２とがそれぞれＡｌ−Ｓｉ系ろう材を
介してこの順に積層接着され、第１放熱用セラミック基
板１１の表面に薄膜回路又は厚膜回路１２が形成され
る。放熱性セラミック基板１１，２２にはＡｌ2Ｏ3、Ａ
ｌＮ又はＳｉＣ等からなるセラミック基板が用いられ
る。
れる。 【構成】 ハイブリッドＩＣ用基板１０は、第１放熱用
セラミック基板１１とアルミニウム板２１と第２放熱用
セラミック基板２２とがそれぞれＡｌ−Ｓｉ系ろう材を
介してこの順に積層接着され、第１放熱用セラミック基
板１１の表面に薄膜回路又は厚膜回路１２が形成され
る。放熱性セラミック基板１１，２２にはＡｌ2Ｏ3、Ａ
ｌＮ又はＳｉＣ等からなるセラミック基板が用いられ
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップが実装さ
れるハイブリッドＩＣ用基板に関する。更に詳しくはア
ルミニウム板を用いた放熱性に優れた、大電力用に適す
るハイブリッドＩＣ用基板に関するものである。
れるハイブリッドＩＣ用基板に関する。更に詳しくはア
ルミニウム板を用いた放熱性に優れた、大電力用に適す
るハイブリッドＩＣ用基板に関するものである。
【０００２】
【従来の技術】近年の電子機器の小型化、高性能化によ
る単位体積当りの発熱量の増大に伴い、高放熱性のハイ
ブリッドＩＣ用基板の要求が高まってきている。従来、
この種のハイブリッドＩＣ用基板として、アルミニウム
板の表面に絶縁層を介して銅箔を接着した絶縁高熱伝導
性基板が知られている（加藤ら：実務表面技術、No.4,
55 (1982)）。この基板は商品名「デンカＨＩＴＴプレ
ート」（電気化学工業(株)）と呼ばれ、この絶縁層には
高熱伝導性の無機フィラーを高充填したエポキシ系接着
剤が用いられる。このエポキシ系接着剤の熱伝導率は
４．２×１０-3ｃａｌ／ｃｍ・ｓｅｃ・℃であり、通常
のエポキシ樹脂の約１０倍、ガラスエポキシの約６倍で
ある。 約８０μｍ厚の上記絶縁層を有するＨＩＴＴプ
レートの熱抵抗は０．７２℃／Ｗであり、通常の約６５
０μｍ厚のアルミナ基板の熱抵抗１．０２℃／Ｗより小
さく、ＨＩＴＴプレートの熱伝導性が優れている。
る単位体積当りの発熱量の増大に伴い、高放熱性のハイ
ブリッドＩＣ用基板の要求が高まってきている。従来、
この種のハイブリッドＩＣ用基板として、アルミニウム
板の表面に絶縁層を介して銅箔を接着した絶縁高熱伝導
性基板が知られている（加藤ら：実務表面技術、No.4,
55 (1982)）。この基板は商品名「デンカＨＩＴＴプレ
ート」（電気化学工業(株)）と呼ばれ、この絶縁層には
高熱伝導性の無機フィラーを高充填したエポキシ系接着
剤が用いられる。このエポキシ系接着剤の熱伝導率は
４．２×１０-3ｃａｌ／ｃｍ・ｓｅｃ・℃であり、通常
のエポキシ樹脂の約１０倍、ガラスエポキシの約６倍で
ある。 約８０μｍ厚の上記絶縁層を有するＨＩＴＴプ
レートの熱抵抗は０．７２℃／Ｗであり、通常の約６５
０μｍ厚のアルミナ基板の熱抵抗１．０２℃／Ｗより小
さく、ＨＩＴＴプレートの熱伝導性が優れている。
【０００３】
【発明が解決しようとする課題】しかし、上記従来のハ
イブリッドＩＣ用基板は熱伝導性又は放熱性に優れるも
のの、絶縁層が薄層であることもあって、絶縁特性が高
くない不具合があった。この絶縁特性を上げるために、
絶縁層を厚くすると、上記エポキシ系樹脂の熱抵抗は比
較的大きいため、基板の熱抵抗が大きくなる問題点があ
った。また絶縁層にエポキシ系樹脂を用いた基板は、耐
熱性に劣り、高温のはんだ付けやろう付けを行うことが
できない欠点があった。本発明の目的は、放熱性のみな
らず、絶縁性及び耐熱性にも優れたハイブリッドＩＣ用
基板を提供することにある。
イブリッドＩＣ用基板は熱伝導性又は放熱性に優れるも
のの、絶縁層が薄層であることもあって、絶縁特性が高
くない不具合があった。この絶縁特性を上げるために、
絶縁層を厚くすると、上記エポキシ系樹脂の熱抵抗は比
較的大きいため、基板の熱抵抗が大きくなる問題点があ
った。また絶縁層にエポキシ系樹脂を用いた基板は、耐
熱性に劣り、高温のはんだ付けやろう付けを行うことが
できない欠点があった。本発明の目的は、放熱性のみな
らず、絶縁性及び耐熱性にも優れたハイブリッドＩＣ用
基板を提供することにある。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に、図１に示すように、本発明の第１のハイブリッドＩ
Ｃ用基板１０は、第１放熱用セラミック基板１１とアル
ミニウム板２１と第２放熱用セラミック基板２２とがそ
れぞれＡｌ−Ｓｉ系ろう材を介してこの順に積層接着さ
れ、第１放熱用セラミック基板１１の表面に薄膜回路又
は厚膜回路１２が形成されたものである。
に、図１に示すように、本発明の第１のハイブリッドＩ
Ｃ用基板１０は、第１放熱用セラミック基板１１とアル
ミニウム板２１と第２放熱用セラミック基板２２とがそ
れぞれＡｌ−Ｓｉ系ろう材を介してこの順に積層接着さ
れ、第１放熱用セラミック基板１１の表面に薄膜回路又
は厚膜回路１２が形成されたものである。
【０００５】また図２に示すように、本発明の第２のハ
イブリッドＩＣ用基板２０は、第１のハイブリッドＩＣ
用基板１０の第２放熱用セラミック基板２２の裏面に放
熱フィン３１が接着されたものである。
イブリッドＩＣ用基板２０は、第１のハイブリッドＩＣ
用基板１０の第２放熱用セラミック基板２２の裏面に放
熱フィン３１が接着されたものである。
【０００６】更に図３及び図４に示すように、本発明の
第３のハイブリッドＩＣ用基板３０は、第１放熱用セラ
ミック基板１１の表面中央部に薄膜回路又は厚膜回路１
２が形成され、この薄膜回路又は厚膜回路１２に電気的
に絶縁するように放熱用セラミック基板１１の表面周縁
部にアルミニウムからなる枠板３２がＡｌ−Ｓｉ系ろう
材を介して接着され、放熱用セラミック基板１１の裏面
全体にアルミニウム板２１がＡｌ−Ｓｉ系ろう材を介し
て接着されたものである。
第３のハイブリッドＩＣ用基板３０は、第１放熱用セラ
ミック基板１１の表面中央部に薄膜回路又は厚膜回路１
２が形成され、この薄膜回路又は厚膜回路１２に電気的
に絶縁するように放熱用セラミック基板１１の表面周縁
部にアルミニウムからなる枠板３２がＡｌ−Ｓｉ系ろう
材を介して接着され、放熱用セラミック基板１１の裏面
全体にアルミニウム板２１がＡｌ−Ｓｉ系ろう材を介し
て接着されたものである。
【０００７】なお、上記第１放熱用セラミック基板１１
又は第２放熱用セラミック基板２２としては、Ａｌ2Ｏ3
基板、ＡｌＮ基板又はＳｉＣ基板を用いることができ
る。図５に示すように第１及び第２放熱用セラミック基
板がそれぞれＡｌＮ基板４１及び５１の場合には、基板
に化学安定性を付与するために基板を酸化処理して基板
表面にＡｌ2Ｏ3層４２及び５２を形成した後、それぞれ
ＳｉＯ2層４３及び５３を被覆しておくことが必要であ
る。Ａｌ2Ｏ3層とＳｉＯ2層の形成を要するのは、Ａｌ
Ｎ基板に厚膜を直接形成すると、厚膜形成後、大気中で
焼成したときに厚膜中に含まれているガラスとＡｌＮ
（窒化アルミニウム）が反応してＮ2やＮＯのガスを発
生し、厚膜に気泡を生じる不具合を解消するためであ
る。また、第１又は第２放熱用セラミック基板の厚さが
０．１〜１．０ｍｍであって、アルミニウム板の厚さが
０．１〜１．０ｍｍであって、アルミニウム板の厚さが
第１又は第２放熱用セラミック基板の厚さの１０〜１０
０％であることが好ましい。セラミック基板が０．１ｍ
ｍ未満であると、絶縁特性及び機械的強度に劣り、アル
ミニウム板がセラミック基板より相対的に厚くなると、
接着後の応力緩和時のクラック、割れが生じやすくな
る。アルミニウム板の厚さが０．１ｍｍ未満であるか、
或いはセラミック基板の１０％未満になると、ハイブリ
ッドＩＣ用基板としての放熱性が十分でない。
又は第２放熱用セラミック基板２２としては、Ａｌ2Ｏ3
基板、ＡｌＮ基板又はＳｉＣ基板を用いることができ
る。図５に示すように第１及び第２放熱用セラミック基
板がそれぞれＡｌＮ基板４１及び５１の場合には、基板
に化学安定性を付与するために基板を酸化処理して基板
表面にＡｌ2Ｏ3層４２及び５２を形成した後、それぞれ
ＳｉＯ2層４３及び５３を被覆しておくことが必要であ
る。Ａｌ2Ｏ3層とＳｉＯ2層の形成を要するのは、Ａｌ
Ｎ基板に厚膜を直接形成すると、厚膜形成後、大気中で
焼成したときに厚膜中に含まれているガラスとＡｌＮ
（窒化アルミニウム）が反応してＮ2やＮＯのガスを発
生し、厚膜に気泡を生じる不具合を解消するためであ
る。また、第１又は第２放熱用セラミック基板の厚さが
０．１〜１．０ｍｍであって、アルミニウム板の厚さが
０．１〜１．０ｍｍであって、アルミニウム板の厚さが
第１又は第２放熱用セラミック基板の厚さの１０〜１０
０％であることが好ましい。セラミック基板が０．１ｍ
ｍ未満であると、絶縁特性及び機械的強度に劣り、アル
ミニウム板がセラミック基板より相対的に厚くなると、
接着後の応力緩和時のクラック、割れが生じやすくな
る。アルミニウム板の厚さが０．１ｍｍ未満であるか、
或いはセラミック基板の１０％未満になると、ハイブリ
ッドＩＣ用基板としての放熱性が十分でない。
【０００８】
【作用】図１に示すように、アルミニウム板２１を間に
挟んでセラミック基板１１及び２２を接着することによ
り、セラミック基板がＡｌ2Ｏ3基板であれば、熱伝導度
が７０×１０-3ｃａｌ／ｃｍ・ｓｅｃ・℃のＡｌ2Ｏ3基
板からなる絶縁層が得られ、この絶縁層の熱伝導度は、
従来のＨＩＴＴプレートの絶縁層であるエポキシ系接着
剤の熱伝導度の４．２×１０-3ｃａｌ／ｃｍ・ｓｅｃ・
℃より遥かに大きい。熱伝導度がＡｌ2Ｏ3より極めて大
きいＡｌＮ又はＳｉＣをセラミック基板に用いれば、本
発明の絶縁層の熱伝導度はより一層大きくなり、アルミ
ニウム板と併用することにより、その熱伝導性はより顕
著になり、結果としてハイブリッドＩＣ用基板の熱抵抗
は小さくなる。また、本発明のＡｌ2Ｏ3、ＡｌＮ又はＳ
ｉＣ等からなるセラミック基板は、従来のＨＩＴＴプレ
ートの絶縁層より絶縁性及び耐熱性に優れ、高温のはん
だ付け、ろう付けが可能となる。
挟んでセラミック基板１１及び２２を接着することによ
り、セラミック基板がＡｌ2Ｏ3基板であれば、熱伝導度
が７０×１０-3ｃａｌ／ｃｍ・ｓｅｃ・℃のＡｌ2Ｏ3基
板からなる絶縁層が得られ、この絶縁層の熱伝導度は、
従来のＨＩＴＴプレートの絶縁層であるエポキシ系接着
剤の熱伝導度の４．２×１０-3ｃａｌ／ｃｍ・ｓｅｃ・
℃より遥かに大きい。熱伝導度がＡｌ2Ｏ3より極めて大
きいＡｌＮ又はＳｉＣをセラミック基板に用いれば、本
発明の絶縁層の熱伝導度はより一層大きくなり、アルミ
ニウム板と併用することにより、その熱伝導性はより顕
著になり、結果としてハイブリッドＩＣ用基板の熱抵抗
は小さくなる。また、本発明のＡｌ2Ｏ3、ＡｌＮ又はＳ
ｉＣ等からなるセラミック基板は、従来のＨＩＴＴプレ
ートの絶縁層より絶縁性及び耐熱性に優れ、高温のはん
だ付け、ろう付けが可能となる。
【０００９】図２に示すように、第２放熱性セラミック
基板２２の裏面にアルミニウム板２１及び放熱フィン３
１を接着することにより、より一層放熱性が高まる。
基板２２の裏面にアルミニウム板２１及び放熱フィン３
１を接着することにより、より一層放熱性が高まる。
【００１０】
【実施例】次に本発明の実施例を図面に基づいて説明す
る。 ＜実施例１＞Ａｌ2Ｏ3が９６％純度の厚さ０．３８ｍ
ｍ、たて５０ｍｍ、よこ５０ｍｍのＡｌ2Ｏ3基板の表面
にＡｕペーストをスクリーン印刷し１５０℃で乾燥した
後、大気中で連続ベルト炉を用いて８５０℃で１０分間
焼成した。次いでＲｕＯ2系厚膜抵抗体ペーストを印刷
して１５０℃で乾燥し、再び、大気中、８５０℃で１０
分間焼成し厚膜回路基板を得た。次にこの基板と、この
基板と同形同大の厚さ０．１５ｍｍの純アルミニウム板
と、このアルミニウム板と同形同大のＡｌ2Ｏ3が９６％
純度の厚さ０．３８ｍｍのＡｌ2Ｏ3基板の間に、これら
と同形同大の厚さ３０μｍのＡｌ−７．５％Ｓｉ箔をそ
れぞれ挟んでこれらを重ね、これらに２ｋｇｆ／ｃｍ2
の荷重を加えて真空炉中で６３０℃、３０分間加熱して
３枚の板を積層接着した。図１に示すように、これによ
りＡｌ2Ｏ3基板１１とＡｌ2Ｏ3基板２２の間に高熱伝導
層としてのアルミニウム板２１が接着され、基板１１の
表面に厚膜抵抗体１２ａを有する厚膜回路１２が形成さ
れたハイブリッドＩＣ用基板１０が得られた。ここで、
Ａｌ2Ｏ3基板２２はアルミニウム板２１を接着したこと
によって生じるＡｌ2Ｏ3基板１１の反りを防止し、応力
的に釣り合わせるために接着される。この基板１０の厚
膜回路１２に更に放熱特性を調べるためにシリコン半導
体チップ１４をＡｌ−Ｓｉはんだを用いて４２０℃でダ
イボンディングした後、３００℃でＡｕワイヤボンディ
ングを行って実装した。
る。 ＜実施例１＞Ａｌ2Ｏ3が９６％純度の厚さ０．３８ｍ
ｍ、たて５０ｍｍ、よこ５０ｍｍのＡｌ2Ｏ3基板の表面
にＡｕペーストをスクリーン印刷し１５０℃で乾燥した
後、大気中で連続ベルト炉を用いて８５０℃で１０分間
焼成した。次いでＲｕＯ2系厚膜抵抗体ペーストを印刷
して１５０℃で乾燥し、再び、大気中、８５０℃で１０
分間焼成し厚膜回路基板を得た。次にこの基板と、この
基板と同形同大の厚さ０．１５ｍｍの純アルミニウム板
と、このアルミニウム板と同形同大のＡｌ2Ｏ3が９６％
純度の厚さ０．３８ｍｍのＡｌ2Ｏ3基板の間に、これら
と同形同大の厚さ３０μｍのＡｌ−７．５％Ｓｉ箔をそ
れぞれ挟んでこれらを重ね、これらに２ｋｇｆ／ｃｍ2
の荷重を加えて真空炉中で６３０℃、３０分間加熱して
３枚の板を積層接着した。図１に示すように、これによ
りＡｌ2Ｏ3基板１１とＡｌ2Ｏ3基板２２の間に高熱伝導
層としてのアルミニウム板２１が接着され、基板１１の
表面に厚膜抵抗体１２ａを有する厚膜回路１２が形成さ
れたハイブリッドＩＣ用基板１０が得られた。ここで、
Ａｌ2Ｏ3基板２２はアルミニウム板２１を接着したこと
によって生じるＡｌ2Ｏ3基板１１の反りを防止し、応力
的に釣り合わせるために接着される。この基板１０の厚
膜回路１２に更に放熱特性を調べるためにシリコン半導
体チップ１４をＡｌ−Ｓｉはんだを用いて４２０℃でダ
イボンディングした後、３００℃でＡｕワイヤボンディ
ングを行って実装した。
【００１１】＜実施例２＞Ａｌ2Ｏ3が９６％純度の厚さ
０．３８ｍｍ、たて５０ｍｍ、よこ５０ｍｍのＡｌ2Ｏ3
基板の表面に実施例１と同様にＡｕペーストを印刷乾燥
して焼成し、かつＲｕＯ2系厚膜抵抗体ペーストを印刷
乾燥して焼成することにより、厚膜回路基板を得た。次
にこの基板と、この基板と同形同大の厚さ０．１５ｍｍ
の純アルミニウム板と、このアルミニウム板と同形同大
のＡｌ2Ｏ3が９６％純度の厚さ０．３８ｍｍのＡｌ2Ｏ3
基板の間に、これらと同形同大の厚さ３０μｍのＡｌ−
７．５％Ｓｉ箔をそれぞれ挟んでこれらを重ねた。この
とき、この厚膜回路を形成していない側のＡｌ2Ｏ3基板
には、内径０．８ｍｍのスルーホールをレーザ加工など
により形成し、この中にＡｌワイヤを挿入しておいた。
接着されかつ厚膜回路を形成していない側のＡｌ2Ｏ3基
板と放熱フィンの間に厚さ６０μｍのＡｌ−７．５％Ｓ
ｉ箔を挟み、２０ｇ／ｃｍ2の荷重を加えて真空炉中で
６３０℃、３０分間加熱してスルーホールに挿入したＡ
ｌワイヤと放熱フィンを接着した。即ちアルミニウム板
にサーマルビア（thermal via hole）を介して放熱フィ
ンが接続された。図２に示すように、これによりＡｌ2
Ｏ3基板１１とＡｌ2Ｏ3基板２２の間に高熱伝導層とし
てのアルミニウム板２１が接着され、基板１１の表面に
厚膜抵抗体１２ａを有する厚膜回路１２が形成され、か
つサーマルビア２２ａで基板２２に放熱フィン３１が接
着されたハイブリッドＩＣ用基板２０が得られた。この
基板２０の厚膜回路１２に更に実施例１と同じシリコン
半導体チップ１４を実施例１と同様に実装した。
０．３８ｍｍ、たて５０ｍｍ、よこ５０ｍｍのＡｌ2Ｏ3
基板の表面に実施例１と同様にＡｕペーストを印刷乾燥
して焼成し、かつＲｕＯ2系厚膜抵抗体ペーストを印刷
乾燥して焼成することにより、厚膜回路基板を得た。次
にこの基板と、この基板と同形同大の厚さ０．１５ｍｍ
の純アルミニウム板と、このアルミニウム板と同形同大
のＡｌ2Ｏ3が９６％純度の厚さ０．３８ｍｍのＡｌ2Ｏ3
基板の間に、これらと同形同大の厚さ３０μｍのＡｌ−
７．５％Ｓｉ箔をそれぞれ挟んでこれらを重ねた。この
とき、この厚膜回路を形成していない側のＡｌ2Ｏ3基板
には、内径０．８ｍｍのスルーホールをレーザ加工など
により形成し、この中にＡｌワイヤを挿入しておいた。
接着されかつ厚膜回路を形成していない側のＡｌ2Ｏ3基
板と放熱フィンの間に厚さ６０μｍのＡｌ−７．５％Ｓ
ｉ箔を挟み、２０ｇ／ｃｍ2の荷重を加えて真空炉中で
６３０℃、３０分間加熱してスルーホールに挿入したＡ
ｌワイヤと放熱フィンを接着した。即ちアルミニウム板
にサーマルビア（thermal via hole）を介して放熱フィ
ンが接続された。図２に示すように、これによりＡｌ2
Ｏ3基板１１とＡｌ2Ｏ3基板２２の間に高熱伝導層とし
てのアルミニウム板２１が接着され、基板１１の表面に
厚膜抵抗体１２ａを有する厚膜回路１２が形成され、か
つサーマルビア２２ａで基板２２に放熱フィン３１が接
着されたハイブリッドＩＣ用基板２０が得られた。この
基板２０の厚膜回路１２に更に実施例１と同じシリコン
半導体チップ１４を実施例１と同様に実装した。
【００１２】＜実施例３＞Ａｌ2Ｏ3が９６％純度の厚さ
０．６３５ｍｍ、たて５０ｍｍ、よこ５０ｍｍのＡｌ2
Ｏ3基板の表面にＡｕペーストをスクリーン印刷し１５
０℃で乾燥した後、更にこのＡｌ2Ｏ3基板に形成したス
ルーホール内にＡｕペーストを充填し１５０℃で乾燥し
た。その後大気中で連続ベルト炉を用いて８５０℃で１
０分間焼成した。次いでＲｕＯ2系厚膜抵抗体ペースト
を印刷して１５０℃で乾燥し、再び、大気中、８５０℃
で１０分間焼成し厚膜回路基板を得た。次にこの基板
と、この基板と同形同大の厚さ０．２ｍｍの純アルミニ
ウム板の間に厚さ３０μｍのＡｌ−７．５％Ｓｉ箔を挟
んでこれらを重ね、これらに２ｋｇｆ／ｃｍ2の荷重を
加えて真空炉中で６３０℃、３０分間加熱して２枚の板
を接着した。このＡｌ2Ｏ3基板の表面端部とアルミニウ
ムからなる複数の厚さ０．４μｍのリード端子との間に
厚さ３０μｍのＡｌ−７．５％Ｓｉ箔を挟んでこれらを
重ね、更にリード端子を設けないＡｌ2Ｏ3基板の表面端
部に厚さ０．４μｍの純アルミニウムの枠板を配し、基
板の表面端部と枠板との間に厚さ３０μｍのＡｌ−７．
５％Ｓｉ箔を挟んでこれらを重ね、リード端子、枠板及
び表面端部に２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中
で６３０℃、３０分間加熱して、リード端子及び枠板を
基板の表面端部に接着した。図３及び図４に示すよう
に、これによりＡｌ2Ｏ3基板１１の裏面に高熱伝導層及
びグランド層としてのアルミニウム板２１が接着され、
基板１１の表面に厚膜抵抗体１２ａを有する厚膜回路１
２が形成され、かつ基板１１の表面端部に複数のリード
端子１３と枠板３２が接着されたハイブリッドＩＣ用基
板３０が得られた。ここで枠板３２はＡｌ2Ｏ3基板１１
のアルミニウム板２１を接着したことによって生じる基
板の反りを防止し、応力的に釣り合わせるために接着さ
れる。この基板３０の厚膜回路１２に更に実施例１と同
じシリコン半導体チップ１４を実施例１と同様にして実
装した。図４に示すように半導体チップ１４直下の基板
１１にはＡｕが充填されたスルーホール１１ａが設けら
れ、半導体チップ１４のアース回路１２ｂはこのスルー
ホール１１ａを介してアルミニウム板２１に電気的に接
続された。
０．６３５ｍｍ、たて５０ｍｍ、よこ５０ｍｍのＡｌ2
Ｏ3基板の表面にＡｕペーストをスクリーン印刷し１５
０℃で乾燥した後、更にこのＡｌ2Ｏ3基板に形成したス
ルーホール内にＡｕペーストを充填し１５０℃で乾燥し
た。その後大気中で連続ベルト炉を用いて８５０℃で１
０分間焼成した。次いでＲｕＯ2系厚膜抵抗体ペースト
を印刷して１５０℃で乾燥し、再び、大気中、８５０℃
で１０分間焼成し厚膜回路基板を得た。次にこの基板
と、この基板と同形同大の厚さ０．２ｍｍの純アルミニ
ウム板の間に厚さ３０μｍのＡｌ−７．５％Ｓｉ箔を挟
んでこれらを重ね、これらに２ｋｇｆ／ｃｍ2の荷重を
加えて真空炉中で６３０℃、３０分間加熱して２枚の板
を接着した。このＡｌ2Ｏ3基板の表面端部とアルミニウ
ムからなる複数の厚さ０．４μｍのリード端子との間に
厚さ３０μｍのＡｌ−７．５％Ｓｉ箔を挟んでこれらを
重ね、更にリード端子を設けないＡｌ2Ｏ3基板の表面端
部に厚さ０．４μｍの純アルミニウムの枠板を配し、基
板の表面端部と枠板との間に厚さ３０μｍのＡｌ−７．
５％Ｓｉ箔を挟んでこれらを重ね、リード端子、枠板及
び表面端部に２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中
で６３０℃、３０分間加熱して、リード端子及び枠板を
基板の表面端部に接着した。図３及び図４に示すよう
に、これによりＡｌ2Ｏ3基板１１の裏面に高熱伝導層及
びグランド層としてのアルミニウム板２１が接着され、
基板１１の表面に厚膜抵抗体１２ａを有する厚膜回路１
２が形成され、かつ基板１１の表面端部に複数のリード
端子１３と枠板３２が接着されたハイブリッドＩＣ用基
板３０が得られた。ここで枠板３２はＡｌ2Ｏ3基板１１
のアルミニウム板２１を接着したことによって生じる基
板の反りを防止し、応力的に釣り合わせるために接着さ
れる。この基板３０の厚膜回路１２に更に実施例１と同
じシリコン半導体チップ１４を実施例１と同様にして実
装した。図４に示すように半導体チップ１４直下の基板
１１にはＡｕが充填されたスルーホール１１ａが設けら
れ、半導体チップ１４のアース回路１２ｂはこのスルー
ホール１１ａを介してアルミニウム板２１に電気的に接
続された。
【００１３】＜実施例４＞同形同大で厚さ０．３８ｍ
ｍ、たて５０ｍｍ、よこ５０ｍｍの２枚のＡｌＮ基板を
酸素雰囲気中で１３００℃、１時間熱処理し、それぞれ
の基板の表裏両面に酸化層であるＡｌ2Ｏ3層を形成し
た。次いで薄膜回路が形成される一方のＡｌＮ基板の表
面部分及び薄膜回路が形成されない他方のＡｌＮ基板の
裏面全体にＳｉＯ2ゾルを塗布した後、両ＡｌＮ基板を
３００℃で１時間乾燥させ、続いて９００℃で１時間焼
成することにより、一方のＡｌＮ基板の表面部分及び他
方のＡｌＮ基板の裏面全体にＳｉＯ2層をそれぞれ形成
した。次にこの一方のＡｌＮ基板と、この基板と同形同
大の厚さ０．１５ｍｍの純アルミニウム板と、他方のＡ
ｌＮ基板との間に、これらと同形同大の厚さ３０μｍの
Ａｌ−７．５％Ｓｉ箔をそれぞれ挟んでこれらを重ね、
これらに２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中で６
３０℃、３０分間加熱して３枚の板を積層接着した。図
５に示すように、これによりＡｌＮ基板４１とＡｌＮ基
板５１の間に高熱伝導層としてのアルミニウム板２１が
接着された。この接着されたＡｌＮ基板４１の表面全体
にスパッタリング法によりＣｕ薄膜を形成し、回路パタ
ーン部分を被覆するマスクをした後、塩化第二鉄水溶液
でエッチングしてマスクで被覆されない部分のＣｕ薄膜
を溶解し、ＡｌＮ基板４１の表面に導体パターンをそし
て同様にＮｉ−Ｃｒの薄膜抵抗体４４ａを作ることによ
り薄膜回路４４を形成した。ここで、ＡｌＮ基板５１は
アルミニウム板２１を接着したことによって生じるＡｌ
Ｎ基板４１の反りを防止し、応力的に釣り合わせるため
に接着される。このハイブリッドＩＣ用基板４０の薄膜
回路４４に更に実施例１と同じシリコン半導体チップ１
４を実装した。
ｍ、たて５０ｍｍ、よこ５０ｍｍの２枚のＡｌＮ基板を
酸素雰囲気中で１３００℃、１時間熱処理し、それぞれ
の基板の表裏両面に酸化層であるＡｌ2Ｏ3層を形成し
た。次いで薄膜回路が形成される一方のＡｌＮ基板の表
面部分及び薄膜回路が形成されない他方のＡｌＮ基板の
裏面全体にＳｉＯ2ゾルを塗布した後、両ＡｌＮ基板を
３００℃で１時間乾燥させ、続いて９００℃で１時間焼
成することにより、一方のＡｌＮ基板の表面部分及び他
方のＡｌＮ基板の裏面全体にＳｉＯ2層をそれぞれ形成
した。次にこの一方のＡｌＮ基板と、この基板と同形同
大の厚さ０．１５ｍｍの純アルミニウム板と、他方のＡ
ｌＮ基板との間に、これらと同形同大の厚さ３０μｍの
Ａｌ−７．５％Ｓｉ箔をそれぞれ挟んでこれらを重ね、
これらに２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中で６
３０℃、３０分間加熱して３枚の板を積層接着した。図
５に示すように、これによりＡｌＮ基板４１とＡｌＮ基
板５１の間に高熱伝導層としてのアルミニウム板２１が
接着された。この接着されたＡｌＮ基板４１の表面全体
にスパッタリング法によりＣｕ薄膜を形成し、回路パタ
ーン部分を被覆するマスクをした後、塩化第二鉄水溶液
でエッチングしてマスクで被覆されない部分のＣｕ薄膜
を溶解し、ＡｌＮ基板４１の表面に導体パターンをそし
て同様にＮｉ−Ｃｒの薄膜抵抗体４４ａを作ることによ
り薄膜回路４４を形成した。ここで、ＡｌＮ基板５１は
アルミニウム板２１を接着したことによって生じるＡｌ
Ｎ基板４１の反りを防止し、応力的に釣り合わせるため
に接着される。このハイブリッドＩＣ用基板４０の薄膜
回路４４に更に実施例１と同じシリコン半導体チップ１
４を実装した。
【００１４】＜比較例１＞アルミニウム板２１とＡｌ2
Ｏ3基板２２を接着しない以外は実施例１と同じ、即ち
Ａｌ2Ｏ3基板１１のみのハイブリッドＩＣ用基板の回路
に実施例１と同じシリコン半導体チップ１４を実装し
た。
Ｏ3基板２２を接着しない以外は実施例１と同じ、即ち
Ａｌ2Ｏ3基板１１のみのハイブリッドＩＣ用基板の回路
に実施例１と同じシリコン半導体チップ１４を実装し
た。
【００１５】＜比較例２＞厚さ０．８３ｍｍ、たて５０
ｍｍ、よこ５０ｍｍの純アルミニウム板の表面に厚さ８
０μｍのエポキシ系接着剤層を介して厚さ３５μｍのＣ
ｕ箔を接着したハイブリッドＩＣ用基板（前述したＨＩ
ＴＴプレート同等基板）を用意した。このエポキシ系接
着剤は高熱伝導性の無機フィラーを高充填して調製され
たものである。このハイブリッドＩＣ用基板の回路に更
に実施例１と同じシリコン半導体チップ１４を実装し
た。
ｍｍ、よこ５０ｍｍの純アルミニウム板の表面に厚さ８
０μｍのエポキシ系接着剤層を介して厚さ３５μｍのＣ
ｕ箔を接着したハイブリッドＩＣ用基板（前述したＨＩ
ＴＴプレート同等基板）を用意した。このエポキシ系接
着剤は高熱伝導性の無機フィラーを高充填して調製され
たものである。このハイブリッドＩＣ用基板の回路に更
に実施例１と同じシリコン半導体チップ１４を実装し
た。
【００１６】＜比較試験と評価＞ (a) 放熱性試験 ２５℃の恒温室中で、実施例１〜実施例４のハイブ
リッドＩＣ用基板と比較例１及び比較例２のハイブリッ
ドＩＣ用基板のそれぞれのシリコン半導体チップに通電
し、２０分後のチップの表面温度ＴC1と発熱量Ｑ1を測
定した。室温をＴR1として、次の式（１）より放熱特性
を求めた。 放熱特性（℃／Ｗ） ＝ （ＴC1−ＴR1）／Ｑ1 …… （１） 実施例１〜実施例４のハイブリッドＩＣ用基板と比
較例１及び比較例２のハイブリッドＩＣ用基板をチップ
実装面を上方に向けて、２０℃で水冷された厚さ３０ｍ
ｍ、たて１００ｍｍ、よこ１００ｍｍのいわゆる理想放
熱器の純Ｃｕ板の上に置いた。上記と同様にシリコン
半導体チップに通電し、１０分後のチップの表面温度Ｔ
C2と発熱量Ｑ2を測定した。また基板裏面の温度をＴR2
として、次の式（２）より基板の熱抵抗値を求めた。な
お、実施例２のハイブリッドＩＣ用基板２０では放熱フ
ィン３１を外して測定した。 基板の熱抵抗値（℃／Ｗ） ＝ （ＴC2−ＴR2）／Ｑ2 …… （２） これらの結果を表１に示す。
リッドＩＣ用基板と比較例１及び比較例２のハイブリッ
ドＩＣ用基板のそれぞれのシリコン半導体チップに通電
し、２０分後のチップの表面温度ＴC1と発熱量Ｑ1を測
定した。室温をＴR1として、次の式（１）より放熱特性
を求めた。 放熱特性（℃／Ｗ） ＝ （ＴC1−ＴR1）／Ｑ1 …… （１） 実施例１〜実施例４のハイブリッドＩＣ用基板と比
較例１及び比較例２のハイブリッドＩＣ用基板をチップ
実装面を上方に向けて、２０℃で水冷された厚さ３０ｍ
ｍ、たて１００ｍｍ、よこ１００ｍｍのいわゆる理想放
熱器の純Ｃｕ板の上に置いた。上記と同様にシリコン
半導体チップに通電し、１０分後のチップの表面温度Ｔ
C2と発熱量Ｑ2を測定した。また基板裏面の温度をＴR2
として、次の式（２）より基板の熱抵抗値を求めた。な
お、実施例２のハイブリッドＩＣ用基板２０では放熱フ
ィン３１を外して測定した。 基板の熱抵抗値（℃／Ｗ） ＝ （ＴC2−ＴR2）／Ｑ2 …… （２） これらの結果を表１に示す。
【００１７】
【表１】
【００１８】表１から明らかなように、比較例１と比べ
て、放熱特性及び基板の熱抵抗値とも実施例１〜実施例
４は優れていた。また比較例２と比べて、放熱特性に関
しては実施例２及び実施例４が優れ、実施例１及び実施
例３は同じ値を示した。基板の熱抵抗値に関しては実施
例１〜実施例４はいずれも比較例２より優れていた。特
に、実施例４の熱抵抗値は比較例２の約３分の１であっ
た。
て、放熱特性及び基板の熱抵抗値とも実施例１〜実施例
４は優れていた。また比較例２と比べて、放熱特性に関
しては実施例２及び実施例４が優れ、実施例１及び実施
例３は同じ値を示した。基板の熱抵抗値に関しては実施
例１〜実施例４はいずれも比較例２より優れていた。特
に、実施例４の熱抵抗値は比較例２の約３分の１であっ
た。
【００１９】(b) 絶縁性試験及び耐熱性試験 実施例１〜実施例４のハイブリッドＩＣ用基板と比較例
２のハイブリッドＩＣ用基板の絶縁耐圧と耐熱性をそれ
ぞれ調べた。絶縁耐圧はハイブリッドＩＣ用基板表面の
回路と基板裏面との間に電流値１ｍＡ以下で１分間印加
したときの絶縁破壊しない最大電圧を測定した。また耐
熱性はハイブリッドＩＣ用基板を２６０℃と４３０℃と
でそれぞれ５分間維持したときの基板表面の回路の膨れ
や基板のうねりの有無を肉眼で調べた。これらの結果を
表２に示す。表２の耐熱性の結果において、○は変化な
しで良好、×は膨れやうねり等を生じた不良を示す。
２のハイブリッドＩＣ用基板の絶縁耐圧と耐熱性をそれ
ぞれ調べた。絶縁耐圧はハイブリッドＩＣ用基板表面の
回路と基板裏面との間に電流値１ｍＡ以下で１分間印加
したときの絶縁破壊しない最大電圧を測定した。また耐
熱性はハイブリッドＩＣ用基板を２６０℃と４３０℃と
でそれぞれ５分間維持したときの基板表面の回路の膨れ
や基板のうねりの有無を肉眼で調べた。これらの結果を
表２に示す。表２の耐熱性の結果において、○は変化な
しで良好、×は膨れやうねり等を生じた不良を示す。
【００２０】
【表２】
【００２１】表２から明らかなように、比較例２の絶縁
耐圧が２ｋＶ以下であるのに対して、実施例１〜実施例
４では５ｋＶ以上を示した。また４３０℃で比較例２は
膨れやうねりを生じたのに対して、実施例１〜実施例４
は全く異常は見られなかった。
耐圧が２ｋＶ以下であるのに対して、実施例１〜実施例
４では５ｋＶ以上を示した。また４３０℃で比較例２は
膨れやうねりを生じたのに対して、実施例１〜実施例４
は全く異常は見られなかった。
【００２２】なお、本発明の放熱性セラミック基板はＡ
ｌ2Ｏ3基板及びＡｌＮ基板に限らず、ＳｉＣ基板でもよ
い。実施例４のようにＡｌＮ基板を第２及び第３のハイ
ブリッドＩＣ用基板に用いることもでき、また第１放熱
性セラミック基板の表面に厚膜回路の代わりに薄膜回路
を形成してもよい。また、Ａｌ−Ｓｉ系ろう材として、
Ａｌ−７．５％Ｓｉ箔を例示したが、これ以外にＡｌ−
１３％Ｓｉ、Ａｌ−９．５％Ｓｉ−１．０％Ｍｇ、Ａｌ
−７．５％Ｓｉ−１０％Ｇｅ等からなる箔を用いること
もできる。
ｌ2Ｏ3基板及びＡｌＮ基板に限らず、ＳｉＣ基板でもよ
い。実施例４のようにＡｌＮ基板を第２及び第３のハイ
ブリッドＩＣ用基板に用いることもでき、また第１放熱
性セラミック基板の表面に厚膜回路の代わりに薄膜回路
を形成してもよい。また、Ａｌ−Ｓｉ系ろう材として、
Ａｌ−７．５％Ｓｉ箔を例示したが、これ以外にＡｌ−
１３％Ｓｉ、Ａｌ−９．５％Ｓｉ−１．０％Ｍｇ、Ａｌ
−７．５％Ｓｉ−１０％Ｇｅ等からなる箔を用いること
もできる。
【００２３】
【発明の効果】以上述べたように、従来のＨＩＴＴプレ
ートに代表される絶縁高熱伝導性基板からなるハイブリ
ッドＩＣ用基板と比べて、本発明のハイブリッドＩＣ用
基板はアルミニウム板を回路形成する放熱性セラミック
基板の裏面に接着することにより、放熱性を向上でき
る。特に第２放熱性セラミック基板の裏面にアルミニウ
ム板及び放熱フィンを接着することにより、より一層放
熱性が高まる。また、本発明のＡｌ2Ｏ3、ＡｌＮ又はＳ
ｉＣ等からなるセラミック基板は、従来のＨＩＴＴプレ
ートの絶縁層より絶縁性及び耐熱性に優れ、高温のはん
だ付け、ろう付けが可能となる。
ートに代表される絶縁高熱伝導性基板からなるハイブリ
ッドＩＣ用基板と比べて、本発明のハイブリッドＩＣ用
基板はアルミニウム板を回路形成する放熱性セラミック
基板の裏面に接着することにより、放熱性を向上でき
る。特に第２放熱性セラミック基板の裏面にアルミニウ
ム板及び放熱フィンを接着することにより、より一層放
熱性が高まる。また、本発明のＡｌ2Ｏ3、ＡｌＮ又はＳ
ｉＣ等からなるセラミック基板は、従来のＨＩＴＴプレ
ートの絶縁層より絶縁性及び耐熱性に優れ、高温のはん
だ付け、ろう付けが可能となる。
【図１】本発明の第１のハイブリッドＩＣ用基板の断面
図。
図。
【図２】本発明の第２のハイブリッドＩＣ用基板の断面
図。
図。
【図３】本発明の第３のハイブリッドＩＣ用基板の断面
図。
図。
【図４】図３のＡ−Ａ線断面図。
【図５】本発明の別の第１のハイブリッドＩＣ用基板の
断面図。
断面図。
１０，２０，３０，４０ ハイブリッドＩＣ用基板 １１ 第１放熱用セラミック基板（Ａｌ2Ｏ3基板） １１ａ スルーホール １２ 厚膜回路 １２ｂ アース回路 １３ リード端子 ２１ アルミニウム板 ２２ 第２放熱用セラミック基板（Ａｌ2Ｏ3基板） ２２ａ サーマルビア ３１ 放熱フィン ３２ 枠板 ４１ 第１放熱用セラミック基板（ＡｌＮ基板） ５１ 第２放熱用セラミック基板（ＡｌＮ基板） ４２，５２ 酸化層（Ａｌ2Ｏ3層） ４３，５３ ＳｉＯ2層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/36 Ｈ０５Ｋ 1/02 Ｆ 1/05 Ｚ Ｈ０１Ｌ 23/12 Ｊ 23/14 Ｍ 23/36 Ｚ
Claims (7)
- 【請求項１】 第１放熱用セラミック基板(11,41)とア
ルミニウム板(21)と第２放熱用セラミック基板(22,51)
とがそれぞれＡｌ−Ｓｉ系ろう材を介してこの順に積層
接着され、 前記第１放熱用セラミック基板(11,41)の表面に薄膜回
路(44)又は厚膜回路(12)が形成されたハイブリッドＩＣ
用基板。 - 【請求項２】 第１放熱用セラミック基板(11,41)とア
ルミニウム板(21)と第２放熱用セラミック基板(22,51)
とがそれぞれＡｌ−Ｓｉ系ろう材を介してこの順に積層
接着され、 前記第１放熱用セラミック基板(11,41)の表面に薄膜回
路(44)又は厚膜回路(12)が形成され、かつ前記第２放熱
用セラミック基板(22,51)の裏面に放熱フィン(31)が接
着されたハイブリッドＩＣ用基板。 - 【請求項３】 第１放熱用セラミック基板(11,41)の表
面中央部に薄膜回路(44)又は厚膜回路(12)が形成され、 前記薄膜回路(44)又は厚膜回路(12)に電気的に絶縁する
ように前記放熱用セラミック基板(11,41)の表面周縁部
にアルミニウムからなる枠板(32)がＡｌ−Ｓｉ系ろう材
を介して接着され、 前記放熱用セラミック基板(11,41)の裏面全体にアルミ
ニウム板(21)がＡｌ−Ｓｉ系ろう材を介して接着された
ハイブリッドＩＣ用基板。 - 【請求項４】 第１放熱用セラミック基板(11,41)の表
面中央部に形成された薄膜回路(44)又は厚膜回路(12)の
うちのアース回路(12b)とアルミニウム板(21)とを電気
的に接続するスルーホール(11a)が前記放熱用セラミッ
ク基板(11,41)に形成された請求項３記載のハイブリッ
ドＩＣ用基板。 - 【請求項５】 第１放熱用セラミック基板(11,41)がＡ
ｌ2Ｏ3基板、ＳｉＣ基板又は基板を酸化処理後基板表面
がＳｉＯ2層で被覆されたＡｌＮ基板である請求項１な
いし４いずれか記載のハイブリッドＩＣ用基板。 - 【請求項６】 第１及び第２放熱用セラミック基板(11,
41,22,51)がそれぞれＡｌ2Ｏ3基板、ＳｉＣ基板又は基
板を酸化処理後基板表面がＳｉＯ2層で被覆されたＡｌ
Ｎ基板である請求項１又は２記載のハイブリッドＩＣ用
基板。 - 【請求項７】 第１又は第２放熱用セラミック基板(11,
41,22,51)の厚さが０．１〜１．０ｍｍであって、アル
ミニウム板(21)の厚さが０．１〜１．０ｍｍであって、
前記アルミニウム板の厚さが前記第１又は第２放熱用セ
ラミック基板の厚さの１０〜１００％である請求項１な
いし４いずれか記載のハイブリッドＩＣ用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154849A JPH0823145A (ja) | 1994-07-06 | 1994-07-06 | ハイブリッドｉｃ用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154849A JPH0823145A (ja) | 1994-07-06 | 1994-07-06 | ハイブリッドｉｃ用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823145A true JPH0823145A (ja) | 1996-01-23 |
Family
ID=15593251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6154849A Withdrawn JPH0823145A (ja) | 1994-07-06 | 1994-07-06 | ハイブリッドｉｃ用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823145A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343035A (ja) * | 2003-04-24 | 2004-12-02 | Ngk Spark Plug Co Ltd | 放熱部品、回路基板および半導体装置 |
| KR100941412B1 (ko) * | 2009-05-26 | 2010-02-10 | (주)파라곤테크 | 방열기능이 구비된 발광다이오드 어레이 패키지 |
| KR101039771B1 (ko) * | 2009-05-20 | 2011-06-09 | 권오국 | 고방열 금속판을 이용한 피씨비 제조방법 |
| JP2012009521A (ja) * | 2010-06-23 | 2012-01-12 | Murata Mfg Co Ltd | 金属ベース基板 |
| JP2012039070A (ja) * | 2010-08-05 | 2012-02-23 | Kinko Denshi Kofun Yugenkoshi | 回路板およびその製造方法 |
| JPWO2011002031A1 (ja) * | 2009-06-30 | 2012-12-13 | 三洋電機株式会社 | 素子搭載用基板および半導体モジュール |
| JP2013251330A (ja) * | 2012-05-30 | 2013-12-12 | Sumitomo Electric Ind Ltd | 半導体装置 |
| WO2017182159A1 (de) * | 2016-04-22 | 2017-10-26 | Epcos Ag | Vielschicht-trägersystem, verfahren zur herstellung eines vielschicht-trägersystems und verwendung eines vielschicht-trägersystems |
| JP6325757B1 (ja) * | 2017-02-20 | 2018-05-16 | 新電元工業株式会社 | 電子装置 |
| CN114188300A (zh) * | 2021-12-03 | 2022-03-15 | 武汉利之达科技股份有限公司 | 一种薄膜厚膜混合集成陶瓷基板及其制备方法 |
-
1994
- 1994-07-06 JP JP6154849A patent/JPH0823145A/ja not_active Withdrawn
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004343035A (ja) * | 2003-04-24 | 2004-12-02 | Ngk Spark Plug Co Ltd | 放熱部品、回路基板および半導体装置 |
| KR101039771B1 (ko) * | 2009-05-20 | 2011-06-09 | 권오국 | 고방열 금속판을 이용한 피씨비 제조방법 |
| KR100941412B1 (ko) * | 2009-05-26 | 2010-02-10 | (주)파라곤테크 | 방열기능이 구비된 발광다이오드 어레이 패키지 |
| WO2010137868A3 (ko) * | 2009-05-26 | 2011-02-17 | (주)파라곤테크 | 방열기능이 구비된 발광다이오드 어레이 패키지 |
| JPWO2011002031A1 (ja) * | 2009-06-30 | 2012-12-13 | 三洋電機株式会社 | 素子搭載用基板および半導体モジュール |
| US9024446B2 (en) | 2009-06-30 | 2015-05-05 | Panasonic Intellectual Property Management Co., Ltd. | Element mounting substrate and semiconductor module |
| JP2012009521A (ja) * | 2010-06-23 | 2012-01-12 | Murata Mfg Co Ltd | 金属ベース基板 |
| JP2012039070A (ja) * | 2010-08-05 | 2012-02-23 | Kinko Denshi Kofun Yugenkoshi | 回路板およびその製造方法 |
| JP2013251330A (ja) * | 2012-05-30 | 2013-12-12 | Sumitomo Electric Ind Ltd | 半導体装置 |
| WO2017182159A1 (de) * | 2016-04-22 | 2017-10-26 | Epcos Ag | Vielschicht-trägersystem, verfahren zur herstellung eines vielschicht-trägersystems und verwendung eines vielschicht-trägersystems |
| TWI730077B (zh) * | 2016-04-22 | 2021-06-11 | 德商Ｅｐｃｏｓ Ａｇ集團股份公司 | 多層-載體系統、製造多層-載體系統的方法及多層-載體系統的應用 |
| JP6325757B1 (ja) * | 2017-02-20 | 2018-05-16 | 新電元工業株式会社 | 電子装置 |
| WO2018150560A1 (ja) * | 2017-02-20 | 2018-08-23 | 新電元工業株式会社 | 電子装置 |
| KR20180107073A (ko) * | 2017-02-20 | 2018-10-01 | 신덴겐코교 가부시키가이샤 | 전자 장치 |
| US10615092B2 (en) | 2017-02-20 | 2020-04-07 | Shindengen Electric Manufacturing Co., Ltd. | Electronic device |
| CN114188300A (zh) * | 2021-12-03 | 2022-03-15 | 武汉利之达科技股份有限公司 | 一种薄膜厚膜混合集成陶瓷基板及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4015023B2 (ja) | 電子回路用部材及びその製造方法並びに電子部品 | |
| EP0235682B1 (en) | Aluminium nitride sintered body having conductive metallized layer | |
| JP2592308B2 (ja) | 半導体パッケージ及びそれを用いたコンピュータ | |
| JPH0823145A (ja) | ハイブリッドｉｃ用基板 | |
| WO2023047765A1 (ja) | 金属－セラミックス接合基板およびその製造方法 | |
| JPH06342853A (ja) | 半導体素子用パッケージ | |
| JPS59126665A (ja) | 厚膜混成集積回路 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JP3520540B2 (ja) | 多層基板 | |
| JPH0568877B2 (ja) | ||
| JPH0570954B2 (ja) | ||
| JP3588315B2 (ja) | 半導体素子モジュール | |
| CN210271948U (zh) | 一种电阻片 | |
| JPH0823052A (ja) | リード端子付き厚膜ハイブリッドｉｃ用基板 | |
| JP2703426B2 (ja) | 回路基板 | |
| JP2506270B2 (ja) | 高熱伝導性回路基板及び高熱伝導性外囲器 | |
| JP2965223B2 (ja) | 放熱用複合基板 | |
| JP3164751B2 (ja) | 多層薄膜配線基板 | |
| JP2000077583A (ja) | 電子部品用パッケージおよびその製造方法 | |
| JP2001160676A (ja) | セラミックス回路基板 | |
| JP2000114442A (ja) | 電子部品用パッケージ | |
| JP3222348B2 (ja) | セラミックパッケージの製造方法 | |
| JP2000236034A (ja) | 電子部品用パッケージ | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP4318374B2 (ja) | 金属ベース回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |