JPH0823052A - リード端子付き厚膜ハイブリッドｉｃ用基板 - Google Patents
リード端子付き厚膜ハイブリッドｉｃ用基板Info
- Publication number
- JPH0823052A JPH0823052A JP6154848A JP15484894A JPH0823052A JP H0823052 A JPH0823052 A JP H0823052A JP 6154848 A JP6154848 A JP 6154848A JP 15484894 A JP15484894 A JP 15484894A JP H0823052 A JPH0823052 A JP H0823052A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thick film
- ceramic substrate
- film circuit
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Insulated Metal Substrates For Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 厚膜抵抗体を形成しても厚膜回路が酸化せ
ず、リード端子を接着でき、かつ高周波用回路基板に利
用できる。放熱性に優れる。 【構成】 ハイブリッドＩＣ用基板１０は、第１放熱用
セラミック基板１１の表面に厚膜抵抗体１２ａを含むＡ
ｕ系，Ａｇ系又はＣｕ系金属からなる厚膜回路１２が形
成され、かつこのセラミック基板１１の表面端部に厚膜
回路１２に電気的に接続するためのアルミニウムからな
るリード端子１３がＡｌ−Ｓｉ系ろう材を介して接着さ
れる。
ず、リード端子を接着でき、かつ高周波用回路基板に利
用できる。放熱性に優れる。 【構成】 ハイブリッドＩＣ用基板１０は、第１放熱用
セラミック基板１１の表面に厚膜抵抗体１２ａを含むＡ
ｕ系，Ａｇ系又はＣｕ系金属からなる厚膜回路１２が形
成され、かつこのセラミック基板１１の表面端部に厚膜
回路１２に電気的に接続するためのアルミニウムからな
るリード端子１３がＡｌ−Ｓｉ系ろう材を介して接着さ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体チップが実装さ
れるハイブリッドＩＣ用基板に関する。更に詳しくはア
ルミニウムリード端子付きの厚膜ハイブリッドＩＣ用基
板に関するものである。
れるハイブリッドＩＣ用基板に関する。更に詳しくはア
ルミニウムリード端子付きの厚膜ハイブリッドＩＣ用基
板に関するものである。
【０００２】
【従来の技術】従来、基板表面にタングステン回路を形
成したＡｌ2Ｏ3基板の端部にＣｕ又はコバール（Kova
r）からなるリード端子をＡｇ−Ｃｕ系ろう材で接着し
たハイブリッドＩＣ用基板が知られている。このハイブ
リッドＩＣ用基板はアルミナグリーンシートの表面にタ
ングステンペーストを印刷して回路を形成し、これを水
素と窒素を混合した還元性雰囲気で１６００℃前後の高
温で同時焼成した後、リード端子をやはり還元性雰囲気
で８５０℃の温度でＡｇ−Ｃｕ系ろう材を溶融して基板
端部に接着することにより作られる。
成したＡｌ2Ｏ3基板の端部にＣｕ又はコバール（Kova
r）からなるリード端子をＡｇ−Ｃｕ系ろう材で接着し
たハイブリッドＩＣ用基板が知られている。このハイブ
リッドＩＣ用基板はアルミナグリーンシートの表面にタ
ングステンペーストを印刷して回路を形成し、これを水
素と窒素を混合した還元性雰囲気で１６００℃前後の高
温で同時焼成した後、リード端子をやはり還元性雰囲気
で８５０℃の温度でＡｇ−Ｃｕ系ろう材を溶融して基板
端部に接着することにより作られる。
【０００３】
【発明が解決しようとする課題】しかし、上記リード端
子付きハイブリッドＩＣ用基板では、その回路の所定の
箇所に後からＲｕＯ2系厚膜抵抗体ペーストを塗布し
て、大気中、８５０℃の温度で焼成し、厚膜抵抗体を形
成しようとしても、焼成時にタングステンが酸化してし
まうため、実質的に厚膜抵抗体を形成することができな
い不具合があった。また、上記ハイブリッドＩＣ用基板
では、回路を構成するタングステンの抵抗値が他の厚膜
回路を構成するＡｕ系，Ａｇ系又はＣｕ系金属の抵抗値
と比べて高く、高周波用の回路基板として用いることが
できない欠点があった。更に上記ハイブリッドＩＣ用基
板は、電子機器の小型化、高性能化によって単位体積当
りの発熱量が増大した場合にその放熱性が十分でない問
題点があった。
子付きハイブリッドＩＣ用基板では、その回路の所定の
箇所に後からＲｕＯ2系厚膜抵抗体ペーストを塗布し
て、大気中、８５０℃の温度で焼成し、厚膜抵抗体を形
成しようとしても、焼成時にタングステンが酸化してし
まうため、実質的に厚膜抵抗体を形成することができな
い不具合があった。また、上記ハイブリッドＩＣ用基板
では、回路を構成するタングステンの抵抗値が他の厚膜
回路を構成するＡｕ系，Ａｇ系又はＣｕ系金属の抵抗値
と比べて高く、高周波用の回路基板として用いることが
できない欠点があった。更に上記ハイブリッドＩＣ用基
板は、電子機器の小型化、高性能化によって単位体積当
りの発熱量が増大した場合にその放熱性が十分でない問
題点があった。
【０００４】本発明の目的は、厚膜抵抗体を形成しても
厚膜回路が酸化せず、かつ高周波用に利用可能なリード
端子付き厚膜ハイブリッドＩＣ用基板を提供することに
ある。本発明の別の目的は、放熱性に優れたリード端子
付き厚膜ハイブリッドＩＣ用基板を提供することにあ
る。
厚膜回路が酸化せず、かつ高周波用に利用可能なリード
端子付き厚膜ハイブリッドＩＣ用基板を提供することに
ある。本発明の別の目的は、放熱性に優れたリード端子
付き厚膜ハイブリッドＩＣ用基板を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、図１に示すように、本発明の第１のハイブリッドＩ
Ｃ用基板１０は、第１放熱用セラミック基板１１の表面
に厚膜抵抗体１２ａを含むＡｕ系，Ａｇ系又はＣｕ系金
属からなる厚膜回路１２が形成され、かつこのセラミッ
ク基板１１の表面端部に厚膜回路１２に電気的に接続す
るためのアルミニウムからなるリード端子１３がＡｌ−
Ｓｉ系ろう材を介して接着されたものである。
に、図１に示すように、本発明の第１のハイブリッドＩ
Ｃ用基板１０は、第１放熱用セラミック基板１１の表面
に厚膜抵抗体１２ａを含むＡｕ系，Ａｇ系又はＣｕ系金
属からなる厚膜回路１２が形成され、かつこのセラミッ
ク基板１１の表面端部に厚膜回路１２に電気的に接続す
るためのアルミニウムからなるリード端子１３がＡｌ−
Ｓｉ系ろう材を介して接着されたものである。
【０００６】図２に示すように、本発明の第２のハイブ
リッドＩＣ用基板２０は、第１放熱用セラミック基板１
１とアルミニウム板２１と第２放熱用セラミック基板２
２とがそれぞれＡｌ−Ｓｉ系ろう材を介してこの順に積
層接着され、第１放熱用セラミック基板１１の表面に厚
膜抵抗体１２ａを含むＡｕ系，Ａｇ系又はＣｕ系金属か
らなる厚膜回路１２が形成され、第１放熱用セラミック
基板１１の表面端部に厚膜回路１２に電気的に接続する
ためのアルミニウムからなるリード端子１３がＡｌ−Ｓ
ｉ系ろう材を介して接着されたものである。
リッドＩＣ用基板２０は、第１放熱用セラミック基板１
１とアルミニウム板２１と第２放熱用セラミック基板２
２とがそれぞれＡｌ−Ｓｉ系ろう材を介してこの順に積
層接着され、第１放熱用セラミック基板１１の表面に厚
膜抵抗体１２ａを含むＡｕ系，Ａｇ系又はＣｕ系金属か
らなる厚膜回路１２が形成され、第１放熱用セラミック
基板１１の表面端部に厚膜回路１２に電気的に接続する
ためのアルミニウムからなるリード端子１３がＡｌ−Ｓ
ｉ系ろう材を介して接着されたものである。
【０００７】また図３に示すように、本発明の第３のハ
イブリッドＩＣ用基板３０は、第２のハイブリッドＩＣ
用基板２０の第２放熱用セラミック基板２２の裏面に放
熱フィン３１が接着されたものである。
イブリッドＩＣ用基板３０は、第２のハイブリッドＩＣ
用基板２０の第２放熱用セラミック基板２２の裏面に放
熱フィン３１が接着されたものである。
【０００８】更に図４及び図５に示すように、本発明の
第４のハイブリッドＩＣ用基板４０は、第１放熱用セラ
ミック基板１１の表面中央部に厚膜抵抗体１２ａを含む
Ａｕ系，Ａｇ系又はＣｕ系金属からなる厚膜回路１２が
形成され、この放熱用セラミック基板１１の表面端部に
厚膜回路１２に電気的に接続するためのアルミニウムか
らなるリード端子１３がＡｌ−Ｓｉ系ろう材を介して接
着され、厚膜回路１２及びリード端子１３に電気的に絶
縁するように放熱用セラミック基板１１の表面周縁部に
アルミニウムからなる枠板３２がＡｌ−Ｓｉ系ろう材を
介して接着され、放熱用セラミック基板１１の裏面全体
にアルミニウム板２１がＡｌ−Ｓｉ系ろう材を介して接
着されたものである。
第４のハイブリッドＩＣ用基板４０は、第１放熱用セラ
ミック基板１１の表面中央部に厚膜抵抗体１２ａを含む
Ａｕ系，Ａｇ系又はＣｕ系金属からなる厚膜回路１２が
形成され、この放熱用セラミック基板１１の表面端部に
厚膜回路１２に電気的に接続するためのアルミニウムか
らなるリード端子１３がＡｌ−Ｓｉ系ろう材を介して接
着され、厚膜回路１２及びリード端子１３に電気的に絶
縁するように放熱用セラミック基板１１の表面周縁部に
アルミニウムからなる枠板３２がＡｌ−Ｓｉ系ろう材を
介して接着され、放熱用セラミック基板１１の裏面全体
にアルミニウム板２１がＡｌ−Ｓｉ系ろう材を介して接
着されたものである。
【０００９】なお、図１〜図５に示した上記第１放熱用
セラミック基板１１又は第２放熱用セラミック基板２２
としては、Ａｌ2Ｏ3基板、ＡｌＮ基板又はＳｉＣ基板を
用いることができる。図２及び図３に示すように第１放
熱用セラミック基板とともに第２放熱用セラミック基板
が用いられる場合には、両基板に同一組成の基板を用い
ることができることは勿論、組成の違うもの同士を用い
ることも可能である。図６に示すように、放熱用セラミ
ック基板４１がＡｌＮ基板の場合には、基板に化学安定
性を付与するために基板４１を酸化処理して基板表面に
Ａｌ2Ｏ3層４２を形成した後、ＳｉＯ2層４３を被覆し
ておくことが必要である。Ａｌ2Ｏ3層とＳｉＯ2層の形
成を要するのは、ＡｌＮ基板に厚膜を直接形成すると、
厚膜形成後、大気中で焼成したときに厚膜中に含まれて
いるガラスとＡｌＮ（窒化アルミニウム）が反応してＮ
2やＮＯのガスを発生し、厚膜に気泡を生じる不具合を
解消するためである。
セラミック基板１１又は第２放熱用セラミック基板２２
としては、Ａｌ2Ｏ3基板、ＡｌＮ基板又はＳｉＣ基板を
用いることができる。図２及び図３に示すように第１放
熱用セラミック基板とともに第２放熱用セラミック基板
が用いられる場合には、両基板に同一組成の基板を用い
ることができることは勿論、組成の違うもの同士を用い
ることも可能である。図６に示すように、放熱用セラミ
ック基板４１がＡｌＮ基板の場合には、基板に化学安定
性を付与するために基板４１を酸化処理して基板表面に
Ａｌ2Ｏ3層４２を形成した後、ＳｉＯ2層４３を被覆し
ておくことが必要である。Ａｌ2Ｏ3層とＳｉＯ2層の形
成を要するのは、ＡｌＮ基板に厚膜を直接形成すると、
厚膜形成後、大気中で焼成したときに厚膜中に含まれて
いるガラスとＡｌＮ（窒化アルミニウム）が反応してＮ
2やＮＯのガスを発生し、厚膜に気泡を生じる不具合を
解消するためである。
【００１０】また、第１又は第２放熱用セラミック基板
の厚さが０．１〜１．０ｍｍであって、アルミニウム板
の厚さが０．１〜１．０ｍｍであって、アルミニウム板
の厚さが第１又は第２放熱用セラミック基板の厚さの１
０〜１００％であることが好ましい。セラミック基板が
０．１ｍｍ未満であると、絶縁特性及び機械的強度に劣
り、アルミニウム板がセラミック基板より相対的に厚く
なると、接着後の応力緩和時のクラック、割れが生じや
すくなる。アルミニウム板の厚さが０．１ｍｍ未満であ
るか、或いはセラミック基板の１０％未満になると、ハ
イブリッドＩＣ用基板としての放熱性が十分でない。
の厚さが０．１〜１．０ｍｍであって、アルミニウム板
の厚さが０．１〜１．０ｍｍであって、アルミニウム板
の厚さが第１又は第２放熱用セラミック基板の厚さの１
０〜１００％であることが好ましい。セラミック基板が
０．１ｍｍ未満であると、絶縁特性及び機械的強度に劣
り、アルミニウム板がセラミック基板より相対的に厚く
なると、接着後の応力緩和時のクラック、割れが生じや
すくなる。アルミニウム板の厚さが０．１ｍｍ未満であ
るか、或いはセラミック基板の１０％未満になると、ハ
イブリッドＩＣ用基板としての放熱性が十分でない。
【００１１】
【作用】図１に示すように、Ａｕ又はＡｇ導体で厚膜回
路を形成する場合には、Ａｕ又はＡｇペーストを放熱性
セラミック基板１１の表面に印刷し大気中８５０℃で焼
成した後、ＲｕＯ2系厚膜抵抗体ペーストを印刷し大気
中８５０℃で焼成することにより、基板表面に厚膜回路
１２とこの回路に厚膜抵抗体１２ａとをそれぞれ形成す
る。Ｃｕ導体で厚膜回路を形成する場合には、ＲｕＯ2
系厚膜抵抗体ペーストを印刷し大気中８５０℃で焼成し
た後、Ｃｕペーストを印刷しＮ2雰囲気中、８５０℃で
焼成する。次いで真空中６３０℃でＡｌ−Ｓｉ系ろう材
を介してアルミニウムのリード端子１３を基板の表面端
部に接着する。リード端子１３の接着温度が厚膜回路１
２及び厚膜抵抗体１２ａを形成するときの温度よりも低
いため、リード端子接着時に厚膜回路及び厚膜抵抗体を
熱変質させない。また本発明のＡｕ，Ａｇ又はＣｕの厚
膜導体は従来のＷの厚膜導体に比べて抵抗値が小さく、
高周波用の回路基板に利用できる。図２〜図５に示すよ
うに、厚膜回路１２を形成した放熱性セラミック基板１
１の裏面にアルミニウム板２１又はアルミニウム板２
１，放熱フィン３１を接着することにより、放熱性が高
まる。
路を形成する場合には、Ａｕ又はＡｇペーストを放熱性
セラミック基板１１の表面に印刷し大気中８５０℃で焼
成した後、ＲｕＯ2系厚膜抵抗体ペーストを印刷し大気
中８５０℃で焼成することにより、基板表面に厚膜回路
１２とこの回路に厚膜抵抗体１２ａとをそれぞれ形成す
る。Ｃｕ導体で厚膜回路を形成する場合には、ＲｕＯ2
系厚膜抵抗体ペーストを印刷し大気中８５０℃で焼成し
た後、Ｃｕペーストを印刷しＮ2雰囲気中、８５０℃で
焼成する。次いで真空中６３０℃でＡｌ−Ｓｉ系ろう材
を介してアルミニウムのリード端子１３を基板の表面端
部に接着する。リード端子１３の接着温度が厚膜回路１
２及び厚膜抵抗体１２ａを形成するときの温度よりも低
いため、リード端子接着時に厚膜回路及び厚膜抵抗体を
熱変質させない。また本発明のＡｕ，Ａｇ又はＣｕの厚
膜導体は従来のＷの厚膜導体に比べて抵抗値が小さく、
高周波用の回路基板に利用できる。図２〜図５に示すよ
うに、厚膜回路１２を形成した放熱性セラミック基板１
１の裏面にアルミニウム板２１又はアルミニウム板２
１，放熱フィン３１を接着することにより、放熱性が高
まる。
【００１２】
【実施例】次に本発明の実施例を図面に基づいて説明す
る。 ＜実施例１＞Ａｌ2Ｏ3が９６％純度の厚さ０．８１５ｍ
ｍのＡｌ2Ｏ3基板の表面にＡｕペーストをスクリーン印
刷し１５０℃で乾燥した後、大気中で連続ベルト炉を用
いて８５０℃で１０分間焼成した。次いでＲｕＯ2系厚
膜抵抗体ペーストを印刷して１５０℃で乾燥し、再び、
大気中、８５０℃で１０分間焼成し厚膜回路基板を得
た。次に基板の厚膜回路が形成されていない表面端部
と、アルミニウムからなる複数の厚さ０．４ｍｍのリー
ド端子との間に厚さ３０μｍのＡｌ−７．５％Ｓｉ箔
（重量％、以下同じ）をそれぞれ挟んでこれらを重ね、
これらに２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中で６
３０℃、３０分間加熱して、リード端子を基板の表面端
部に接着した。
る。 ＜実施例１＞Ａｌ2Ｏ3が９６％純度の厚さ０．８１５ｍ
ｍのＡｌ2Ｏ3基板の表面にＡｕペーストをスクリーン印
刷し１５０℃で乾燥した後、大気中で連続ベルト炉を用
いて８５０℃で１０分間焼成した。次いでＲｕＯ2系厚
膜抵抗体ペーストを印刷して１５０℃で乾燥し、再び、
大気中、８５０℃で１０分間焼成し厚膜回路基板を得
た。次に基板の厚膜回路が形成されていない表面端部
と、アルミニウムからなる複数の厚さ０．４ｍｍのリー
ド端子との間に厚さ３０μｍのＡｌ−７．５％Ｓｉ箔
（重量％、以下同じ）をそれぞれ挟んでこれらを重ね、
これらに２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中で６
３０℃、３０分間加熱して、リード端子を基板の表面端
部に接着した。
【００１３】図１に示すように、これによりＡｌ2Ｏ3基
板１１の表面に厚膜抵抗体１２ａを有する厚膜回路１２
が形成され、基板１１の表面端部に複数のリード端子１
３が接着されたハイブリッドＩＣ用基板１０が得られ
た。この基板１０の厚膜回路１２に更に半導体チップ１
４をＡｌ−Ｓｉはんだを用いて４２０℃でダイボンディ
ングした後、３００℃でＡｕワイヤボンディングを行
い、続いてチップコンデンサ１５をはんだ付けすること
により実装した。このハイブリッドＩＣ用基板１０はリ
ード端子１３の接着温度（６３０℃）が厚膜回路１２及
び厚膜抵抗体１２ａを形成するときの温度（８５０℃）
よりも低いため、リード端子接着時に厚膜回路及び厚膜
抵抗体を熱変質させず、またＡｕの厚膜導体は比抵抗が
小さく、高周波用の回路基板に利用できる。
板１１の表面に厚膜抵抗体１２ａを有する厚膜回路１２
が形成され、基板１１の表面端部に複数のリード端子１
３が接着されたハイブリッドＩＣ用基板１０が得られ
た。この基板１０の厚膜回路１２に更に半導体チップ１
４をＡｌ−Ｓｉはんだを用いて４２０℃でダイボンディ
ングした後、３００℃でＡｕワイヤボンディングを行
い、続いてチップコンデンサ１５をはんだ付けすること
により実装した。このハイブリッドＩＣ用基板１０はリ
ード端子１３の接着温度（６３０℃）が厚膜回路１２及
び厚膜抵抗体１２ａを形成するときの温度（８５０℃）
よりも低いため、リード端子接着時に厚膜回路及び厚膜
抵抗体を熱変質させず、またＡｕの厚膜導体は比抵抗が
小さく、高周波用の回路基板に利用できる。
【００１４】＜実施例２＞Ａｌ2Ｏ3が９６％純度の厚さ
０．３８ｍｍのＡｌ2Ｏ3基板の表面に実施例１と同様に
Ａｕペーストを印刷乾燥して焼成し、かつＲｕＯ2系厚
膜抵抗体ペーストを印刷乾燥して焼成することにより、
厚膜回路基板を得た。次にこの基板と、この基板と同形
同大の厚さ０．１５ｍｍの純アルミニウム板と、このア
ルミニウム板と同形同大のＡｌ2Ｏ3が９６％純度の厚さ
０．３８ｍｍのＡｌ2Ｏ3基板の間に、これらと同形同大
の厚さ３０μｍのＡｌ−７．５％Ｓｉ箔をそれぞれ挟ん
でこれらを重ね、これらに２ｋｇｆ／ｃｍ2の荷重を加
えて真空炉中で６３０℃、３０分間加熱して３枚の板を
積層接着した。この接着されかつ厚膜回路を形成した側
のＡｌ2Ｏ3基板の表面端部と、アルミニウムからなる複
数の厚さ０．４ｍｍのリード端子との間に厚さ３０μｍ
のＡｌ−７．５％Ｓｉ箔をそれぞれ挟んでこれらを重
ね、これらに２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中
で６３０℃、３０分間加熱して、リード端子を基板の厚
膜回路の形成していない表面端部に接着した。
０．３８ｍｍのＡｌ2Ｏ3基板の表面に実施例１と同様に
Ａｕペーストを印刷乾燥して焼成し、かつＲｕＯ2系厚
膜抵抗体ペーストを印刷乾燥して焼成することにより、
厚膜回路基板を得た。次にこの基板と、この基板と同形
同大の厚さ０．１５ｍｍの純アルミニウム板と、このア
ルミニウム板と同形同大のＡｌ2Ｏ3が９６％純度の厚さ
０．３８ｍｍのＡｌ2Ｏ3基板の間に、これらと同形同大
の厚さ３０μｍのＡｌ−７．５％Ｓｉ箔をそれぞれ挟ん
でこれらを重ね、これらに２ｋｇｆ／ｃｍ2の荷重を加
えて真空炉中で６３０℃、３０分間加熱して３枚の板を
積層接着した。この接着されかつ厚膜回路を形成した側
のＡｌ2Ｏ3基板の表面端部と、アルミニウムからなる複
数の厚さ０．４ｍｍのリード端子との間に厚さ３０μｍ
のＡｌ−７．５％Ｓｉ箔をそれぞれ挟んでこれらを重
ね、これらに２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中
で６３０℃、３０分間加熱して、リード端子を基板の厚
膜回路の形成していない表面端部に接着した。
【００１５】図２に示すように、これによりＡｌ2Ｏ3基
板１１とＡｌ2Ｏ3基板２２の間に高熱伝導層としてのア
ルミニウム板２１が接着され、基板１１の表面に厚膜抵
抗体１２ａを有する厚膜回路１２が形成され、かつ基板
１１の表面端部に複数のリード端子１３が接着されたハ
イブリッドＩＣ用基板２０が得られた。ここで、Ａｌ2
Ｏ3基板２２はアルミニウム板２１を接着したことによ
って生じるＡｌ2Ｏ3基板１１の反りを防止し、応力的に
釣り合わせるために接着される。このハイブリッドＩＣ
用基板２０の厚膜回路１２に更に実施例１と同様にして
半導体チップ１４及びチップコンデンサ１５を実装し
た。このハイブリッドＩＣ用基板２０は実施例１の特長
を備える他、実施例１と比較して基板表面に実装した半
導体チップ１４等の発熱をアルミニウム板２１を介して
放散させることができた。
板１１とＡｌ2Ｏ3基板２２の間に高熱伝導層としてのア
ルミニウム板２１が接着され、基板１１の表面に厚膜抵
抗体１２ａを有する厚膜回路１２が形成され、かつ基板
１１の表面端部に複数のリード端子１３が接着されたハ
イブリッドＩＣ用基板２０が得られた。ここで、Ａｌ2
Ｏ3基板２２はアルミニウム板２１を接着したことによ
って生じるＡｌ2Ｏ3基板１１の反りを防止し、応力的に
釣り合わせるために接着される。このハイブリッドＩＣ
用基板２０の厚膜回路１２に更に実施例１と同様にして
半導体チップ１４及びチップコンデンサ１５を実装し
た。このハイブリッドＩＣ用基板２０は実施例１の特長
を備える他、実施例１と比較して基板表面に実装した半
導体チップ１４等の発熱をアルミニウム板２１を介して
放散させることができた。
【００１６】＜実施例３＞Ａｌ2Ｏ3が９６％純度の厚さ
０．３８ｍｍのＡｌ2Ｏ3基板の表面に実施例１と同様に
Ａｕペーストを印刷乾燥して焼成し、かつＲｕＯ2系厚
膜抵抗体ペーストを印刷乾燥して焼成することにより、
厚膜回路基板を得た。次にこの基板と、この基板と同形
同大の厚さ０．１５ｍｍの純アルミニウム板と、このア
ルミニウム板と同形同大のＡｌ2Ｏ3が９６％純度の厚さ
０．３８ｍｍのＡｌ2Ｏ3基板の間に、これらと同形同大
の厚さ３０μｍのＡｌ−７．５％Ｓｉ箔をそれぞれ挟ん
でこれらを重ねた。このとき、この厚膜回路を形成して
いない側のＡｌ2Ｏ3基板には、内径０．８ｍｍのスルー
ホールをレーザ加工などにより形成し、この中にＡｌワ
イヤを挿入しておいた。実施例２と同様にして３枚の板
を積層接着した後、厚膜回路を形成した側のＡｌ2Ｏ3基
板の表面端部にアルミニウムからなる複数の厚さ０．４
ｍｍのリード端子を実施例２と同様に接着した。接着さ
れかつ厚膜回路を形成していない側のＡｌ2Ｏ3基板と放
熱フィンの間に厚さ６０μｍのＡｌ−７．５％Ｓｉ箔を
挟み、２０ｇ／ｃｍ2の荷重を加えて真空炉中で６３０
℃、３０分間加熱してスルーホールに挿入したＡｌワイ
ヤと放熱フィンを接着した。即ちアルミニウム板にサー
マルビア（thermal via hole）を介して放熱フィンが接
続された。
０．３８ｍｍのＡｌ2Ｏ3基板の表面に実施例１と同様に
Ａｕペーストを印刷乾燥して焼成し、かつＲｕＯ2系厚
膜抵抗体ペーストを印刷乾燥して焼成することにより、
厚膜回路基板を得た。次にこの基板と、この基板と同形
同大の厚さ０．１５ｍｍの純アルミニウム板と、このア
ルミニウム板と同形同大のＡｌ2Ｏ3が９６％純度の厚さ
０．３８ｍｍのＡｌ2Ｏ3基板の間に、これらと同形同大
の厚さ３０μｍのＡｌ−７．５％Ｓｉ箔をそれぞれ挟ん
でこれらを重ねた。このとき、この厚膜回路を形成して
いない側のＡｌ2Ｏ3基板には、内径０．８ｍｍのスルー
ホールをレーザ加工などにより形成し、この中にＡｌワ
イヤを挿入しておいた。実施例２と同様にして３枚の板
を積層接着した後、厚膜回路を形成した側のＡｌ2Ｏ3基
板の表面端部にアルミニウムからなる複数の厚さ０．４
ｍｍのリード端子を実施例２と同様に接着した。接着さ
れかつ厚膜回路を形成していない側のＡｌ2Ｏ3基板と放
熱フィンの間に厚さ６０μｍのＡｌ−７．５％Ｓｉ箔を
挟み、２０ｇ／ｃｍ2の荷重を加えて真空炉中で６３０
℃、３０分間加熱してスルーホールに挿入したＡｌワイ
ヤと放熱フィンを接着した。即ちアルミニウム板にサー
マルビア（thermal via hole）を介して放熱フィンが接
続された。
【００１７】図３に示すように、これによりＡｌ2Ｏ3基
板１１とＡｌ2Ｏ3基板２２の間に高熱伝導層としてのア
ルミニウム板２１が接着され、基板１１の表面に厚膜抵
抗体１２ａを有する厚膜回路１２が形成され、サーマル
ビア２２ａで基板２２に放熱フィン３１が接着され、か
つ基板１１の表面端部に複数のリード端子１３が接着さ
れたハイブリッドＩＣ用基板３０が得られた。この基板
３０の厚膜回路１２に更に実施例１と同様にして半導体
チップ１４及びチップコンデンサ１５を実装した。アル
ミニウム板２１に伝導された熱はサーマルビア２２ａを
介して放熱フィン３１から効率良く放散させることがで
きた。
板１１とＡｌ2Ｏ3基板２２の間に高熱伝導層としてのア
ルミニウム板２１が接着され、基板１１の表面に厚膜抵
抗体１２ａを有する厚膜回路１２が形成され、サーマル
ビア２２ａで基板２２に放熱フィン３１が接着され、か
つ基板１１の表面端部に複数のリード端子１３が接着さ
れたハイブリッドＩＣ用基板３０が得られた。この基板
３０の厚膜回路１２に更に実施例１と同様にして半導体
チップ１４及びチップコンデンサ１５を実装した。アル
ミニウム板２１に伝導された熱はサーマルビア２２ａを
介して放熱フィン３１から効率良く放散させることがで
きた。
【００１８】＜実施例４＞Ａｌ2Ｏ3が９６％純度の厚さ
０．６３５ｍｍのＡｌ2Ｏ3基板の表面にＡｕペーストを
スクリーン印刷し１５０℃で乾燥した後、更にこのＡｌ
2Ｏ3基板に形成したスルーホール内にＡｕペーストを充
填し１５０℃で乾燥した。その後大気中で連続ベルト炉
を用いて８５０℃で１０分間焼成した。次いでＲｕＯ2
系厚膜抵抗体ペーストを印刷して１５０℃で乾燥し、再
び、大気中、８５０℃で１０分間焼成し厚膜回路基板を
得た。次にこの基板と、この基板と同形同大の厚さ０．
２ｍｍの純アルミニウム板の間に厚さ３０μｍのＡｌ−
７．５％Ｓｉ箔を挟んでこれらを重ね、これらに２ｋｇ
ｆ／ｃｍ2の荷重を加えて真空炉中で６３０℃、３０分
間加熱して２枚の板を接着した。このＡｌ2Ｏ3基板の表
面端部とアルミニウムからなる複数の厚さ０．４μｍの
リード端子との間に厚さ３０μｍのＡｌ−７．５％Ｓｉ
箔を挟んでこれらを重ね、更にリード端子を設けないＡ
ｌ2Ｏ3基板の表面端部に厚さ０．４μｍの純アルミニウ
ムの枠板を配し、基板の表面端部と枠板との間に厚さ３
０μｍのＡｌ−７．５％Ｓｉ箔を挟んでこれらを重ね、
リード端子、枠板及び表面端部に２ｋｇｆ／ｃｍ2の荷
重を加えて真空炉中で６３０℃、３０分間加熱して、リ
ード端子及び枠板を基板の表面端部に接着した。
０．６３５ｍｍのＡｌ2Ｏ3基板の表面にＡｕペーストを
スクリーン印刷し１５０℃で乾燥した後、更にこのＡｌ
2Ｏ3基板に形成したスルーホール内にＡｕペーストを充
填し１５０℃で乾燥した。その後大気中で連続ベルト炉
を用いて８５０℃で１０分間焼成した。次いでＲｕＯ2
系厚膜抵抗体ペーストを印刷して１５０℃で乾燥し、再
び、大気中、８５０℃で１０分間焼成し厚膜回路基板を
得た。次にこの基板と、この基板と同形同大の厚さ０．
２ｍｍの純アルミニウム板の間に厚さ３０μｍのＡｌ−
７．５％Ｓｉ箔を挟んでこれらを重ね、これらに２ｋｇ
ｆ／ｃｍ2の荷重を加えて真空炉中で６３０℃、３０分
間加熱して２枚の板を接着した。このＡｌ2Ｏ3基板の表
面端部とアルミニウムからなる複数の厚さ０．４μｍの
リード端子との間に厚さ３０μｍのＡｌ−７．５％Ｓｉ
箔を挟んでこれらを重ね、更にリード端子を設けないＡ
ｌ2Ｏ3基板の表面端部に厚さ０．４μｍの純アルミニウ
ムの枠板を配し、基板の表面端部と枠板との間に厚さ３
０μｍのＡｌ−７．５％Ｓｉ箔を挟んでこれらを重ね、
リード端子、枠板及び表面端部に２ｋｇｆ／ｃｍ2の荷
重を加えて真空炉中で６３０℃、３０分間加熱して、リ
ード端子及び枠板を基板の表面端部に接着した。
【００１９】図４及び図５に示すように、これによりＡ
ｌ2Ｏ3基板１１の裏面に高熱伝導層及びグランド層とし
てのアルミニウム板２１が接着され、基板１１の表面に
厚膜抵抗体１２ａを有する厚膜回路１２が形成され、か
つ基板１１の表面端部に複数のリード端子１３と枠板３
２が接着されたハイブリッドＩＣ用基板４０が得られ
た。ここで枠板３２はＡｌ2Ｏ3基板１１のアルミニウム
板２１を接着したことによって生じる基板の反りを防止
し、応力的に釣り合わせるために接着される。この基板
４０の厚膜回路１２に更に実施例１と同様にして半導体
チップ１４及びチップコンデンサ１５を実装した。図５
に示すように半導体チップ１４直下の基板１１にはＡｕ
が充填されたスルーホール１１ａが設けられ、半導体チ
ップ１４のアース回路１２ｂはこのスルーホール１１ａ
を介してアルミニウム板２１に電気的に接続された。
ｌ2Ｏ3基板１１の裏面に高熱伝導層及びグランド層とし
てのアルミニウム板２１が接着され、基板１１の表面に
厚膜抵抗体１２ａを有する厚膜回路１２が形成され、か
つ基板１１の表面端部に複数のリード端子１３と枠板３
２が接着されたハイブリッドＩＣ用基板４０が得られ
た。ここで枠板３２はＡｌ2Ｏ3基板１１のアルミニウム
板２１を接着したことによって生じる基板の反りを防止
し、応力的に釣り合わせるために接着される。この基板
４０の厚膜回路１２に更に実施例１と同様にして半導体
チップ１４及びチップコンデンサ１５を実装した。図５
に示すように半導体チップ１４直下の基板１１にはＡｕ
が充填されたスルーホール１１ａが設けられ、半導体チ
ップ１４のアース回路１２ｂはこのスルーホール１１ａ
を介してアルミニウム板２１に電気的に接続された。
【００２０】＜実施例５＞厚さ０．６３５ｍｍのＡｌＮ
基板を酸素雰囲気中で１３００℃、１時間熱処理し、基
板の表裏両面に酸化層であるＡｌ2Ｏ3層を形成した。次
いで厚膜回路が形成されるＡｌＮ基板の表面部分及び裏
面全体にＳｉＯ2ゾルを塗布した後、３００℃で１時間
乾燥させ、続いて９００℃で１時間焼成することによ
り、ＡｌＮ基板の表面部分及び裏面全体にＳｉＯ2層を
形成した。表面部分のＳｉＯ2層の上に実施例１と同様
にＡｕペーストを印刷乾燥して焼成し、かつＲｕＯ2系
厚膜抵抗体ペーストを印刷乾燥して焼成することによ
り、厚膜回路基板を得た。次にこの基板のＳｉＯ2層の
形成していない表面端部と、アルミニウムからなる複数
の厚さ０．４ｍｍのリード端子との間にそれぞれ厚さ３
０μｍのＡｌ−７．５％Ｓｉ箔を挟んでこれらを重ね、
これらに２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中で６
３０℃、３０分間加熱して、リード端子を基板の表面端
部に接着した。
基板を酸素雰囲気中で１３００℃、１時間熱処理し、基
板の表裏両面に酸化層であるＡｌ2Ｏ3層を形成した。次
いで厚膜回路が形成されるＡｌＮ基板の表面部分及び裏
面全体にＳｉＯ2ゾルを塗布した後、３００℃で１時間
乾燥させ、続いて９００℃で１時間焼成することによ
り、ＡｌＮ基板の表面部分及び裏面全体にＳｉＯ2層を
形成した。表面部分のＳｉＯ2層の上に実施例１と同様
にＡｕペーストを印刷乾燥して焼成し、かつＲｕＯ2系
厚膜抵抗体ペーストを印刷乾燥して焼成することによ
り、厚膜回路基板を得た。次にこの基板のＳｉＯ2層の
形成していない表面端部と、アルミニウムからなる複数
の厚さ０．４ｍｍのリード端子との間にそれぞれ厚さ３
０μｍのＡｌ−７．５％Ｓｉ箔を挟んでこれらを重ね、
これらに２ｋｇｆ／ｃｍ2の荷重を加えて真空炉中で６
３０℃、３０分間加熱して、リード端子を基板の表面端
部に接着した。
【００２１】図６に示すように、これによりＡｌＮ基板
４１の表面に酸化層４２を介してＳｉＯ2層４３が形成
され、その基板表面に厚膜抵抗体１２ａを有する厚膜回
路１２が形成され、かつ基板４１の表面端部に複数のリ
ード端子１３が接着されたハイブリッドＩＣ用基板５０
が得られた。この基板５０の厚膜回路１２に更に実施例
１と同様にして半導体チップ１４及びチップコンデンサ
１５を実装した。このハイブリッドＩＣ用基板５０は熱
伝導率が１００〜１８０Ｗ／ｍ・ＫのＡｌＮを回路形成
用基板に用いるため、熱伝導率が２０Ｗ／ｍ・Ｋ程度の
Ａｌ2Ｏ3を回路形成用基板に用いた実施例１のものよ
り、放熱性に優れる。
４１の表面に酸化層４２を介してＳｉＯ2層４３が形成
され、その基板表面に厚膜抵抗体１２ａを有する厚膜回
路１２が形成され、かつ基板４１の表面端部に複数のリ
ード端子１３が接着されたハイブリッドＩＣ用基板５０
が得られた。この基板５０の厚膜回路１２に更に実施例
１と同様にして半導体チップ１４及びチップコンデンサ
１５を実装した。このハイブリッドＩＣ用基板５０は熱
伝導率が１００〜１８０Ｗ／ｍ・ＫのＡｌＮを回路形成
用基板に用いるため、熱伝導率が２０Ｗ／ｍ・Ｋ程度の
Ａｌ2Ｏ3を回路形成用基板に用いた実施例１のものよ
り、放熱性に優れる。
【００２２】なお、上記実施例２〜実施例４ではＡｌ2
Ｏ3基板とアルミニウム板とを接着した後に、アルミニ
ウムのリード端子を接着したが、これらの接着は同時に
行ってもよい。また、放熱性セラミック基板はＡｌ2Ｏ3
基板及びＡｌＮ基板に限らず、ＳｉＣ基板でもよい。実
施例５のようにＡｌＮ基板を第２、第３及び第４のハイ
ブリッドＩＣ用基板に用いることもできる。この場合に
は、ＡｌＮ基板の表面熱酸化処理と回路形成面にＳｉＯ
2層はそれぞれ必要であるが、そのアルミニウム板に接
着する面にはＳｉＯ2層は不要である。また、Ａｌ−Ｓ
ｉ系ろう材として、Ａｌ−７．５％Ｓｉ箔を例示した
が、これ以外にＡｌ−１３％Ｓｉ、Ａｌ−９．５％Ｓｉ
−１．０％Ｍｇ、Ａｌ−７．５％Ｓｉ−１０％Ｇｅ等か
らなる箔を用いることもできる。更に、厚膜回路をＡｕ
ペーストをスクリーン印刷してＡｕ系金属により形成し
たが、Ａｇペースト、Ａｇ−Ｐｄペースト又はＣｕペー
ストをスクリーン印刷してＡｇ系又はＣｕ系金属により
形成してもよい。
Ｏ3基板とアルミニウム板とを接着した後に、アルミニ
ウムのリード端子を接着したが、これらの接着は同時に
行ってもよい。また、放熱性セラミック基板はＡｌ2Ｏ3
基板及びＡｌＮ基板に限らず、ＳｉＣ基板でもよい。実
施例５のようにＡｌＮ基板を第２、第３及び第４のハイ
ブリッドＩＣ用基板に用いることもできる。この場合に
は、ＡｌＮ基板の表面熱酸化処理と回路形成面にＳｉＯ
2層はそれぞれ必要であるが、そのアルミニウム板に接
着する面にはＳｉＯ2層は不要である。また、Ａｌ−Ｓ
ｉ系ろう材として、Ａｌ−７．５％Ｓｉ箔を例示した
が、これ以外にＡｌ−１３％Ｓｉ、Ａｌ−９．５％Ｓｉ
−１．０％Ｍｇ、Ａｌ−７．５％Ｓｉ−１０％Ｇｅ等か
らなる箔を用いることもできる。更に、厚膜回路をＡｕ
ペーストをスクリーン印刷してＡｕ系金属により形成し
たが、Ａｇペースト、Ａｇ−Ｐｄペースト又はＣｕペー
ストをスクリーン印刷してＡｇ系又はＣｕ系金属により
形成してもよい。
【００２３】
【発明の効果】以上述べたように、従来のタングステン
の厚膜回路が形成されるハイブリッドＩＣ用基板と比べ
て、本発明のハイブリッドＩＣ用基板はＡｕ又はＡｇペ
ーストをセラミック基板表面に印刷乾燥した後、厚膜抵
抗体ペーストを塗布乾燥して同時焼成しても、或いは厚
膜抵抗体ペーストを基板表面に塗布乾燥し焼成した後、
Ｃｕペーストを印刷乾燥しＮ2雰囲気中で焼成しても、
厚膜回路が酸化せず、しかもリード端子の接着温度が厚
膜回路及び厚膜抵抗体を形成するときの温度よりも低い
ため、リード端子接着時に厚膜回路及び厚膜抵抗体が熱
変質することがない。またＡｕ，Ａｇ又はＣｕの厚膜導
体はＷの厚膜導体に比べて抵抗値が小さく、高周波用の
回路基板に利用可能な利点もある。更に厚膜回路を形成
したＡｌ2Ｏ3基板の裏面にアルミニウム板又はアルミニ
ウム板，放熱フィンを接着すれば、Ａｌ2Ｏ3基板に実装
された電子部品の熱をより効率的に放散し、放熱性の高
い基板が得られる。
の厚膜回路が形成されるハイブリッドＩＣ用基板と比べ
て、本発明のハイブリッドＩＣ用基板はＡｕ又はＡｇペ
ーストをセラミック基板表面に印刷乾燥した後、厚膜抵
抗体ペーストを塗布乾燥して同時焼成しても、或いは厚
膜抵抗体ペーストを基板表面に塗布乾燥し焼成した後、
Ｃｕペーストを印刷乾燥しＮ2雰囲気中で焼成しても、
厚膜回路が酸化せず、しかもリード端子の接着温度が厚
膜回路及び厚膜抵抗体を形成するときの温度よりも低い
ため、リード端子接着時に厚膜回路及び厚膜抵抗体が熱
変質することがない。またＡｕ，Ａｇ又はＣｕの厚膜導
体はＷの厚膜導体に比べて抵抗値が小さく、高周波用の
回路基板に利用可能な利点もある。更に厚膜回路を形成
したＡｌ2Ｏ3基板の裏面にアルミニウム板又はアルミニ
ウム板，放熱フィンを接着すれば、Ａｌ2Ｏ3基板に実装
された電子部品の熱をより効率的に放散し、放熱性の高
い基板が得られる。
【図１】本発明の第１のリード端子付き厚膜ハイブリッ
ドＩＣ用基板の断面図。
ドＩＣ用基板の断面図。
【図２】本発明の第２のリード端子付き厚膜ハイブリッ
ドＩＣ用基板の断面図。
ドＩＣ用基板の断面図。
【図３】本発明の第３のリード端子付き厚膜ハイブリッ
ドＩＣ用基板の断面図。
ドＩＣ用基板の断面図。
【図４】本発明の第４のリード端子付き厚膜ハイブリッ
ドＩＣ用基板の平面図。
ドＩＣ用基板の平面図。
【図５】図４のＡ−Ａ線断面図。
【図６】本発明の別の第１のリード端子付き厚膜ハイブ
リッドＩＣ用基板の断面図。
リッドＩＣ用基板の断面図。
１０，２０，３０，４０，５０ ハイブリッドＩＣ用基
板 １１ 第１放熱用セラミック基板（Ａｌ2Ｏ3基板） １１ａ スルーホール １２ 厚膜回路 １２ａ 厚膜抵抗体 １２ｂ アース回路 １３ リード端子 ２１ アルミニウム板 ２２ 第２放熱用セラミック基板（Ａｌ2Ｏ3基板） ２２ａ サーマルビア ３１ 放熱フィン ３２ 枠板 ４１ 第１放熱用セラミック基板（ＡｌＮ基板） ４２ 酸化層（Ａｌ2Ｏ3層） ４３ ＳｉＯ2層
板 １１ 第１放熱用セラミック基板（Ａｌ2Ｏ3基板） １１ａ スルーホール １２ 厚膜回路 １２ａ 厚膜抵抗体 １２ｂ アース回路 １３ リード端子 ２１ アルミニウム板 ２２ 第２放熱用セラミック基板（Ａｌ2Ｏ3基板） ２２ａ サーマルビア ３１ 放熱フィン ３２ 枠板 ４１ 第１放熱用セラミック基板（ＡｌＮ基板） ４２ 酸化層（Ａｌ2Ｏ3層） ４３ ＳｉＯ2層
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/03 Ｌ 7511−4Ｅ 1/05 Ｚ
Claims (7)
- 【請求項１】 第１放熱用セラミック基板(11,41)の表
面に厚膜抵抗体(12a)を含むＡｕ系，Ａｇ系又はＣｕ系
金属からなる厚膜回路(12)が形成され、かつ前記基板(1
1,41)の表面端部に前記厚膜回路(12)に電気的に接続す
るためのアルミニウムからなるリード端子(13)がＡｌ−
Ｓｉ系ろう材を介して接着されたリード端子付き厚膜ハ
イブリッドＩＣ用基板。 - 【請求項２】 第１放熱用セラミック基板(11,41)とア
ルミニウム板(21)と第２放熱用セラミック基板(22)とが
それぞれＡｌ−Ｓｉ系ろう材を介してこの順に積層接着
され、 前記第１放熱用セラミック基板(11,41)の表面に厚膜抵
抗体(12a)を含むＡｕ系，Ａｇ系又はＣｕ系金属からな
る厚膜回路(12)が形成され、前記第１放熱用セラミック
基板(11,41)の表面端部に前記厚膜回路(12)に電気的に
接続するためのアルミニウムからなるリード端子(13)が
Ａｌ−Ｓｉ系ろう材を介して接着されたリード端子付き
厚膜ハイブリッドＩＣ用基板。 - 【請求項３】 第１放熱用セラミック基板(11,41)とア
ルミニウム板(21)と第２放熱用セラミック基板(22)とが
それぞれＡｌ−Ｓｉ系ろう材を介してこの順に積層接着
され、 前記第１放熱用セラミック基板(11,41)の表面に厚膜抵
抗体(12a)を含むＡｕ系，Ａｇ系又はＣｕ系金属からな
る厚膜回路(12)が形成され、前記第１放熱用セラミック
基板(11,41)の表面端部に前記厚膜回路(12)に電気的に
接続するためのアルミニウムからなるリード端子(13)が
Ａｌ−Ｓｉ系ろう材を介して接着され、かつ前記第２放
熱用セラミック基板(22)の裏面に放熱フィン(31)が接着
されたリード端子付き厚膜ハイブリッドＩＣ用基板。 - 【請求項４】 第１放熱用セラミック基板(11,41)の表
面中央部に厚膜抵抗体(12a)を含むＡｕ系，Ａｇ系又は
Ｃｕ系金属からなる厚膜回路(12)が形成され、前記放熱
用セラミック基板(11,41)の表面端部に前記厚膜回路(1
2)に電気的に接続するためのアルミニウムからなるリー
ド端子(13)がＡｌ−Ｓｉ系ろう材を介して接着され、前
記厚膜回路(12)及びリード端子(13)に電気的に絶縁する
ように前記放熱用セラミック基板(11,41)の表面周縁部
にアルミニウムからなる枠板(32)がＡｌ−Ｓｉ系ろう材
を介して接着され、前記放熱用セラミック基板(11,41)
の裏面全体にアルミニウム板(21)がＡｌ−Ｓｉ系ろう材
を介して接着されたリード端子付き厚膜ハイブリッドＩ
Ｃ用基板。 - 【請求項５】 第１放熱用セラミック基板(11,41)の表
面中央部に形成された厚膜回路(12)のうちのアース回路
(12b)とアルミニウム板(21)とを電気的に接続するスル
ーホール(11a)が前記放熱用セラミック基板(11,41)に形
成された請求項４記載のリード端子付き厚膜ハイブリッ
ドＩＣ用基板。 - 【請求項６】 第１放熱用セラミック基板(11,41)がＡ
ｌ2Ｏ3基板、ＳｉＣ基板又は基板を酸化処理後基板表面
がＳｉＯ2層で被覆されたＡｌＮ基板である請求項１な
いし５いずれか記載のリード端子付き厚膜ハイブリッド
ＩＣ用基板。 - 【請求項７】 第１及び第２放熱用セラミック基板(11,
41,21)がそれぞれＡｌ2Ｏ3基板、ＳｉＣ基板又は基板を
酸化処理後基板表面がＳｉＯ2層で被覆されたＡｌＮ基
板である請求項２又は３記載のリード端子付き厚膜ハイ
ブリッドＩＣ用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154848A JPH0823052A (ja) | 1994-07-06 | 1994-07-06 | リード端子付き厚膜ハイブリッドｉｃ用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154848A JPH0823052A (ja) | 1994-07-06 | 1994-07-06 | リード端子付き厚膜ハイブリッドｉｃ用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823052A true JPH0823052A (ja) | 1996-01-23 |
Family
ID=15593227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6154848A Withdrawn JPH0823052A (ja) | 1994-07-06 | 1994-07-06 | リード端子付き厚膜ハイブリッドｉｃ用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823052A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246077A (ja) * | 2008-03-31 | 2009-10-22 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
| JP2013080936A (ja) * | 2012-11-22 | 2013-05-02 | Tohoku Univ | 炭化珪素基板、半導体装置及び配線基板 |
| JP2014187812A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Lighting & Technology Corp | 電源回路及び照明装置 |
-
1994
- 1994-07-06 JP JP6154848A patent/JPH0823052A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246077A (ja) * | 2008-03-31 | 2009-10-22 | Sumitomo Metal Electronics Devices Inc | セラミックパッケージ |
| JP2013080936A (ja) * | 2012-11-22 | 2013-05-02 | Tohoku Univ | 炭化珪素基板、半導体装置及び配線基板 |
| JP2014187812A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Lighting & Technology Corp | 電源回路及び照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0823145A (ja) | ハイブリッドｉｃ用基板 | |
| JP2003133662A (ja) | セラミック回路基板 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JPH0823052A (ja) | リード端子付き厚膜ハイブリッドｉｃ用基板 | |
| JP3520540B2 (ja) | 多層基板 | |
| JPH0570954B2 (ja) | ||
| JP3588315B2 (ja) | 半導体素子モジュール | |
| JP2000183253A (ja) | 半導体素子収納用パッケージ | |
| JP3164751B2 (ja) | 多層薄膜配線基板 | |
| JP2000340716A (ja) | 配線基板 | |
| JP2506270B2 (ja) | 高熱伝導性回路基板及び高熱伝導性外囲器 | |
| JP2703426B2 (ja) | 回路基板 | |
| JPH11289037A (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JPH06196585A (ja) | 回路基板 | |
| JP2000077583A (ja) | 電子部品用パッケージおよびその製造方法 | |
| JP2001332651A (ja) | 電子部品搭載用基板 | |
| JPH07211822A (ja) | 半導体素子収納用パッケージ | |
| JP2005252121A (ja) | 半導体素子収納用パッケージ及びその製造方法 | |
| JP2000236034A (ja) | 電子部品用パッケージ | |
| JP3561197B2 (ja) | 配線基板 | |
| JP2724075B2 (ja) | 窒化アルミニウム質焼結体への金属層の被着方法 | |
| JPH0864925A (ja) | チップ型電子部品及びその実装方法 | |
| JP3640238B2 (ja) | 放熱用金属板およびそれを用いた電子部品用パッケージ | |
| JP3420362B2 (ja) | 半導体装置の実装構造 | |
| JP2000133756A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |