JPH0823170A - セラミック多層基板及びその製造方法 - Google Patents
セラミック多層基板及びその製造方法Info
- Publication number
- JPH0823170A JPH0823170A JP15585194A JP15585194A JPH0823170A JP H0823170 A JPH0823170 A JP H0823170A JP 15585194 A JP15585194 A JP 15585194A JP 15585194 A JP15585194 A JP 15585194A JP H0823170 A JPH0823170 A JP H0823170A
- Authority
- JP
- Japan
- Prior art keywords
- melting point
- point conductive
- conductive paste
- high melting
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 本発明はセラミック多層基板及びその製造方
法に関し、低融点で低抵抗の導電材料を含浸させた高融
点導電材料のビアに孔を残存させないことを目的とす
る。 【構成】 セラミック多層基板２５は、セラミック層２
１と、このセラミック層２１の厚さ方向に貫通するビア
２６と、を有し、ビア２６を、高融点導電材料となるＷ
に、このＷより低い融点で、該Ｗより低い電気抵抗であ
る低融点低抵抗材料となるＣｕを含浸し、ビア２６に、
セラミック層２１の面方向に向かって所定の厚さを保持
して突出する突出部２６ａを設けて構成する。
法に関し、低融点で低抵抗の導電材料を含浸させた高融
点導電材料のビアに孔を残存させないことを目的とす
る。 【構成】 セラミック多層基板２５は、セラミック層２
１と、このセラミック層２１の厚さ方向に貫通するビア
２６と、を有し、ビア２６を、高融点導電材料となるＷ
に、このＷより低い融点で、該Ｗより低い電気抵抗であ
る低融点低抵抗材料となるＣｕを含浸し、ビア２６に、
セラミック層２１の面方向に向かって所定の厚さを保持
して突出する突出部２６ａを設けて構成する。
Description
【０００１】
【産業上の利用分野】本発明は、基板に立体的な配線層
を形成するセラミック多層基板およびセラミック多層基
板の製造方法に関する。
を形成するセラミック多層基板およびセラミック多層基
板の製造方法に関する。
【０００２】近年、セラミック多層基板のセラミック材
料には酸化アルミニウムまたは窒化アルミニウム（Ａｌ
Ｎ）等の高い焼成温度のセラミックが、セラミック多層
基板の導電材料には、タングステン（Ｗ）またはモリブ
デン（Ｍｏ）等の高融点導電材料が使用されている。
料には酸化アルミニウムまたは窒化アルミニウム（Ａｌ
Ｎ）等の高い焼成温度のセラミックが、セラミック多層
基板の導電材料には、タングステン（Ｗ）またはモリブ
デン（Ｍｏ）等の高融点導電材料が使用されている。
【０００３】高融点導電材料が使用される理由は、焼成
温度が１５００〜１６００℃または１８００℃である上
記セラミック材料と、同時焼成を可能とするからであ
る。
温度が１５００〜１６００℃または１８００℃である上
記セラミック材料と、同時焼成を可能とするからであ
る。
【０００４】しかしながら、Ｗ、Ｍｏ等の高融点導電材
料は、上記焼成温度より低融点導電材料である銅（Ｃ
ｕ）、銀（Ａｇ）、金（Ａｕ）などに比べて、電気抵抗
が高いという欠点を有している。
料は、上記焼成温度より低融点導電材料である銅（Ｃ
ｕ）、銀（Ａｇ）、金（Ａｕ）などに比べて、電気抵抗
が高いという欠点を有している。
【０００５】このため、セラミック多層基板の導電材料
には、融点を高くし、かつ、電気抵抗を低くすることが
要求されている。
には、融点を高くし、かつ、電気抵抗を低くすることが
要求されている。
【０００６】
【従来の技術】従来のセラミック多層基板としては、配
線パターンの高融点導電材料の電気抵抗を低減させるた
め、同時焼成された配線パターンを多孔質化し、この配
線パターンの孔に電気抵抗の低いＣｕまたはＡｇなどを
含浸させたものが知られている（特開平４−２１７３９
３号公報参照）。
線パターンの高融点導電材料の電気抵抗を低減させるた
め、同時焼成された配線パターンを多孔質化し、この配
線パターンの孔に電気抵抗の低いＣｕまたはＡｇなどを
含浸させたものが知られている（特開平４−２１７３９
３号公報参照）。
【０００７】このようなセラミック多層基板の製造方法
は、以下のようになされていた。
は、以下のようになされていた。
【０００８】まず、高融点導電材料のペーストとして、
Ｗ粉末、エチルセルロースおよびテレピネオールの混合
液にテレフタル酸の粉末を混ぜたものを準備する。
Ｗ粉末、エチルセルロースおよびテレピネオールの混合
液にテレフタル酸の粉末を混ぜたものを準備する。
【０００９】次に、この高融点導電材料のペーストを用
いて、セラミック多層基板の配線パターンを印刷して焼
成を行う。
いて、セラミック多層基板の配線パターンを印刷して焼
成を行う。
【００１０】この結果、上記ペースト中に混ざっていた
テレフタル酸の粉末が昇華し、焼成後の配線パターンが
多孔質化する。
テレフタル酸の粉末が昇華し、焼成後の配線パターンが
多孔質化する。
【００１１】次いで、配線パターンの孔にＣｕを含浸さ
せる。この結果、セラミック多層基板の配線パターンの
電気抵抗を低減させるものであった。
せる。この結果、セラミック多層基板の配線パターンの
電気抵抗を低減させるものであった。
【００１２】
【発明が解決しようとする課題】しかしながら、上記配
線パターンの電気抵抗を低減させるセラミック多層基板
の製造方法を、セラミック多層基板のビアの電気抵抗の
低減化に利用すると、図１０に示すように、製造された
セラミック多層基板１００には、ビア１０１とセラミッ
ク層１０２との間に、テレフタル酸の粉末が昇華した孔
１０３が残存していた。
線パターンの電気抵抗を低減させるセラミック多層基板
の製造方法を、セラミック多層基板のビアの電気抵抗の
低減化に利用すると、図１０に示すように、製造された
セラミック多層基板１００には、ビア１０１とセラミッ
ク層１０２との間に、テレフタル酸の粉末が昇華した孔
１０３が残存していた。
【００１３】どのような製造過程において、孔１０３が
残存するのかを、以下、図１１〜図１６を参照して説明
する。
残存するのかを、以下、図１１〜図１６を参照して説明
する。
【００１４】まず、テレフタル酸の粉末とバインダーの
エチルセルロースと溶剤のテレピネオールとのペースト
にＷ粉末を混ぜて高融点導電ペーストを作製する。
エチルセルロースと溶剤のテレピネオールとのペースト
にＷ粉末を混ぜて高融点導電ペーストを作製する。
【００１５】次に、図１１に示すように、ＡｌＮグリー
ンシート１０７を所望の大きさに打ち抜き、ビアホール
１０６を形成する。このビアホール１０６内に上記高融
点導電ペーストを充填する。
ンシート１０７を所望の大きさに打ち抜き、ビアホール
１０６を形成する。このビアホール１０６内に上記高融
点導電ペーストを充填する。
【００１６】この高融点導電ペーストの充填体１０４の
表裏面には、ピンホールのような穴１０５が形成されて
いる。この穴１０５を残した状態で、焼成が行われる
と、穴１０５から機械的クラックが発生する虞がある。
表裏面には、ピンホールのような穴１０５が形成されて
いる。この穴１０５を残した状態で、焼成が行われる
と、穴１０５から機械的クラックが発生する虞がある。
【００１７】このため、穴１０５を埋める必要がある。
図１２に示すように、高融点導電ペーストの充填体１０
４の表裏面を被覆するように、高融点導電ペーストのパ
ッド１０８を印刷して、穴１０５を埋めた。
図１２に示すように、高融点導電ペーストの充填体１０
４の表裏面を被覆するように、高融点導電ペーストのパ
ッド１０８を印刷して、穴１０５を埋めた。
【００１８】次に、図１２に示すグリーンシート１０７
を多層に積層して、図１３に示す積層体を作製した。こ
のとき、各高融点導電ペーストの充填体１０４および各
高融点導電ペーストのパッド１０７は一体化し、各ビア
ホール１０６内に、高融点導電ペーストのビア１０９が
形成される。
を多層に積層して、図１３に示す積層体を作製した。こ
のとき、各高融点導電ペーストの充填体１０４および各
高融点導電ペーストのパッド１０７は一体化し、各ビア
ホール１０６内に、高融点導電ペーストのビア１０９が
形成される。
【００１９】この積層体の一部拡大図を図１４に示す。
高融点導電ペーストのビア１０９中には、テレフタル酸
の粉末１１０が混ざっている。
高融点導電ペーストのビア１０９中には、テレフタル酸
の粉末１１０が混ざっている。
【００２０】そして、積層の際の加圧で、高融点導電ペ
ーストのビア１０９の突出部１０９ａは、各グリーンシ
ート１０７同士に挟まれている。この結果、高融点導電
ペーストのビア１０９の突出部１０９ａ中のテレフタル
酸の粉末１１０ａが各グリーンシート１０７同士に押し
つぶされ、尖鋭状に形成されている。
ーストのビア１０９の突出部１０９ａは、各グリーンシ
ート１０７同士に挟まれている。この結果、高融点導電
ペーストのビア１０９の突出部１０９ａ中のテレフタル
酸の粉末１１０ａが各グリーンシート１０７同士に押し
つぶされ、尖鋭状に形成されている。
【００２１】この後、図１４の積層体を窒素雰囲気中に
て脱脂し、続いて、窒素雰囲気にて焼成を行う。
て脱脂し、続いて、窒素雰囲気にて焼成を行う。
【００２２】焼成後のセラミック多層基板１１１の一部
拡大図を図１５に示す。このセラミック多層基板１１１
の金属化したビア１１３中には、テレフタル酸の粉末１
１０、１１０ａが昇華した多数の孔１１２、１１２ａが
形成されている。
拡大図を図１５に示す。このセラミック多層基板１１１
の金属化したビア１１３中には、テレフタル酸の粉末１
１０、１１０ａが昇華した多数の孔１１２、１１２ａが
形成されている。
【００２３】すなわち、上記尖鋭状に形成されたテレフ
タル酸の粉末１１０ａも昇華し、孔１１２ａが形成され
る。
タル酸の粉末１１０ａも昇華し、孔１１２ａが形成され
る。
【００２４】次に、ビア１１３上に、Ｃｕペレットを載
せ、還元雰囲気中にて、熱処理を行う。この結果、図１
６に示すように、多数の孔１１１にＣｕ１１２が含浸さ
れる。
せ、還元雰囲気中にて、熱処理を行う。この結果、図１
６に示すように、多数の孔１１１にＣｕ１１２が含浸さ
れる。
【００２５】しかしながら、上記尖鋭状に形成されたテ
レフタル酸の粉末１０９ａが昇華した孔１１２ａには、
Ｃｕが充填され難い。
レフタル酸の粉末１０９ａが昇華した孔１１２ａには、
Ｃｕが充填され難い。
【００２６】この理由は、Ｃｕは、セラミック材料との
濡れ性が悪く、大部分の表面積がセラミック層１０２で
囲まれた孔１１２ａには、Ｃｕが含浸し難いからであ
る。
濡れ性が悪く、大部分の表面積がセラミック層１０２で
囲まれた孔１１２ａには、Ｃｕが含浸し難いからであ
る。
【００２７】以上説明したように、図１６に示す従来の
セラミック多層基板１１１にあっては、低融点で低抵抗
の導電材料を含浸させた高融点導電材料のビア１１３に
孔１１２ａが残存して製造されると課題があった。
セラミック多層基板１１１にあっては、低融点で低抵抗
の導電材料を含浸させた高融点導電材料のビア１１３に
孔１１２ａが残存して製造されると課題があった。
【００２８】そして、製造されたセラミック多層基板１
１１に孔１１２ａが残存すると、その気密性が問題とな
る。
１１に孔１１２ａが残存すると、その気密性が問題とな
る。
【００２９】すなわち、セラミック多層基板１１１に電
子部品を搭載するときに、残存した孔１１２ａから機械
的クラックが発生することがあり、セラミック多層基板
１１１の信頼性が損なわれてしまうものであった。
子部品を搭載するときに、残存した孔１１２ａから機械
的クラックが発生することがあり、セラミック多層基板
１１１の信頼性が損なわれてしまうものであった。
【００３０】そこで、本発明は上記課題に鑑みなされた
もので、低融点で低抵抗の導電材料を含浸させた高融点
導電材料のビアに孔を残存させないセラミック多層基板
およびその製造方法を提供することを、その目的とす
る。
もので、低融点で低抵抗の導電材料を含浸させた高融点
導電材料のビアに孔を残存させないセラミック多層基板
およびその製造方法を提供することを、その目的とす
る。
【００３１】
【課題を解決するための手段】上記課題は、以下の発明
の構成で解決される。
の構成で解決される。
【００３２】請求項１の発明は、セラミック層と、この
セラミック層の厚さ方向に貫通するビアとを有するセラ
ミック多層基板において、上記ビアを、高融点導電材料
に、この高融点導電材料より低い融点で、該高融点導電
材料より低い電気抵抗である低融点低抵抗材料を含浸し
て構成し、上記ビアに、上記セラミック層の面方向に所
定の厚さを保持して突出する突出部を設ける構成とした
ことを特徴とするものである。
セラミック層の厚さ方向に貫通するビアとを有するセラ
ミック多層基板において、上記ビアを、高融点導電材料
に、この高融点導電材料より低い融点で、該高融点導電
材料より低い電気抵抗である低融点低抵抗材料を含浸し
て構成し、上記ビアに、上記セラミック層の面方向に所
定の厚さを保持して突出する突出部を設ける構成とした
ことを特徴とするものである。
【００３３】また、請求項２の発明は、ビアホールが形
成されたグリーンシートの該ビアホールに、該グリーン
シートの焼成中に昇華する粉末を有する高融点導電ペー
ストを充填し、高融点導電ペーストの充填体を形成する
工程と、上記グリーンシートと同時焼成が可能であり、
該グリーンシートと熱膨張係数が同等であり、上記ビア
ホールの直径より大きい孔を有し、所定厚さを有するス
ペーサを形成し、該スペーサを、上記高融点導電ペース
トの充填体を上記孔が囲むように上記グリーンシート上
に設ける工程と、上記スペーサの孔に、上記高融点導電
ペーストと同じ組成の高融点導電ペーストを充填し、高
融点導電ペーストのパッドを形成する工程と、上記グリ
ーンシートに、高融点の導電ペーストの充填体、スペー
サおよび高融点導電ペーストのパッドを形成したもの
を、複数作製し、この複数作製されたものを重ね合わせ
て、加圧しながら積層して、積層体を得る工程と、この
積層体を焼成し、上記粉末を昇華させ、高融点導電ペー
ストの充填体および高融点導電ペーストのパッドを、多
孔質となったビアに形成する工程と、この多孔質となっ
たビアに、上記高融点導電ペーストより低い融点で、該
高融点導電ペーストより低い電気抵抗である低融点低抵
抗材料を含浸させる工程と、を含む構成としたことを特
徴とするセラミック多層基板の製造方法である。
成されたグリーンシートの該ビアホールに、該グリーン
シートの焼成中に昇華する粉末を有する高融点導電ペー
ストを充填し、高融点導電ペーストの充填体を形成する
工程と、上記グリーンシートと同時焼成が可能であり、
該グリーンシートと熱膨張係数が同等であり、上記ビア
ホールの直径より大きい孔を有し、所定厚さを有するス
ペーサを形成し、該スペーサを、上記高融点導電ペース
トの充填体を上記孔が囲むように上記グリーンシート上
に設ける工程と、上記スペーサの孔に、上記高融点導電
ペーストと同じ組成の高融点導電ペーストを充填し、高
融点導電ペーストのパッドを形成する工程と、上記グリ
ーンシートに、高融点の導電ペーストの充填体、スペー
サおよび高融点導電ペーストのパッドを形成したもの
を、複数作製し、この複数作製されたものを重ね合わせ
て、加圧しながら積層して、積層体を得る工程と、この
積層体を焼成し、上記粉末を昇華させ、高融点導電ペー
ストの充填体および高融点導電ペーストのパッドを、多
孔質となったビアに形成する工程と、この多孔質となっ
たビアに、上記高融点導電ペーストより低い融点で、該
高融点導電ペーストより低い電気抵抗である低融点低抵
抗材料を含浸させる工程と、を含む構成としたことを特
徴とするセラミック多層基板の製造方法である。
【００３４】また、請求項３の発明は、上記スペーサ
を、上記グリーンシートと同じ組成のペースト、また
は、上記グリーンシートと同じ組成のグリーンシートで
構成することを特徴とするセラミック多層基板の製造方
法である。
を、上記グリーンシートと同じ組成のペースト、また
は、上記グリーンシートと同じ組成のグリーンシートで
構成することを特徴とするセラミック多層基板の製造方
法である。
【００３５】
【作用】上述のように、請求項１の発明のセラミック多
層基板は、ビアを、高融点導電材料に、この高融点導電
材料より低い融点で、該高融点導電材料より低い電気抵
抗である低融点低抵抗材料を含浸して構成し、ビアに、
セラミック層の面方向に所定の厚さを保持して突出する
突出部を設ける構成としたので、ビアの電気抵抗を高融
点導電材料だけのものより低減し、かつ、ビアの突出部
の先端を尖鋭状とならないように作用する。
層基板は、ビアを、高融点導電材料に、この高融点導電
材料より低い融点で、該高融点導電材料より低い電気抵
抗である低融点低抵抗材料を含浸して構成し、ビアに、
セラミック層の面方向に所定の厚さを保持して突出する
突出部を設ける構成としたので、ビアの電気抵抗を高融
点導電材料だけのものより低減し、かつ、ビアの突出部
の先端を尖鋭状とならないように作用する。
【００３６】また、請求項２の発明のセラミック多層基
板の製造方法は、グリーンシートと同時焼成が可能であ
り、該グリーンシートと熱膨張係数が同等であり、ビア
ホールの直径より大きい孔を有し、所定厚さを有するス
ペーサを形成し、該スペーサを、高融点導電ペーストの
充填体を孔が囲むようにグリーンシート上に設ける工程
を含む構成とした。
板の製造方法は、グリーンシートと同時焼成が可能であ
り、該グリーンシートと熱膨張係数が同等であり、ビア
ホールの直径より大きい孔を有し、所定厚さを有するス
ペーサを形成し、該スペーサを、高融点導電ペーストの
充填体を孔が囲むようにグリーンシート上に設ける工程
を含む構成とした。
【００３７】このため、高融点導電ペーストのパッド
は、積層体を得る工程の際に、グリーンシート同士に挟
まれるが、スペーサが介在するので、パッド中の粉末は
グリーンシートに押しつぶされず、パッドの先端を尖鋭
状に形成しないように作用する。
は、積層体を得る工程の際に、グリーンシート同士に挟
まれるが、スペーサが介在するので、パッド中の粉末は
グリーンシートに押しつぶされず、パッドの先端を尖鋭
状に形成しないように作用する。
【００３８】また、請求項３の発明のセラミック多層基
板の製造方法は、スペーサを、グリーンシートと同じ組
成のペースト、または、グリーンシートと同じ組成のグ
リーンシートで構成するので、積層体を焼成するとき
に、一体のセラミック層となるように作用する。
板の製造方法は、スペーサを、グリーンシートと同じ組
成のペースト、または、グリーンシートと同じ組成のグ
リーンシートで構成するので、積層体を焼成するとき
に、一体のセラミック層となるように作用する。
【００３９】
【実施例】図１に、本発明のセラミック多層基板の一実
施例の断面図を示す。
施例の断面図を示す。
【００４０】このセラミック多層基板２５は、セラミッ
ク層２１と、このセラミック層２１の厚さ方向に貫通す
るビア２６と、を有し、ビア２６を、高融点導電材料と
なるＷに、このＷより低い融点で、該Ｗより低い電気抵
抗である低融点低抵抗材料となるＣｕを含浸し、ビア２
６に、セラミック層２１の面方向に向かって所定の厚さ
を保持して突出する突出部２６ａを設けるものである。
ク層２１と、このセラミック層２１の厚さ方向に貫通す
るビア２６と、を有し、ビア２６を、高融点導電材料と
なるＷに、このＷより低い融点で、該Ｗより低い電気抵
抗である低融点低抵抗材料となるＣｕを含浸し、ビア２
６に、セラミック層２１の面方向に向かって所定の厚さ
を保持して突出する突出部２６ａを設けるものである。
【００４１】以下、このセラミック多層基板の製造方法
を図２〜図８を参照して説明する。
を図２〜図８を参照して説明する。
【００４２】まず、母材としての粒径が１〜２μｍのＡ
ｌＮ粉末、焼結助剤、バインダ、可塑剤、分散剤および
溶剤を、ボールミルによって、所定時間混練して、スラ
リーとする。
ｌＮ粉末、焼結助剤、バインダ、可塑剤、分散剤および
溶剤を、ボールミルによって、所定時間混練して、スラ
リーとする。
【００４３】次に、上記スラリーをキャリアフィルム上
に流し出し、キャリアフィルム上にＡｌＮグリーンシー
トを成形する。この成形後、乾燥する。
に流し出し、キャリアフィルム上にＡｌＮグリーンシー
トを成形する。この成形後、乾燥する。
【００４４】乾燥したＡｌＮグリーンシート１２を所望
の大きさに打ち抜き、ビアホール１３を形成する。
の大きさに打ち抜き、ビアホール１３を形成する。
【００４５】図示していないが、ＡｌＮグリーンシート
１２上にＷの印刷ペーストをスクリーン印刷によって塗
布し、配線パターンを形成する。
１２上にＷの印刷ペーストをスクリーン印刷によって塗
布し、配線パターンを形成する。
【００４６】次いで、平均粒径が１５０μｍのテレフタ
ル酸の粉末５０ｇに対して、バインダーのエチルセルロ
ースを２ｇ、溶剤のテレピネオールを３０ｍｌ混合し、
ペースト状にする。
ル酸の粉末５０ｇに対して、バインダーのエチルセルロ
ースを２ｇ、溶剤のテレピネオールを３０ｍｌ混合し、
ペースト状にする。
【００４７】この後、３本のロールミルでミリングを行
い、テレフタル酸の粉末を２０〜３０μｍの粒径に調整
する。
い、テレフタル酸の粉末を２０〜３０μｍの粒径に調整
する。
【００４８】このロールミリングを行ったテレフタル酸
の粉末が入ったペーストにＷ粉末を混ぜて高融点導電ペ
ーストを作製する。
の粉末が入ったペーストにＷ粉末を混ぜて高融点導電ペ
ーストを作製する。
【００４９】次に、ＡｌＮグリーンシート１２のビアホ
ール１３内に上記高融点導電ペーストを充填する。
ール１３内に上記高融点導電ペーストを充填する。
【００５０】乾燥後、上記キャリアフィルムを剥離す
る。このとき、高融点導電ペーストの充填体１４の表面
およびその裏面にピンホールのような穴１５が形成され
ている（図２参照）。
る。このとき、高融点導電ペーストの充填体１４の表面
およびその裏面にピンホールのような穴１５が形成され
ている（図２参照）。
【００５１】次に、図３に示すように、ビアホール１３
の径の１．５〜２．０倍の径の孔１６−１を有し、Ａｌ
Ｎグリーンシート１２と同じ組成であり、スペーサとな
るＡｌＮペーストの層１６を、厚さ４０〜５０μｍに
て、ＡｌＮグリーンシート１２上に、高融点導電ペース
トの充填体１４を囲むように印刷する。
の径の１．５〜２．０倍の径の孔１６−１を有し、Ａｌ
Ｎグリーンシート１２と同じ組成であり、スペーサとな
るＡｌＮペーストの層１６を、厚さ４０〜５０μｍに
て、ＡｌＮグリーンシート１２上に、高融点導電ペース
トの充填体１４を囲むように印刷する。
【００５２】次いで、図４に示すように、ＡｌＮペース
トの層１６の孔１６−１内に、上記高融点導電ペースト
と同じペーストを、ＡｌＮペーストの層１６の厚さまで
充填し、高融点導電ペーストのパッド１７を形成する。
この結果、高融点導電ペーストの充填体１４の表面が被
覆され、穴１５が埋められる。
トの層１６の孔１６−１内に、上記高融点導電ペースト
と同じペーストを、ＡｌＮペーストの層１６の厚さまで
充填し、高融点導電ペーストのパッド１７を形成する。
この結果、高融点導電ペーストの充填体１４の表面が被
覆され、穴１５が埋められる。
【００５３】次に、最下層となる第１のグリーンシート
１２ａの裏面に、上記高融点導電ペーストと同じペース
トを印刷し、高融点導電ペーストのビアパッド１８を形
成する。
１２ａの裏面に、上記高融点導電ペーストと同じペース
トを印刷し、高融点導電ペーストのビアパッド１８を形
成する。
【００５４】４層のグリーンシート１２ａ、１２ｂ、１
２ｃ、１２ｄを順次積層し、６０℃で、１００ｋｇ／ｃ
ｍ2で２０分間熱圧着する。
２ｃ、１２ｄを順次積層し、６０℃で、１００ｋｇ／ｃ
ｍ2で２０分間熱圧着する。
【００５５】この結果、第１のＡｌＮグリーンシート１
２ａ、第１のＡｌＮペーストの層１６ａ、第２のＡｌＮ
グリーンシート１２ｂ、第２のＡｌＮペーストの層１６
ｂ、第３のＡｌＮグリーンシート１２ｃ、第３のＡｌＮ
ペーストの層１６ｃ、第４のＡｌＮグリーンシート１２
ｄが順次積層される。
２ａ、第１のＡｌＮペーストの層１６ａ、第２のＡｌＮ
グリーンシート１２ｂ、第２のＡｌＮペーストの層１６
ｂ、第３のＡｌＮグリーンシート１２ｃ、第３のＡｌＮ
ペーストの層１６ｃ、第４のＡｌＮグリーンシート１２
ｄが順次積層される。
【００５６】また、高融点導電ペーストのビアパッド１
８、第１の高融点導電ペーストの充填体１４ａ、第１の
高融点導電ペーストのパッド１７ａ、第２の高融点導電
ペーストの充填体１４ｂ、第２の高融点導電ペーストの
パッド１７ｂ、第３の高融点導電ペーストの充填体１４
ｃ、第３の高融点導電ペーストのパッド１７ｃ、第４の
高融点導電ペーストの充填体１４ｄ、第４の高融点導電
ペーストのパッド１７ｄが順次積層される。
８、第１の高融点導電ペーストの充填体１４ａ、第１の
高融点導電ペーストのパッド１７ａ、第２の高融点導電
ペーストの充填体１４ｂ、第２の高融点導電ペーストの
パッド１７ｂ、第３の高融点導電ペーストの充填体１４
ｃ、第３の高融点導電ペーストのパッド１７ｃ、第４の
高融点導電ペーストの充填体１４ｄ、第４の高融点導電
ペーストのパッド１７ｄが順次積層される。
【００５７】この際、第１の表面の穴１５ａ、第１の裏
面の穴１５ｂ、第２の表面の穴１５ｃ、第２の裏面の穴
１５ｄ、第３の表面の穴１５ｅ、第３の裏面の穴１５
ｆ、第４の表面の穴１５ｇおよび第３の裏面の穴１５ｈ
が埋められている（図５参照）。
面の穴１５ｂ、第２の表面の穴１５ｃ、第２の裏面の穴
１５ｄ、第３の表面の穴１５ｅ、第３の裏面の穴１５
ｆ、第４の表面の穴１５ｇおよび第３の裏面の穴１５ｈ
が埋められている（図５参照）。
【００５８】さらに、第１の高融点導電ペーストのビア
パッド１８、第１の高融点導電ペーストの充填体１４
ａ、第１の高融点導電ペーストのパッド１７ａ、第２の
高融点導電ペーストの充填体１４ｂ、第２の高融点導電
ペーストのパッド１７ｂ、第３の高融点導電ペーストの
充填体１４ｃ、第３の高融点導電ペーストのパッド１７
ｃ、第４の高融点導電ペーストの充填体１４ｄ、第２の
高融点導電ペースト１７ｄは、一体化し、高融点導電ペ
ーストのビア１９となる（図６参照）。
パッド１８、第１の高融点導電ペーストの充填体１４
ａ、第１の高融点導電ペーストのパッド１７ａ、第２の
高融点導電ペーストの充填体１４ｂ、第２の高融点導電
ペーストのパッド１７ｂ、第３の高融点導電ペーストの
充填体１４ｃ、第３の高融点導電ペーストのパッド１７
ｃ、第４の高融点導電ペーストの充填体１４ｄ、第２の
高融点導電ペースト１７ｄは、一体化し、高融点導電ペ
ーストのビア１９となる（図６参照）。
【００５９】そして、この高融点導電ペーストのビア１
９中には、テレフタル酸の粉末２０が混ざっている。
９中には、テレフタル酸の粉末２０が混ざっている。
【００６０】高融点導電ペーストのビア１９は、図６の
積層体の厚さ方向に貫通するビア本体部１９ａと、この
ビア本体部１９ａから所定の厚さで突出する突出部１９
ｂとからなる。
積層体の厚さ方向に貫通するビア本体部１９ａと、この
ビア本体部１９ａから所定の厚さで突出する突出部１９
ｂとからなる。
【００６１】この突出部１９ｂは、上記積層の際に、Ａ
ｌＮグリーンシート１２同士に挟まれるが、ＡｌＮペー
ストの層１６が介在するので、突出部１９ｂ中のテレフ
タル酸の粉末２０はＡｌＮグリーンシート１２に押しつ
ぶされず、突出部１９ｂの周縁部が尖鋭状に形成されな
い。
ｌＮグリーンシート１２同士に挟まれるが、ＡｌＮペー
ストの層１６が介在するので、突出部１９ｂ中のテレフ
タル酸の粉末２０はＡｌＮグリーンシート１２に押しつ
ぶされず、突出部１９ｂの周縁部が尖鋭状に形成されな
い。
【００６２】この後、図６の積層体を窒素雰囲気中にて
６００℃で脱脂（バインダ除去）を行い、続いて、窒素
雰囲気にて１８００℃で焼成を行う。
６００℃で脱脂（バインダ除去）を行い、続いて、窒素
雰囲気にて１８００℃で焼成を行う。
【００６３】この焼成によって、各ＡｌＮグリーンシー
ト１２はセラミック層２１となり、高融点導電ペースト
のビア１９は金属化したビア２６となり、図６の積層体
は図７に示すセラミック多層基板２２となる。
ト１２はセラミック層２１となり、高融点導電ペースト
のビア１９は金属化したビア２６となり、図６の積層体
は図７に示すセラミック多層基板２２となる。
【００６４】このセラミック多層基板２２のビア２６中
には、テレフタル酸の粉末２０が昇華した多数の孔２３
が形成されている。
には、テレフタル酸の粉末２０が昇華した多数の孔２３
が形成されている。
【００６５】次に、ビア２６上に、Ｃｕペレットを載
せ、還元雰囲気中にて、１１３０℃で２時間の熱処理を
行う。この結果、図８に示すように、全ての孔２３にＣ
ｕ２４が含浸される。
せ、還元雰囲気中にて、１１３０℃で２時間の熱処理を
行う。この結果、図８に示すように、全ての孔２３にＣ
ｕ２４が含浸される。
【００６６】このように、未含浸の孔２３の無いセラミ
ック多層基板２５が製造され、セラミック層２１内部に
は、図示しない配線層が多層に形成されている。
ック多層基板２５が製造され、セラミック層２１内部に
は、図示しない配線層が多層に形成されている。
【００６７】したがって、セラミック多層基板２５は、
ビア２６を、Ｗに、このＷより低い融点で、該Ｗより低
い電気抵抗であるＣｕ２４を含浸して構成したので、ビ
ア２６の電気抵抗をＷだけの場合より、低減させること
ができる。
ビア２６を、Ｗに、このＷより低い融点で、該Ｗより低
い電気抵抗であるＣｕ２４を含浸して構成したので、ビ
ア２６の電気抵抗をＷだけの場合より、低減させること
ができる。
【００６８】また、セラミック層２１の面方向に向かっ
て所定の厚さを保持して突出する突出部２６ａをビア２
６に設ける構成としたので、突出部２６ａの先端を尖鋭
状にさせないことができる。
て所定の厚さを保持して突出する突出部２６ａをビア２
６に設ける構成としたので、突出部２６ａの先端を尖鋭
状にさせないことができる。
【００６９】また、セラミック多層基板２５の製造方法
は、ＡｌＮグリーンシート１２と同時焼成が可能であ
り、該ＡｌＮグリーンシート１２と熱膨張係数が同等で
あり、ビアホール１３の直径より大きい孔１６−１を有
し、所定厚さを有するＡｌＮペーストの層１６を形成
し、高融点導電ペーストの充填体１４を孔１６−１が囲
むようにグリーンシート１２上に設ける工程を含む構成
とした。
は、ＡｌＮグリーンシート１２と同時焼成が可能であ
り、該ＡｌＮグリーンシート１２と熱膨張係数が同等で
あり、ビアホール１３の直径より大きい孔１６−１を有
し、所定厚さを有するＡｌＮペーストの層１６を形成
し、高融点導電ペーストの充填体１４を孔１６−１が囲
むようにグリーンシート１２上に設ける工程を含む構成
とした。
【００７０】このため、高融点導電ペーストのパッド１
７は、積層体を得る工程の際に、グリーンシート１２同
士に挟まれるが、所定厚さのＡｌＮペーストの層１６が
介在するので、パッド１７中のテレフタル酸の粉末２０
はグリーンシート１２に押しつぶされず、パッド１７の
先端を尖鋭状に形成しないようにすることができる。
７は、積層体を得る工程の際に、グリーンシート１２同
士に挟まれるが、所定厚さのＡｌＮペーストの層１６が
介在するので、パッド１７中のテレフタル酸の粉末２０
はグリーンシート１２に押しつぶされず、パッド１７の
先端を尖鋭状に形成しないようにすることができる。
【００７１】パッド１７中のテレフタル酸の粉末２０が
押しつぶされないので、焼成され、多孔質となったビア
２６の全ての孔２３に、Ｃｕ２４を含浸させることがで
きる。
押しつぶされないので、焼成され、多孔質となったビア
２６の全ての孔２３に、Ｃｕ２４を含浸させることがで
きる。
【００７２】Ｃｕ２４がビア２６の全ての孔２３に含浸
するため、セラミック多層基板２５に電子部品を搭載す
るときに、機械的クラックが発生しない。
するため、セラミック多層基板２５に電子部品を搭載す
るときに、機械的クラックが発生しない。
【００７３】したがって、セラミック多層基板２５の信
頼性が損なわれない。
頼性が損なわれない。
【００７４】次に、図１のセラミック多層基板２５を製
造する他の方法を説明する。この他の製造方法は、図２
に示した高融点導電ペーストの充填体１４が形成された
ＡｌＮグリーンシート１２を作製するまでは、上記製造
方法と同じである。
造する他の方法を説明する。この他の製造方法は、図２
に示した高融点導電ペーストの充填体１４が形成された
ＡｌＮグリーンシート１２を作製するまでは、上記製造
方法と同じである。
【００７５】このＡｌＮグリーンシート１２上に、ビア
ホール１３の径の１．５〜２．０倍の径の孔３１を有
し、ＡｌＮグリーンシート１２と同じ組成であり、スペ
ーサとなるＡｌＮグリーンシート３０を、ＡｌＮグリー
ンシート１２より薄く、高融点導電ペーストの充填体１
４を囲むように仮積層する。
ホール１３の径の１．５〜２．０倍の径の孔３１を有
し、ＡｌＮグリーンシート１２と同じ組成であり、スペ
ーサとなるＡｌＮグリーンシート３０を、ＡｌＮグリー
ンシート１２より薄く、高融点導電ペーストの充填体１
４を囲むように仮積層する。
【００７６】この仮積層の際は、ＡｌＮグリーンシート
１２とＡｌＮグリーンシート３０とが簡単に剥がれない
程度に密着させるように、低圧でもって加圧する。
１２とＡｌＮグリーンシート３０とが簡単に剥がれない
程度に密着させるように、低圧でもって加圧する。
【００７７】次いで、ＡｌＮグリーンシート３０の孔３
１内に、上記高融点導電ペーストと同じペーストを、Ａ
ｌＮグリーンシート３０の厚さまで充填し、高融点導電
ペーストのパッド１７を形成する。
１内に、上記高融点導電ペーストと同じペーストを、Ａ
ｌＮグリーンシート３０の厚さまで充填し、高融点導電
ペーストのパッド１７を形成する。
【００７８】この後の他の製造方法の工程は、図５〜図
８の製造方法と同じである。
８の製造方法と同じである。
【００７９】なお、本実施例のセラミック多層基板の製
造方法で、高融点導電ペーストのパッド１７の径、およ
び、ＡｌＮペーストの層１６の厚さは、本実施例で示し
た限りではない。
造方法で、高融点導電ペーストのパッド１７の径、およ
び、ＡｌＮペーストの層１６の厚さは、本実施例で示し
た限りではない。
【００８０】ＡｌＮペーストの層１６の厚さは、調整し
たテレフタル酸の粉末２０の粒径より厚ければよい。
たテレフタル酸の粉末２０の粒径より厚ければよい。
【００８１】
【発明の効果】以上のように請求項１の発明によれば、
ビアを、高融点導電材料に、この高融点導電材料より低
い融点で、該高融点導電材料より低い電気抵抗である低
融点低抵抗材料を含浸して構成し、ビアに、セラミック
層の面方向に所定の厚さを保持して突出する突出部を設
ける構成としたので、ビアの電気抵抗を高融点導電材料
だけのものより低減し、かつ、ビアの突出部の先端を尖
鋭状にさせないことができる。
ビアを、高融点導電材料に、この高融点導電材料より低
い融点で、該高融点導電材料より低い電気抵抗である低
融点低抵抗材料を含浸して構成し、ビアに、セラミック
層の面方向に所定の厚さを保持して突出する突出部を設
ける構成としたので、ビアの電気抵抗を高融点導電材料
だけのものより低減し、かつ、ビアの突出部の先端を尖
鋭状にさせないことができる。
【００８２】また、請求項２の発明によれば、グリーン
シートと同時焼成が可能であり、該グリーンシートと熱
膨張係数が同等であり、ビアホールの直径より大きい孔
を有し、所定厚さを有するスペーサを形成し、該スペー
サを、高融点導電ペーストの充填体を孔が囲むようにグ
リーンシート上に設ける工程を含む構成とした。
シートと同時焼成が可能であり、該グリーンシートと熱
膨張係数が同等であり、ビアホールの直径より大きい孔
を有し、所定厚さを有するスペーサを形成し、該スペー
サを、高融点導電ペーストの充填体を孔が囲むようにグ
リーンシート上に設ける工程を含む構成とした。
【００８３】このため、高融点導電ペーストのパッド
は、積層体を得る工程の際に、グリーンシート同士に挟
まれるが、スペーサが介在するので、パッド中の粉末は
グリーンシートに押しつぶされず、パッドの先端を尖鋭
状に形成しないようにすることができる。
は、積層体を得る工程の際に、グリーンシート同士に挟
まれるが、スペーサが介在するので、パッド中の粉末は
グリーンシートに押しつぶされず、パッドの先端を尖鋭
状に形成しないようにすることができる。
【００８４】パッド中の粉末が押しつぶされないので、
焼成され、多孔質となったビアの全ての孔に、低融点低
抵抗材料を含浸させることができる。
焼成され、多孔質となったビアの全ての孔に、低融点低
抵抗材料を含浸させることができる。
【００８５】低融点低抵抗材料がビアの全ての孔に含浸
するため、セラミック多層基板に電子部品を搭載すると
きに、機械的クラックが発生しない。
するため、セラミック多層基板に電子部品を搭載すると
きに、機械的クラックが発生しない。
【００８６】したがって、セラミック多層基板の信頼性
が損なわれない。
が損なわれない。
【００８７】また、請求項３の発明によれば、スペーサ
を、グリーンシートと同じ組成のペースト、または、グ
リーンシートと同じ組成のグリーンシートで構成するの
で、積層体を焼成するときに、一体のセラミック層とす
ることができる。
を、グリーンシートと同じ組成のペースト、または、グ
リーンシートと同じ組成のグリーンシートで構成するの
で、積層体を焼成するときに、一体のセラミック層とす
ることができる。
【図１】本発明の一実施例に係るセラミック多層基板を
示す断面図である。
示す断面図である。
【図２】図１の製造を説明するための断面図（１）であ
る。
る。
【図３】図１の製造を説明するための断面図（２）であ
る。
る。
【図４】図１の製造を説明するための断面図（３）であ
る。
る。
【図５】図１の製造を説明するための断面図（４）であ
る。
る。
【図６】図１の製造を説明するための断面図（５）であ
る。
る。
【図７】図１の製造を説明するための断面図（６）であ
る。
る。
【図８】図１の製造を説明するための断面図（７）であ
る。
る。
【図９】図１の他の製造を説明するための断面図であ
る。
る。
【図１０】従来のセラミック多層基板を示す断面図であ
る。
る。
【図１１】図１０の製造を説明するための断面図（１）
である。
である。
【図１２】図１０の製造を説明するための断面図（２）
である。
である。
【図１３】図１０の製造を説明するための断面図（３）
である。
である。
【図１４】図１０の製造を説明するための断面図（４）
である。
である。
【図１５】図１０の製造を説明するための断面図（５）
である。
である。
【図１６】図１０の製造を説明するための断面図（６）
である。
である。
１２ ＡｌＮグリーンシート １３ ビアホール １４ 高融点導電ペーストの充填体 １５ 穴 １６ ＡｌＮペーストの層 １６−１ 孔 １７ 高融点導電ペーストのパッド １８ 高融点導電ペーストのビアパッド １９ 高融点導電ペーストのビア ２０ テレフタル酸の粉末 ２１ セラミック層 ２３ 孔 ２４ Ｃｕ ２５ セラミック多層基板 ２６ ビア ２６ａ 突出部
Claims (3)
- 【請求項１】 セラミック層と、 このセラミック層の厚さ方向に貫通するビアとを有する
セラミック多層基板において、 上記ビアを、高融点導電材料に、この高融点導電材料よ
り低い融点で、該高融点導電材料より低い電気抵抗であ
る低融点低抵抗材料を含浸して構成し、 上記ビアに、上記セラミック層の面方向に所定の厚さを
保持して突出する突出部を設ける構成としたことを特徴
とするセラミック多層基板。 - 【請求項２】 ビアホールが形成されたグリーンシート
の該ビアホールに、該グリーンシートの焼成中に昇華す
る粉末を有する高融点導電ペーストを充填し、高融点導
電ペーストの充填体を形成する工程と、 上記グリーンシートと同時焼成が可能であり、該グリー
ンシートと熱膨張係数が同等であり、上記ビアホールの
直径より大きい孔を有し、所定厚さを有するスペーサを
形成し、該スペーサを、上記高融点導電ペーストの充填
体を上記孔が囲むように上記グリーンシート上に設ける
工程と、 上記スペーサの孔に、上記高融点導電ペーストと同じ組
成の高融点導電ペーストを充填し、高融点導電ペースト
のパッドを形成する工程と、 上記グリーンシートに、高融点の導電ペーストの充填
体、スペーサおよび高融点導電ペーストのパッドを形成
したものを、複数作製し、この複数作製されたものを重
ね合わせて、加圧しながら積層して、積層体を得る工程
と、 この積層体を焼成し、上記粉末を昇華させ、高融点導電
ペーストの充填体および高融点導電ペーストのパッド
を、多孔質となったビアに形成する工程と、 この多孔質となったビアに、上記高融点導電ペーストよ
り低い融点で、該高融点導電ペーストより低い電気抵抗
である低融点低抵抗材料を含浸させる工程と、を含む構
成としたことを特徴とするセラミック多層基板の製造方
法。 - 【請求項３】 上記スペーサを、 上記グリーンシートと同じ組成のペースト、または、上
記グリーンシートと同じ組成のグリーンシートで構成す
ることを特徴とする請求項２記載のセラミック多層基板
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15585194A JPH0823170A (ja) | 1994-07-07 | 1994-07-07 | セラミック多層基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15585194A JPH0823170A (ja) | 1994-07-07 | 1994-07-07 | セラミック多層基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823170A true JPH0823170A (ja) | 1996-01-23 |
Family
ID=15614891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15585194A Withdrawn JPH0823170A (ja) | 1994-07-07 | 1994-07-07 | セラミック多層基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823170A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007072894A1 (ja) * | 2005-12-22 | 2007-06-28 | Namics Corporation | 熱硬化性導電ペースト及びそれを用いて形成した外部電極を有する積層セラミック部品 |
| CN104781928A (zh) * | 2013-01-07 | 2015-07-15 | 联合材料公司 | 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法 |
| JP2023098624A (ja) * | 2021-12-28 | 2023-07-10 | Ｎｇｋエレクトロデバイス株式会社 | 電子部品用基板 |
-
1994
- 1994-07-07 JP JP15585194A patent/JPH0823170A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007072894A1 (ja) * | 2005-12-22 | 2007-06-28 | Namics Corporation | 熱硬化性導電ペースト及びそれを用いて形成した外部電極を有する積層セラミック部品 |
| US8168889B2 (en) | 2005-12-22 | 2012-05-01 | Namics Corporation | Thermosetting conductive paste and multilayer ceramic part having an external electrode formed using the same |
| TWI408702B (zh) * | 2005-12-22 | 2013-09-11 | Namics Corp | 熱硬化性導電性糊膏及具有使用該導電性糊膏而形成之外部電極之積層陶瓷質電子組件 |
| CN104781928A (zh) * | 2013-01-07 | 2015-07-15 | 联合材料公司 | 陶瓷布线基板、半导体装置、及陶瓷布线基板的制造方法 |
| JP2023098624A (ja) * | 2021-12-28 | 2023-07-10 | Ｎｇｋエレクトロデバイス株式会社 | 電子部品用基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666321B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP3633435B2 (ja) | 多層セラミック基板、その製造方法および設計方法、ならびに電子装置 | |
| US5614043A (en) | Method for fabricating electronic components incorporating ceramic-metal composites | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JP2999957B2 (ja) | 濃度勾配を有する窒化アルミニウム焼結体 | |
| US5655209A (en) | Multilayer ceramic substrates having internal capacitor, and process for producing same | |
| JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3646587B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH09260844A (ja) | セラミック多層基板の製造方法 | |
| JP4059406B2 (ja) | ガラスセラミックス多層基板の製造方法 | |
| JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
| US6143421A (en) | Electronic components incorporating ceramic-metal composites | |
| JP2010199346A (ja) | 配線基板および配線基板の製造方法 | |
| US6245185B1 (en) | Method of making a multilayer ceramic product with thin layers | |
| KR100800509B1 (ko) | 도전성 페이스트 및 다층 세라믹 기판 | |
| EP0132615B1 (en) | Method of making a matrix print head | |
| JP4099837B2 (ja) | 低温焼成セラミック多層基板の製造方法 | |
| JPH0878849A (ja) | セラミック多層回路基板及びその製法 | |
| JPH0542159B2 (ja) | ||
| JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3258231B2 (ja) | セラミック回路基板およびその製造方法 | |
| JP3748283B2 (ja) | 積層ガラスセラミック回路基板の製造方法 | |
| JP2893116B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPH04225297A (ja) | セラミック基板の製造方法 | |
| JP2003338578A (ja) | 半導体素子搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20011002 |