JPH0823264A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPH0823264A JPH0823264A JP6180918A JP18091894A JPH0823264A JP H0823264 A JPH0823264 A JP H0823264A JP 6180918 A JP6180918 A JP 6180918A JP 18091894 A JP18091894 A JP 18091894A JP H0823264 A JPH0823264 A JP H0823264A
- Authority
- JP
- Japan
- Prior art keywords
- current
- controlled oscillator
- delay amount
- voltage controlled
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】本発明は電圧制御発振回路において、安定な発
振周波数を出力することができ、発振周波数が安定する
ことでジツタなどのロツク特性を向上することができる
ようにする。 【構成】複数段の差動増幅器と、当該差動増幅器に流れ
る電流量を増減して伝搬遅延量を制御する遅延量制御部
とでなるリング発振型電圧制御発振回路において、伝搬
遅延量を与える電圧制御端子と遅延量制御部との間に、
遅延量制御部が消費するベース電流を補う電流補正部を
設ける。
振周波数を出力することができ、発振周波数が安定する
ことでジツタなどのロツク特性を向上することができる
ようにする。 【構成】複数段の差動増幅器と、当該差動増幅器に流れ
る電流量を増減して伝搬遅延量を制御する遅延量制御部
とでなるリング発振型電圧制御発振回路において、伝搬
遅延量を与える電圧制御端子と遅延量制御部との間に、
遅延量制御部が消費するベース電流を補う電流補正部を
設ける。
Description
【０００１】
【産業上の利用分野】本発明は電圧制御発振回路に関
し、例えばＰＬＬ（Phase Locked Loop ）回路内に配置
される電圧制御発振回路に適用し得る。
し、例えばＰＬＬ（Phase Locked Loop ）回路内に配置
される電圧制御発振回路に適用し得る。
【０００２】
【従来の技術】従来、ＰＬＬ回路は図３に示すように、
位相比較器１、チヤージポンプ２、ラグリードフイルタ
３、電圧制御発振回路４とからなつている。このＰＬＬ
回路５内の電圧制御発振回路４は、電圧をコントロール
することにより発振周波数を変えることができる発振回
路である。
位相比較器１、チヤージポンプ２、ラグリードフイルタ
３、電圧制御発振回路４とからなつている。このＰＬＬ
回路５内の電圧制御発振回路４は、電圧をコントロール
することにより発振周波数を変えることができる発振回
路である。
【０００３】ここで位相比較器１は、ＰＬＬ回路５の外
部からの基準周波数ｆr と電圧制御発振回路４から出力
される発振周波数ｆp とを入力し、２つの位相を比較す
る。この後、位相比較器１は位相の比較結果に応じてア
ツプ信号又はダウン信号をチヤージポンプ２に出力す
る。
部からの基準周波数ｆr と電圧制御発振回路４から出力
される発振周波数ｆp とを入力し、２つの位相を比較す
る。この後、位相比較器１は位相の比較結果に応じてア
ツプ信号又はダウン信号をチヤージポンプ２に出力す
る。
【０００４】このとき位相比較器１がアツプ信号を出力
した場合、チヤージポンプ２はアツプ信号に応じた電流
をラグリードフイルタ３に流し込み、ラグリードフイル
タ３内の容量Ｃに電荷（電圧）を貯える。また、位相比
較器１がダウン信号を出力した場合、チヤージポンプ２
はダウン信号に応じた電流をラグリードフイルタ３から
引き抜き、ラグリードフイルタ３内の容量Ｃに貯えられ
ている電荷（電圧）を減少させる。このようにして電圧
制御発振回路４の電圧制御端子Ｖcontの電圧をコントロ
ールする。この後、フイードバツクループにより電圧制
御発振回路４から出力される発振周波数ｆp を基準周波
数ｆr にロツクする。
した場合、チヤージポンプ２はアツプ信号に応じた電流
をラグリードフイルタ３に流し込み、ラグリードフイル
タ３内の容量Ｃに電荷（電圧）を貯える。また、位相比
較器１がダウン信号を出力した場合、チヤージポンプ２
はダウン信号に応じた電流をラグリードフイルタ３から
引き抜き、ラグリードフイルタ３内の容量Ｃに貯えられ
ている電荷（電圧）を減少させる。このようにして電圧
制御発振回路４の電圧制御端子Ｖcontの電圧をコントロ
ールする。この後、フイードバツクループにより電圧制
御発振回路４から出力される発振周波数ｆp を基準周波
数ｆr にロツクする。
【０００５】ここで、電圧制御発振回路４には自由放電
により自己発振する電圧制御発振回路や、図４に示すよ
うに、ｎ段の差動アンプ６にフイードバツクをかけるこ
とにより自己発振させ、伝搬遅延制御回路７が各差動ア
ンプ６を制御するリング発振型電圧制御発振回路８等が
ある。このリング発振型電圧制御発振回路８の発振周波
数は、差動アンプ６のエミツタフオロワ又は差動部の電
流を伝搬遅延制御回路７で変化させることにより各段の
伝搬遅延（デイレイ）量をコントロールする。
により自己発振する電圧制御発振回路や、図４に示すよ
うに、ｎ段の差動アンプ６にフイードバツクをかけるこ
とにより自己発振させ、伝搬遅延制御回路７が各差動ア
ンプ６を制御するリング発振型電圧制御発振回路８等が
ある。このリング発振型電圧制御発振回路８の発振周波
数は、差動アンプ６のエミツタフオロワ又は差動部の電
流を伝搬遅延制御回路７で変化させることにより各段の
伝搬遅延（デイレイ）量をコントロールする。
【０００６】
【発明が解決しようとする課題】ところで、上述のＰＬ
Ｌ回路５内に配設される電圧制御発振回路４には、図４
に示すようなリング発振型電圧制御発振回路８が用いら
れる。ところが、このＰＬＬ回路５の発振周波数ｆp が
基準周波数ｆr にロツクされているとき、電流制御端子
Ｖcontはインピーダンスがハイインピーダンスとなり、
チヤージポンプ２からの出力電流はないが電圧制御発振
回路４内のトランジスタにベース電流が流れるため、ラ
グリードフイルタ３内の容量Ｃに貯えられている電荷
（電圧）が減少し、制御電圧端子Ｖcontの制御電圧が下
がるという問題がある。また、このことから電圧制御発
振回路４の発振周波数は安定しないためジツタなどが発
生し、安定なロツク状態を保てないという問題がある。
Ｌ回路５内に配設される電圧制御発振回路４には、図４
に示すようなリング発振型電圧制御発振回路８が用いら
れる。ところが、このＰＬＬ回路５の発振周波数ｆp が
基準周波数ｆr にロツクされているとき、電流制御端子
Ｖcontはインピーダンスがハイインピーダンスとなり、
チヤージポンプ２からの出力電流はないが電圧制御発振
回路４内のトランジスタにベース電流が流れるため、ラ
グリードフイルタ３内の容量Ｃに貯えられている電荷
（電圧）が減少し、制御電圧端子Ｖcontの制御電圧が下
がるという問題がある。また、このことから電圧制御発
振回路４の発振周波数は安定しないためジツタなどが発
生し、安定なロツク状態を保てないという問題がある。
【０００７】本発明は以上の点を考慮してなされたもの
で、安定な発振周波数を出力することができ、発振周波
数が安定することでジツタなどのロツク特性を向上する
ことができる電圧制御発振回路を提案しようとするもの
である。
で、安定な発振周波数を出力することができ、発振周波
数が安定することでジツタなどのロツク特性を向上する
ことができる電圧制御発振回路を提案しようとするもの
である。
【０００８】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、複数段の差動増幅器（６）と、当
該差動増幅器（６）に流れる電流量を増減して伝搬遅延
量を制御する遅延量制御部（７）とでなるリング発振型
電圧制御発振回路に、伝搬遅延量を与える電圧制御端子
（Ｖcont）と遅延量制御部（７）との間に設けられ、遅
延量制御部（７）が消費するベース電流を補う電流補正
部（１２）を備えるようにする。
め本発明においては、複数段の差動増幅器（６）と、当
該差動増幅器（６）に流れる電流量を増減して伝搬遅延
量を制御する遅延量制御部（７）とでなるリング発振型
電圧制御発振回路に、伝搬遅延量を与える電圧制御端子
（Ｖcont）と遅延量制御部（７）との間に設けられ、遅
延量制御部（７）が消費するベース電流を補う電流補正
部（１２）を備えるようにする。
【０００９】
【作用】複数段の差動増幅器（６）と、当該差動増幅器
（６）に流れる電流量を増減して伝搬遅延量を制御する
遅延量制御部（７）とでなるリング発振型電圧制御発振
回路において、伝搬遅延量を与える電圧制御端子（Ｖco
nt）と遅延量制御部（７）との間に設けられ、遅延量制
御部（７）が消費するベース電流を補う電流補正部（１
２）を設けることにより、安定な発振周波数を出力する
ことができる。
（６）に流れる電流量を増減して伝搬遅延量を制御する
遅延量制御部（７）とでなるリング発振型電圧制御発振
回路において、伝搬遅延量を与える電圧制御端子（Ｖco
nt）と遅延量制御部（７）との間に設けられ、遅延量制
御部（７）が消費するベース電流を補う電流補正部（１
２）を設けることにより、安定な発振周波数を出力する
ことができる。
【００１０】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【００１１】図４と同一符号を付して示す図１及び図２
はリング発振型電圧制御発振回路１０の構成を示す。こ
のリング発振型電圧制御発振回路１０はｎ段の作動アン
プ６の差動部の電流制御端子Ｖ２にベース電流補正回路
１１を有する電圧／電流変換回路１２を付加した構成と
なつている。
はリング発振型電圧制御発振回路１０の構成を示す。こ
のリング発振型電圧制御発振回路１０はｎ段の作動アン
プ６の差動部の電流制御端子Ｖ２にベース電流補正回路
１１を有する電圧／電流変換回路１２を付加した構成と
なつている。
【００１２】この電圧／電流変換回路１２は、２つのカ
レントミラー（電流反射鏡）と２つのトランジスタＱ１
１、Ｑ１２との接続でなつている。カレントミラーはコ
レクタ、ベース間を短絡したトランジスタのコレクタ側
へ電流を印加し、そのコレクタ、ベース端子を近接した
他のトランジスタのベース端子に接続する回路構成であ
る。
レントミラー（電流反射鏡）と２つのトランジスタＱ１
１、Ｑ１２との接続でなつている。カレントミラーはコ
レクタ、ベース間を短絡したトランジスタのコレクタ側
へ電流を印加し、そのコレクタ、ベース端子を近接した
他のトランジスタのベース端子に接続する回路構成であ
る。
【００１３】ここでは３つのトランジスタＱ８、Ｑ９、
Ｑ１０と２つの抵抗Ｒ１とからなるウイルソンのカレン
トミラー及び２つのトランジスタＱ１３、Ｑ１４と２つ
の抵抗Ｒ３とからなるＰＮＰトランジスタのカレントミ
ラーを用いている。ＰＮＰトランジスタのカレントミラ
ーは差動アンプの入力段にあるトランジスタに流れるベ
ース電流分の電流を補うためにベース補正回路１１とし
て配設されている。また２つのトランジスタＱ１１、Ｑ
１２の各ベースにはトランジスタＱ１４、Ｑ１３からの
電流がそれぞれ流れる。このとき、トランジスタＱ１
１、Ｑ１２の各ベースに流れる電流値はＰＮＰトランジ
スタのカレントミラーにより等しくなる。また、トラン
ジスタＱ１１、Ｑ１２のコレクタ電流はウイルソンのカ
レントミラー内のトランジスタＱ８、Ｑ１０に流れるた
め、各コレクタ電流が等しくなるように、トランジスタ
Ｑ１１、Ｑ１２を同一のトランジスタとする。
Ｑ１０と２つの抵抗Ｒ１とからなるウイルソンのカレン
トミラー及び２つのトランジスタＱ１３、Ｑ１４と２つ
の抵抗Ｒ３とからなるＰＮＰトランジスタのカレントミ
ラーを用いている。ＰＮＰトランジスタのカレントミラ
ーは差動アンプの入力段にあるトランジスタに流れるベ
ース電流分の電流を補うためにベース補正回路１１とし
て配設されている。また２つのトランジスタＱ１１、Ｑ
１２の各ベースにはトランジスタＱ１４、Ｑ１３からの
電流がそれぞれ流れる。このとき、トランジスタＱ１
１、Ｑ１２の各ベースに流れる電流値はＰＮＰトランジ
スタのカレントミラーにより等しくなる。また、トラン
ジスタＱ１１、Ｑ１２のコレクタ電流はウイルソンのカ
レントミラー内のトランジスタＱ８、Ｑ１０に流れるた
め、各コレクタ電流が等しくなるように、トランジスタ
Ｑ１１、Ｑ１２を同一のトランジスタとする。
【００１４】以上の構成において、ベース電流補正回路
１１内のトランジスタＱ１４はカレントミラーの一部で
あるため、トランジスタＱ１３に流れる電流と等しい電
流が流れる。トランジスタＱ１４、Ｑ１３からの電流は
トランジスタＱ１１、Ｑ１２のベースに流れる。このト
ランジスタＱ１１、Ｑ１２は同一のトランジスタであ
り、ベースへ流れる電流が等しいため、各エミツタ電流
も等しくなる。また、トランジスタＱ１１のベース電流
の増減は、トランジスタＱ１１に流れるコレクタ電流の
１／ＨFE（ＨFEは順方向電流増幅率）であり、この電流
をトランジスタＱ８、Ｑ９、Ｑ１０と抵抗Ｒ１とから成
るウイルソンのカレントミラーによつてトランジスタＱ
８、Ｑ９のエミツタ電流が等しくなる。
１１内のトランジスタＱ１４はカレントミラーの一部で
あるため、トランジスタＱ１３に流れる電流と等しい電
流が流れる。トランジスタＱ１４、Ｑ１３からの電流は
トランジスタＱ１１、Ｑ１２のベースに流れる。このト
ランジスタＱ１１、Ｑ１２は同一のトランジスタであ
り、ベースへ流れる電流が等しいため、各エミツタ電流
も等しくなる。また、トランジスタＱ１１のベース電流
の増減は、トランジスタＱ１１に流れるコレクタ電流の
１／ＨFE（ＨFEは順方向電流増幅率）であり、この電流
をトランジスタＱ８、Ｑ９、Ｑ１０と抵抗Ｒ１とから成
るウイルソンのカレントミラーによつてトランジスタＱ
８、Ｑ９のエミツタ電流が等しくなる。
【００１５】ここで差動アンプの入力段にあるトランジ
スタＱ６、Ｑ７ではベース電流が流れてしまい、差動ア
ンプの伝搬遅延量をコントロールする電流制御端子Ｖ２
側から電流が引かれる。この電流制御端子Ｖ２は電圧／
電流変換回路１２に接続されているため、この回路１２
に流れる電流からトランジスタＱ６、Ｑ７のベース電流
を引くことになる。電圧制御端子Ｖcontはインピーダン
スが高く、電流が流れ出したり流れ込むことはない。こ
のためリング発振型電圧制御発振回路１０の発振周波数
は電圧のみで制御することができる。
スタＱ６、Ｑ７ではベース電流が流れてしまい、差動ア
ンプの伝搬遅延量をコントロールする電流制御端子Ｖ２
側から電流が引かれる。この電流制御端子Ｖ２は電圧／
電流変換回路１２に接続されているため、この回路１２
に流れる電流からトランジスタＱ６、Ｑ７のベース電流
を引くことになる。電圧制御端子Ｖcontはインピーダン
スが高く、電流が流れ出したり流れ込むことはない。こ
のためリング発振型電圧制御発振回路１０の発振周波数
は電圧のみで制御することができる。
【００１６】以上の構成によれば、リング発振型電圧制
御発振回路１０の差動部の電流制御端子Ｖ２にベース電
流補正回路１１を有する電圧／電流変換回路１２を付加
することにより、差動アンプの入力段で消費されるベー
ス電流を電圧／電流変換回路１２内のベース電流補正回
路１１で補うため、より安定な発振周波数を出力するこ
とができる。
御発振回路１０の差動部の電流制御端子Ｖ２にベース電
流補正回路１１を有する電圧／電流変換回路１２を付加
することにより、差動アンプの入力段で消費されるベー
ス電流を電圧／電流変換回路１２内のベース電流補正回
路１１で補うため、より安定な発振周波数を出力するこ
とができる。
【００１７】また上述の実施例においては、電圧／電流
変換回路１２をリング発振型電圧制御発振回路１０の差
動部の電流制御端子Ｖ２に接続するものについて述べた
が、本発明はこれに限らず、電圧／電流変換回路１２を
リング発振型電圧制御発振回路１０のエミツタフオロワ
の電流制御端子Ｖ１に接続するようにしても同様の効果
を得ることができる。また、電圧／電流変換回路１２を
リング発振型電圧制御発振回路１０のエミツタフオロワ
の電流制御端子Ｖ１及び差動部の電流制御端子Ｖ２に接
続するようにしても良い。
変換回路１２をリング発振型電圧制御発振回路１０の差
動部の電流制御端子Ｖ２に接続するものについて述べた
が、本発明はこれに限らず、電圧／電流変換回路１２を
リング発振型電圧制御発振回路１０のエミツタフオロワ
の電流制御端子Ｖ１に接続するようにしても同様の効果
を得ることができる。また、電圧／電流変換回路１２を
リング発振型電圧制御発振回路１０のエミツタフオロワ
の電流制御端子Ｖ１及び差動部の電流制御端子Ｖ２に接
続するようにしても良い。
【００１８】さらに上述の実施例においては、ベース電
流を補正するための回路としてＰＮＰトランジスタのカ
レントミラーを用いるものについて述べたが、本発明は
これに限らず、ベース電流を補正することができるもの
であればＰＮＰトランジスタのカレントミラー以外の回
路を用いても良い。
流を補正するための回路としてＰＮＰトランジスタのカ
レントミラーを用いるものについて述べたが、本発明は
これに限らず、ベース電流を補正することができるもの
であればＰＮＰトランジスタのカレントミラー以外の回
路を用いても良い。
【００１９】また上述の実施例においては、リング発振
型電圧制御発振回路１０について述べたが、本発明はこ
れに限らず、電圧制御発振回路を有するＰＬＬ回路に用
いても良い。また、このリング発振型電圧制御発振回路
１０はロツク時の安定性が優れているため、ラジオやテ
レビ等のチユーナ部分や、ＰＬＬ回路を用いることで入
力周波数ｆr に完全に同期した任意の周波数を得られる
周波数シンセサイザ、光通信のデータクロツクリカバリ
回路等に用いても同様の効果を得ることができる。
型電圧制御発振回路１０について述べたが、本発明はこ
れに限らず、電圧制御発振回路を有するＰＬＬ回路に用
いても良い。また、このリング発振型電圧制御発振回路
１０はロツク時の安定性が優れているため、ラジオやテ
レビ等のチユーナ部分や、ＰＬＬ回路を用いることで入
力周波数ｆr に完全に同期した任意の周波数を得られる
周波数シンセサイザ、光通信のデータクロツクリカバリ
回路等に用いても同様の効果を得ることができる。
【００２０】
【発明の効果】上述のように本発明によれば、リング発
振型電圧制御発振回路内にベース電流補正回路を有する
電圧／電流変換回路を配設し、リング発振型電圧制御発
振回路内のトランジスタで消費されるベース電流を補う
ことにより、安定な発振周波数を出力することができ、
発振周波数の安定によつてジツタなどのロツク特性を向
上することができる。また、対雑音帯域に対するループ
フイルタの時定数を下げることができ、引き込み時間の
短縮ができる。
振型電圧制御発振回路内にベース電流補正回路を有する
電圧／電流変換回路を配設し、リング発振型電圧制御発
振回路内のトランジスタで消費されるベース電流を補う
ことにより、安定な発振周波数を出力することができ、
発振周波数の安定によつてジツタなどのロツク特性を向
上することができる。また、対雑音帯域に対するループ
フイルタの時定数を下げることができ、引き込み時間の
短縮ができる。
【図１】本発明の一実施例におけるリング発振型電圧制
御発振回路を示すブロツク図である。
御発振回路を示すブロツク図である。
【図２】本発明の一実施例におけるリング発振型電圧制
御発振回路を示す回路図である。
御発振回路を示す回路図である。
【図３】ＰＬＬ回路の基本構造を示すブロツク図であ
る。
る。
【図４】従来のリング発振型電圧制御発振回路を示すブ
ロツク図である。
ロツク図である。
１……位相比較器、２……チヤージポンプ、３……ラグ
リードフイルタ、４……電圧制御発振回路、５……ＰＬ
Ｌ回路、６……差動アンプ、７……伝搬遅延制御回路、
８、１０……リング発振型電圧制御発振回路、１１……
ベース電流補正回路、１２……電圧／電流変換回路、Ｖ
cont……電圧制御端子。
リードフイルタ、４……電圧制御発振回路、５……ＰＬ
Ｌ回路、６……差動アンプ、７……伝搬遅延制御回路、
８、１０……リング発振型電圧制御発振回路、１１……
ベース電流補正回路、１２……電圧／電流変換回路、Ｖ
cont……電圧制御端子。
Claims (3)
- 【請求項１】複数段の差動増幅器と、当該差動増幅器に
流れる電流量を増減して伝搬遅延量を制御する遅延量制
御部とでなるリング発振型電圧制御発振回路において、 上記伝搬遅延量を与える電圧制御端子と、上記遅延量制
御部との間に設けられ、上記遅延量制御部が消費するベ
ース電流を補う電流補正部を具えることを特徴とする電
圧制御発振回路。 - 【請求項２】上記電流補正部は、 上記遅延量制御部のうち、差動入力段の電流をコントロ
ールする制御部のベース電流を補うことを特徴とする請
求項１に記載の電圧制御発振回路。 - 【請求項３】上記電流補正部は、 上記遅延量制御部のうち、エミツタフオロワ出力段の電
流をコントロールする制御部のベース電流を補うことを
特徴とする請求項１に記載の電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6180918A JPH0823264A (ja) | 1994-07-08 | 1994-07-08 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6180918A JPH0823264A (ja) | 1994-07-08 | 1994-07-08 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0823264A true JPH0823264A (ja) | 1996-01-23 |
Family
ID=16091564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6180918A Pending JPH0823264A (ja) | 1994-07-08 | 1994-07-08 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823264A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100868944B1 (ko) * | 2007-03-21 | 2008-11-17 | (주)에이디테크놀로지 | 전압 제어 발진기 및 전압 제어 지연회로 |
| CN103634000A (zh) * | 2012-08-27 | 2014-03-12 | 索尼公司 | 差分环形振荡电路、装置以及振荡控制方法 |
| CN103795409A (zh) * | 2012-10-26 | 2014-05-14 | 上海华虹宏力半导体制造有限公司 | 锁相环 |
-
1994
- 1994-07-08 JP JP6180918A patent/JPH0823264A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100868944B1 (ko) * | 2007-03-21 | 2008-11-17 | (주)에이디테크놀로지 | 전압 제어 발진기 및 전압 제어 지연회로 |
| CN103634000A (zh) * | 2012-08-27 | 2014-03-12 | 索尼公司 | 差分环形振荡电路、装置以及振荡控制方法 |
| CN103795409A (zh) * | 2012-10-26 | 2014-05-14 | 上海华虹宏力半导体制造有限公司 | 锁相环 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3356136B2 (ja) | Ｐｌｌ回路 | |
| US6826246B1 (en) | Phase locked loop with control voltage centering | |
| EP1421694B1 (en) | Differential charge pump | |
| JP2002507850A (ja) | 位相検出器 | |
| JP2000022521A (ja) | 分周器 | |
| US5047733A (en) | PLL synthesizer providing rapid frequency changeover | |
| US5418498A (en) | Low jitter ring oscillators | |
| US5663686A (en) | Charge pump circuit and phase locked loop circuit using the charge pump circuit | |
| CN100407579C (zh) | 电荷泵、含该电荷泵的时钟恢复电路及含该电路的接收器 | |
| JPH0823264A (ja) | 電圧制御発振回路 | |
| US4243953A (en) | Voltage controlled oscillator presenting high impedance to parallel resonant tank circuit | |
| US4595887A (en) | Voltage controlled oscillator suited for being formed in an integrated circuit | |
| EP1025645A1 (en) | Modified third order phase-locked loop | |
| US5045818A (en) | PLL frequency modulator having bias voltage applied to filter capacitor | |
| US4346351A (en) | High frequency voltage-controlled oscillator | |
| JPH07288468A (ja) | フィードフォワード制御型位相同期回路 | |
| JP2000013220A (ja) | 位相同期回路 | |
| US8619937B2 (en) | Integrated CMOS clock generator with a self-biased phase locked loop circuit | |
| JPH07321650A (ja) | 制御入力補正回路及びそれを使用した電圧制御発振回路及び位相制御発振器 | |
| EP1196997A1 (en) | Compensation circuit for low phase offset for phase-locked loops | |
| JP3385577B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JP2837592B2 (ja) | 位相ロックループ回路の制御発振回路 | |
| JP2966639B2 (ja) | 電圧制御発振回路 | |
| JP2000341116A (ja) | 位相同期回路 | |
| US20050088243A1 (en) | PLL circuit reduced phase noise of oscillating signal |