JPH08234236A

JPH08234236A - 液晶表示基板の製造方法

Info

Publication number: JPH08234236A
Application number: JP3998495A
Authority: JP
Inventors: Minoru Hiroshima; 實廣島; Takashi Isoda; 高志磯田
Original assignee: Hitachi Device Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Ltd; Japan Display Inc
Priority date: 1995-02-28
Filing date: 1995-02-28
Publication date: 1996-09-13

Abstract

(57)【要約】【目的】いわゆる点欠陥の発生を防止する。【構成】液晶を介して互いに対向配置される各透明基
板のうち一方の透明基板の液晶側の面に少なくとも半導
体スイッチング素子と画素電極とが形成され、これら半
導体スイッチング素子および画素電極を覆って保護膜が
形成されている液晶表示基板の製造方法において、前記
保護膜の形成後にて、この保護膜に前記画素電極の少な
くとも輪郭の一部を露呈させるスリット状開口を形成す
る工程が含まれる

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示基板の製造方
法に係り、いわゆるアクティブマトリックス方式の液晶
表示基板の製造方法に関する。

【０００２】

【従来の技術】たとえばアクティブ・マトリックス型の
液晶表示基板は、液晶を介して互いに対向配置される透
明ガラス基板のそれぞれの液晶側の面に種々の材料を積
層させることによって、マトリックス状に配置された各
画素およびこれら各画素を動作させる電子回路が組み込
まれて構成されている。

【０００３】そして、このような液晶表示基板を製造す
る場合には、各透明ガラス基板を、それらの表面にそれ
ぞれ所定のパターンからなる異なる材料層を順次積層さ
せた後に対向配置させ、それらの間に液晶を封入するよ
うにしている。

【０００４】また、この場合におけるそれぞれのパター
ンからなる各材料層は、いわゆるフォトリソグラフィ技
術を用いることによって形成し、これにより微細に加工
された画素および電子回路が形成されるようになってい
る。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うにして製造される液晶表示基板は、上述したような所
定パターンの種々の材料層を順次積層させていく過程に
おいて、パターンどおりに除去されない材料（通常は異
物と称する）が往々にして残存してしまうことを免れ得
なかった。

【０００６】このような異物が導電性のものである場
合、最終的に形成された電子回路をショートさせてしま
うという弊害をもたらすことになる。

【０００７】この場合、画素電極とこの画素電極に隣接
して配置される配線層との間におけるショートが比較的
に多く、これにより、画素電極が正常に駆動しなくなる
といういわゆる点欠陥を発生せしめていた。

【０００８】本発明は、このような事情に基づいてなさ
れたものであり、その目的は、いわゆる点欠陥の発生を
防ぐことのできる液晶表示基板の製造方法を提供するこ
とにある。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。

【００１０】手段１．液晶を介して互いに対向配置され
る各透明基板のうち一方の透明基板の液晶側の面に少な
くとも半導体スイッチング素子と画素電極とが形成さ
れ、これら半導体スイッチング素子および画素電極を覆
って保護膜が形成されている液晶表示基板の製造方法に
おいて、前記保護膜の形成後にて、この保護膜に前記画
素電極の少なくとも輪郭の一部を露呈させる開口を形成
する工程が含まれることを特徴とするものである。

【００１１】手段２．液晶を介して互いに対向配置され
る各透明基板のうち一方の透明基板の液晶側の面に少な
くとも半導体スイッチング素子と画素電極とが形成さ
れ、これら半導体スイッチング素子および画素電極を覆
って保護膜が形成されているものであって、前記画素電
極は絶縁膜上に形成されている液晶表示基板の製造方法
において、前記保護膜の形成後にて、この保護膜に前記
画素電極をその輪郭の外方にて囲む線上の少なくとも一
部にスリット状開口を前記絶縁膜にまで至って形成する
工程が含まれることを特徴とするものである。

【００１２】手段３．液晶を介して互いに対向配置され
る各透明基板のうち一方の透明基板の液晶側の面に少な
くとも半導体スイッチング素子と画素電極とが形成さ
れ、これら半導体スイッチング素子および画素電極を覆
って保護膜が形成されている液晶表示基板の製造方法に
おいて、前記保護膜の形成後にて、この保護膜に前記画
素電極をその輪郭をも含んで露呈させる開口を形成する
工程が含まれることを特徴とするものである。

【００１３】手段４．手段１ないし３のうちいずれかの
構成において、画素電極に隣接されて信号線が形成され
ているものであって、保護膜に形成された開口内に該画
素電極と信号線との間に導電性の異物が存在している場
合、該開口を通して照射するレーザ光によって前記異物
を焼却する工程を含むことを特徴とするものである。

【００１４】

【作用】手段１に示した構成によれば、画素電極とこの
画素電極に隣接して配置された配線層との間を接続する
ように、半導体スイッチング素子の形成の際に残存され
た半導体からなる異物が被着されていたとしても、保護
膜に開口を形成することによって該異物が除去されるこ
とになる。

【００１５】保護膜の開口形成手段（たとえばエッチン
グ）によって該異物も同時に除去されてしまうからであ
る。

【００１６】この場合、保護膜に形成する開口は、画素
電極の輪郭を全て露呈させるように形成することが好ま
しいが、必ずしもこのようにする必要がないのはもちろ
んである。経験則から最もショートの起こり易い部分に
限定してもよく、また、画素電極それ自体が他の配線層
と接続されている個所も存在するからである。

【００１７】このように異物を除去できることによっ
て、画素電極は正常に駆動できるようになり、いわゆる
点欠陥の発生を防止できるようになる。

【００１８】手段２に示した構成によれば、特に、画素
電極が絶縁膜上に形成されている場合において、手段１
に示したと同様の効果が得られるようになるものであ
る。

【００１９】画素電極が絶縁膜上に形成されている場
合、手段１に示す構成をそのまま実施すると前記絶縁膜
をも除去されて画素電極の周辺部がオーバハングされた
状態になってしまう。

【００２０】このため、保護膜に形成するスリット状開
口は、画素電極をその輪郭の外方にて囲む線上の少なく
とも一部に形成するようにして上記弊害を回避するよう
にしている。

【００２１】手段３に示した構成によれば、手段１に示
した構成と同様の効果が得られると同時に、画素電極形
成領域における透過率を向上させることができる効果を
もたらすことができるようになる。

【００２２】手段４に示した構成によれば、半導体以外
の異物からなる導電体が画素電極とこの画素電極に隣接
して配置された配線層との間を接続するように付着され
ていた場合に、特に保護膜の除去の工程を経ることな
く、そのままレーザ光を用いて焼却除去できるようにな
る。

【００２３】

【実施例】本発明の目的および特徴は図面を参照した以
下の説明から明らかとなるであろう。

【００２４】実施例１．《アクティブ・マトリックス液晶表示装置》以下、アク
ティブ・マトリックス方式のカラー液晶表示装置にこの
発明を適用した実施例を説明する。なお、以下で説明す
る図面で、同一機能を有するものは同一符号を付け、そ
の繰返しの説明は省略する。

【００２５】《液晶表示モジュールの全体構成》図５
は、液晶表示モジュールＭＤＬの各構成部品を表す分解
斜視図である。

【００２６】ＳＨＤは金属板からなる枠状のシールドケ
ース（メタルフレーム）、ＬＣＷはその表示窓、ＰＮＬ
は液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フ
レーム、ＢＬはバックライト、ＢＬＳはバックライト支
持体、ＬＣＡは下側ケースであり、図に示すような上下
の配置関係で各部材が積み重ねられてモジュールＭＤＬ
が組み立てられる。

【００２７】モジュールＭＤＬは、シールドケースＳＨ
Ｄに設けられた爪ＣＬとフックＦＫによって全体が固定
されるようになっている。

【００２８】中間フレームＭＦＲは表示窓ＬＣＷに対応
する開口が設けられるように枠状に形成され、その枠部
分には拡散板ＳＰＢ、バックライト支持体ＢＬＳ並びに
各種回路部品の形状や厚みに応じた凹凸や放熱用の開口
が設けられている。

【００２９】下側ケースＬＣＡはバックライト光の反射
体も兼ねており、効率のよい反射ができるよう、螢光管
ＢＬに対応して反射山ＲＭが形成されている。

【００３０】ＳＵＢ１、ＳＵＢ２は、それぞれ液晶表示
パネルＰＮＬを構成する第１および第２の透明ガラス基
板である。後で詳細に説明するが、第１の透明ガラス基
板ＳＵＢ１の面上には薄膜トランジスタ、走査信号線、
映像信号線、透明画素電極等が形成され、第２の透明ガ
ラス基板ＳＵＢ２の面上にはブラックマトリックス、カ
ラーフィルタ、共通透明画素電極等が形成されている。
本実施例では、この図に示すように、バックライトＢＬ
が第２の透明ガラス基板ＳＵＢ２側に配置されている。

【００３１】《マトリックス部の概要》図１はこの発明
が適用されるアクティブ・マトリックス方式カラー液晶
表示装置の一画素とその周辺を示す平面図、図１は隣合
う映像信号線と透明画素電極とを示す断面図で、図２の
１−１切断線における断面を示す図、図３は図２の３−
３切断線における断面を示す図、図４は図２の４−４切
断線における断面を示す図である。

【００３２】図２に示すように、各画素は隣接する２本
の走査信号線（ゲートラインまたは水平信号線）ＧＬ
と、隣接する２本の映像信号線（データライン、ドレイ
ンラインまたは垂直信号線）ＤＬとの交差領域内（４本
の信号線に囲まれた領域）に配置されている。各画素は
薄膜トランジスタＴＦＴ、透明画素電極ＩＴＯ１および
付加容量素子Ｃａｄｄを含む。走査信号線ＧＬは映像信
号線ＤＬとの交差付近で二俣に分岐している。これは、
この部分の二俣のラインの内の一方が映像信号線ＤＬと
短絡した場合、これをレーザを用いて切断し、他の一方
の（切断していない）ラインでライン欠陥とならず正常
に動作させるためである。

【００３３】ここで、この実施例では、特に、画素電極
ＩＴＯ１を覆って保護膜ＰＳＶ１が形成されているが、
この保護膜ＰＳＶ１に該画素電極ＩＴＯ１の輪郭を露呈
させたスリット状開口ＳＨが形成された痕跡が残ってい
る。

【００３４】このスリット状開口ＳＨは、画素電極ＩＴ
Ｏ１とこの画素電極ＩＴＯ１に隣接する配線層（走査信
号線ＧＬあるいは映像信号線ＤＬ）との間に付着された
導電性の異物を除去するための開口であり、その除去方
法については《製造方法》の項にて後述する。

【００３５】なお、このスリット状開口ＳＨは、同図に
おいて、画素電極ＩＴＯの四つの角の部分には形成され
ていないが、この理由は、画素電極ＩＴＯは、該部分に
おいて切り欠いた形状となり、前記配線層との離間距離
が比較的大きくなっていることから、該異物が付着して
配線層との間に電気的短絡を生じさせる確率が小さいで
あろうということに基づいている。また、該スリット状
開口ＳＨは付加容量Ｃａｄｄおよび薄膜トランジスタＴ
ＦＴが形成されている部分には形成されていない。画素
電極ＩＴＯと接続される部分であることから、特に電気
的短絡を配慮しなくてよい領域となっているからであ
る。しかし、上述した理由があるにせよ、画素電極ＩＴ
Ｏの輪郭の全部を露呈させるような形状でスリット状開
口ＳＨを形成してもよいことはいうまでもない。

【００３６】図３に示すように、液晶層ＬＣを基準にし
て第１の透明ガラス基板ＳＵＢ１側には薄膜トランジス
タＴＦＴおよび透明画素電極ＩＴＯ１が形成され、第２
の透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩ
Ｌ、遮光用ブラックマトリックスパターンＢＭが形成さ
れている。透明ガラス基板ＳＵＢ１、ＳＵＢ２の両面に
はディップ処理等により形成された酸化シリコン膜ＳＩ
Ｏが設けられている。

【００３７】第２の透明ガラス基板ＳＵＢ２の内側（液
晶ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦ
ＩＬ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（Ｃ
ＯＭ）及び上部配向膜ＯＲＩ２が順次積層して設けられ
ている。ＰＯＬ１、ＰＯＬ２はそれぞれ透明ガラス基板
ＳＵＢ１、ＳＵＢ２の外側の表面に形成された遮光板で
ある。

【００３８】《薄膜トランジスタＴＦＴ》次に、図１〜
３を用いて、第１の透明ガラス基板ＳＵＢ１側の構成を
詳しく説明する。走査信号線ＧＬに正のバイアスを印加
すると、ソース−ドレイン間のチャンネル抵抗が小さく
なり、バイアスをゼロにするとチャンネル抵抗は大きく
なるように動作する。

【００３９】各画素には一個の薄膜トランジスタＴＦＴ
が設けられている。薄膜トランジスタＴＦＴは、図２に
示すように、走査信号線ＧＬ上に形成されている。ゲー
ト電極（走査信号線ＧＬ）、走査信号線ＧＬの表面に
は、陽極酸化膜ＡＯＦと窒化シリコンの絶縁膜ＧＩが被
服されており、このＡＯＦとＧＩがゲート絶縁膜を構成
している。その上部にｉ膜（真性、intrinsic、導電型
決定不純物がドープされていない）非晶質シリコン（Ｓ
ｉ）からなるｉ型半導体層Ａｓ、一対のソース電極ＳＤ
１、ドレイン電極ＳＤ２を有する。なお、ソース、ドレ
インは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。

【００４０】《ゲート電極〔走査信号線ＧＬ〕》本例で
は、走査信号線ＧＬは、単層の第１導電膜ｇ１で形成さ
れている。第１導電膜ｇ１としては例えばスパッタで形
成されたアルミニュウム（Ａｌ）膜が用いられ、その上
にはＡｌの陽極酸化膜ＡＯＦが自己整合的に設けられて
いる。

【００４１】《絶縁膜ＧＩ》絶縁膜ＧＩは、薄膜トラン
ジスタＴＦＴにおいて、陽極酸化膜ＡＯＦと共に半導体
層ＡＳに走査信号線ＧＬからの電界を与えるためのゲー
ト絶縁膜として使用される。絶縁膜ＧＩとしては例えば
プラズマＣＶＤで形成された窒化シリコン膜が選ばれ、
１２００〜２７００Åの厚さに（本実施例では、２００
０Å程度）形成される。絶縁膜ＧＩは、本例では薄膜ト
ランジスタＴＦＴ部分、付加容量Ｃａｄｄ、及びソース
電極ＳＤ１、ドレイン電極ＳＤ２部分、および映像信号
線ＤＬ部分に形成され、付加容量Ｃａｄｄ部分のみが独
立した島状になり、特にドレイン電極ＳＤ２および映像
信号線ＤＬに沿った形状にパターンニングされている。

【００４２】一方、走査信号線ＧＬ上すべてを絶縁膜Ｇ
Ｉが被覆しておらず、付加容量Ｃａｄｄと隣接する映像
信号線ＤＬ及びソース電極ＳＤ１が以下に示す半導体層
ＡＳと同様にパターンニング除去されている。絶縁膜Ｇ
Ｉが被覆されていない走査信号線ＧＬは陽極酸化膜ＡＯ
Ｆが被覆されている。

【００４３】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、本例では薄膜トランジスタＴＦＴ部分、付加容量Ｃ
ａｄｄ、及びソース電極ＳＤ１、ドレイン電極ＳＤ２部
分に形成され、付加容量Ｃａｄｄ部分のみが独立した島
状になり、特にドレイン電極ＳＤ２及び映像信号線ＤＬ
に沿った形状にパターンニングされている。一方、走査
信号線ＧＬ上すべてを半導体層ＡＳが被覆しておらず、
付加容量Ｃａｄｄと隣接する映像信号線ＤＬ及びソース
電極ＳＤ１が上記に示す絶縁膜ＧＩと同様にパターンニ
ング除去している。半導体層ＡＳは、非晶質シリコン
で、２００〜２２００Åの厚さ（本実施例では、２００
０Å程度）で形成される。層ｄ０はオーミックコンタク
ト用のリン（Ｐ）をドープしたＮ（＋）型非晶質シリコ
ン半導体層であり、下側にｉ型半導体層ＡＳが存在し、
上側に導電層ｄ２（ｄ３）が存在するところのみに残さ
れている。

【００４４】ｉ型半導体層ＡＳは走査信号線ＧＬと映像
信号線ＤＬとの交差部、ＧＬとソース電極ＳＤ１、ドレ
イン電極ＳＤ２及び付加容量Ｃａｄｄの交差部における
絶縁分離をするために陽極酸化膜ＡＯＦ、絶縁膜ＧＩと
共に短絡に伴う線欠陥を低減する。また、ソース電極Ｓ
Ｄ１下部から透明導電膜ＩＴＯ１（ｄ１）上に延在し
て、Ｎ（＋）型非晶質シリコンｄ０、このｉ型半導体層
ＡＳ、絶縁膜ＧＩが形成されている。これにより、後述
するようにソース電極ＳＤ１が断線することなく透明導
電膜ＩＴＯ１（ｄ１）に接続される。さらに、ソース電
極ＳＤ１及びドレイン電極ＳＤ２が正常にパターニング
されず、走査信号線ＧＬ上に陽極酸化膜ＡＯＦのみの部
分にこれらの電極が残った場合でも、陽極酸化膜ＡＯＦ
単膜でも所定の絶縁耐圧があり短絡が防止できる。

【００４５】一方、本実施例では、映像信号線ＤＬ下部
の半導体層ＡＳ及び絶縁膜ＧＩは透明画素電極ＩＴＯ上
に延在し、映像信号線ＤＬと透明画素電極ＩＴＯ１を絶
縁分離する役目を果たす。従って、映像信号線ＤＬと透
明画素電極ＩＴＯ１の距離を狭くして、高開口率で明る
い液晶表示装置を構成しても、映像信号線ＤＬと透明画
素電極ＩＴＯ１（ｄ１）との短絡による点欠陥を防止で
きる。

【００４６】本半導体層ＡＳと絶縁膜ＧＩは同じホトレ
ジストパターンを用いて加工されているので、半導体層
ＡＳと絶縁膜ＧＩを異なるホトレジストパターンにより
加工していた工法に比べてホト工程を低減できる。ま
た、映像信号線ＤＬと透明画素電極ＩＴＯ１（ｄ１）と
の短絡防止を絶縁膜ＧＩのみでおこなった場合よりも短
絡確率は小さい。これは、半導体層ＡＳと絶縁膜ＧＩの
ホトエッチング工程を分けて、透明導電膜ＩＴＯ１（ｄ
１）上に映像信号線ＤＬ下部から延在するｉ型半導体層
ＡＳを設けない場合、半導体層ＡＳエッチングにおける
絶縁膜ＧＩの選択比が充分でないためこの絶縁膜ＧＩの
耐圧が低下するためである。

【００４７】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を形成する。透明
画素電極ＩＴＯ１は薄膜トランジスタＴＦＴのソース電
極ＳＤ１に接続されている。この透明画素電極ＩＴＯ１
は第１導電膜ｄ１によって構成されており、この第１導
電膜ｄ１はスパッタリングで形成された透明導電膜（In
dium-Tin-Oxide ITO：ネサ膜）からなり、１０００〜
２０００Åの厚さに（本実施例では、１４００Å程度）
形成される。

【００４８】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれ
は、Ｎ（＋）型半導体層ｄ０に説色する第２導電膜ｄ２
とその上に形成された第３導電膜ｄ３から構成されてい
る。

【００４９】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本
実施例では、６００Å程度）で形成される。Ｃｒ膜はＮ
（＋）型半導体層ｄ０との密着性を良好にし、第３導電
膜ｄ３のＡｌがＮ（＋）型半導体層ｄ０に拡散すること
を防止する（いわゆるバリヤ層の）目的で使用される。
第２導電膜ｄ２として、Ｃｒ膜の他に高融点金属（Ｍ
ｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（Ｍｏ
Ｓｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を用いても
良い。

【００５０】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの厚さに（本実施例では、４００
０Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレ
スが小さく、厚い膜厚に形成することが可能で、ソース
電極ＳＤ１、ドレイン電極ＳＤ２及び映像信号線ＤＬの
抵抗値を低減したり、走査信号線ＧＬに起因する段差乗
り越えを確実にする（ステップカバレジ）働きがある。

【００５１】上記ソース電極ＳＤ１及びドレイン電極Ｓ
Ｄ２は第２導電膜ｄ２及び第３導電膜ｄ３の積層膜であ
るが、比較的小型の液晶表示装置の場合Ｃｒ膜を初めと
する高融点金属である第２の導電膜のみでも良い。その
場合は膜厚を１８００Å程度に厚くする必要がある。

【００５２】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターンニングした後、同じマスクを用
いて、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマス
クとして、Ｎ（＋）型半導体層ｄ０が除去される。つま
り、ｉ型半導体層ＡＳ上に残っていたＮ（＋）半導体層
ｄ０は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセ
ルフアラインで除去される。この時、Ｎ（＋）型半導体
層ｄ０はその厚さ分はすべて除去されるようにエッチン
グされるので、ｉ型半導体層ＡＳも若干その表面部分が
エッチングされるが、その程度はエッチング時間で制御
すればよい。

【００５３】《映像信号線（データライン）ＤＬ》映像
信号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と
同層の第２導電膜ｄ２、第３導電膜ｄ３で構成される
か、あるいは、第２導電膜ｄ２のみで構成されている。

【００５４】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気から保護するために形成されており、透
明性が高くしかも耐湿性の良いものを使用する。

【００５５】保護膜ＰＳＶ１は例えばプラズマＣＶＤ装
置で形成した酸化シリコン膜や窒化シリコン膜で形成さ
れており、１μｍ程度の膜厚で形成する。上記保護膜は
一般にプラズマＣＶＤを初めとする真空装置で形成する
が、これはエポキシ樹脂を初めとする有機系材料の塗布
で形成した場合スループットが向上する。

【００５６】そして、この保護膜ＰＳＶ１は、たとえば
図２の１−１断面である図１に示すように、画素電極Ｉ
ＴＯ１の輪郭を露呈させるようなスリット状開口ＳＨが
形成されていることが確認できる。

【００５７】《遮光膜ＢＭ》第２の透明ガラス基板ＳＵ
Ｂ２側には、外部光またはバックライト光がｉ型半導体
層ＡＳに入射しないように遮光膜ＢＭが設けられてい
る。図２に示す遮光膜ＢＭの閉じた多角形の輪郭線は、
その内側が遮光膜ＢＭが形成されない開口を示してい
る。遮光膜ＢＭは光に対する遮光性が高い例えばアルミ
ニウム膜やクロム膜等で形成されており、本実施例では
クロム膜がスパッタリングで１３００Å程度の厚さに形
成される。

【００５８】したがって、薄膜トランジスタＴＦＴのｉ
型半導体層ＡＳのなかで少なくともソース電極ＳＤ１と
ドレイン電極ＳＤ２間のいわゆるチャンネル領域には上
下にある遮光膜ＢＭおよび大きめの走査信号線ＧＬによ
ってサンドイッチされ外部の自然光やバックライト光が
当たらなくなる。遮光膜ＢＭは各画素の周囲に格子状に
形成され（いわゆるブラックマトリックス）、この格子
で１画素の有効表示領域が仕切られている。従って、各
画素の輪郭が遮光膜ＢＭによってはっきりとし、コント
ラストが向上する。つまり、遮光膜ＢＭはｉ型半導体層
ＡＳに対する遮光とブラックマトリックスとの２つの機
能をもつ。

【００５９】透明画素電極ＩＴＯのラビング方向の根本
側のエッジ部分（図２右下部分）も遮光膜ＢＭによって
遮光されているので、上記部分にドメインが発生したと
してもドメインが見えないので、表示特性が劣化するこ
とがない。

【００６０】遮光膜ＢＭは液晶表示パネルの周辺部にも
額縁状に形成され、そのパターンはドッド状に複数の開
口を設けた図２に示すマトリックス部のパターンと連続
して形成されている。周辺部の遮光膜ＢＭは、シール部
ＳＬの外側に延長され、パソコン等の実装機に起因する
反射光等の漏れ光がマトリツクス部に入り込むのを付勢
でいる。他方、この遮光膜ＢＭは基板ＳＵＢ２の縁より
も約０．３〜１ｍｍほど内側に留められ、基板ＳＵＢ２
の切断領域を避けて形成されている。

【００６１】カラーフィルタＦＩｌは次のように形成す
ることができる。まず、第２の透明ガラス基板ＳＵＢ２
の表面にアクリル系樹脂等の染色基材を除去する。この
後、染色基剤を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。次に、同様な工程を施すことに
よって、緑色フィルタＧ、青色フィルタＢを順次形成す
る。

【００６２】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬの染料が液晶ＬＣに漏れることを防止
するために設けられている。保護膜ＰＳＶ２は例えばア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。

【００６３】《共通透明画素電極ＩＴＯ２》共通透明電
極ＩＴＯ２（図１、３参照）は、第１の透明ガラス基板
ＳＵＢ１側に画素ごとに設けられた透明画素電極ＩＴＯ
１に対向し、液晶ＬＣの光学的な状態は各画素電極ＩＴ
Ｏ１と共通透明画素電極ＩＴＯ２との電位差（電界）に
応答して変化する。この共通透明画素電極ＩＴＯ２には
コモン電圧Ｖｃｏｍが印加されるように構成されてい
る。本実施例では、コモン電圧Ｖｃｏｍは映像信号線Ｄ
Ｌに印加される最小レベルの駆動電圧Ｖｄｍｉｎと最大
レベルの駆動電圧Ｖｄｍａｘとの中間直流電位に設定さ
れるが、映像信号駆動回路で使用される集積回路の電源
電圧を約半分に低減したい場合は、交流電圧を印加すれ
ば良い。

【００６４】《保持容量素子Ｃａｄｄの構造》透明画素
電極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される
端部と反対側の端部において、隣の走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図４か
らも明らかなように、透明画素電極ＩＴＯ１に接続され
たソース電極ＳＤ１とドレイン電極ＳＤ２の材料である
第２導電膜ｄ２および第３導電膜ｄ３の積層電極を一方
の電極ＰＬ２とし、隣の走査信号線ＧＬを他方の電極Ｄ
Ｌ１とする保持容量素子Ｃａｄｄを形成する。この保持
容量素子Ｃａｄｄの誘電体膜は、薄膜トランジスタＴＦ
Ｔのゲート絶縁膜として使用される陽極酸化膜ＡＯＦ、
絶縁膜ＧＩ、ｉ型半導体層ＡＳ及びＮ（＋）型半導体層
ｄ０で構成されている。これにより、ゲート電極（走査
信号線ＧＬ）とドレイン電極ＳＤ２の交差部分、走査信
号線ＧＬと映像卯信号線ＤＬの交差部分、走査信号線Ｇ
Ｌとソース電極の交差部分および前記のＣａｄｄの交差
部分の上下方向の電極間に陽極酸化膜ＡＯＦ、絶縁膜Ｇ
Ｉ、ｉ型半導体層ＡＳ及びＮ（＋）型半導体層ｄ０が積
層されることになる。このことは、保持容量素子の電極
間に、プラズマＣＶＤ法で連続的に形成された絶縁膜Ｇ
Ｉ、ｉ型半導体層ＡＳ及びＮ（＋）型半導体層ｄ０がエ
ッチング除去されることなく形成されているので短絡欠
陥（点欠陥モード）が低減される。

【００６５】《映像信号線ＤＬによる反射防止》本実施
例の液晶表示モジュールＭＤＬでは、図５に示すよう
に、バックライトＢＬが液晶表示パネルＰＮＬを構成す
る第２の透明ガラス基板ＳＵＢ２側に配置され、薄膜ト
ランジスタＴＦＴ、映像信号線ＤＬ等を形成した第１の
透明ガラス基板ＳＵＢ１が使用者側に配置されている。
透明ガラス基板ＳＵＢ１上に順次、ゲート電極、ゲート
絶縁膜、チャネル形成用半導体層、ソース・ドレイン電
極が形成された逆スタガ構造を採るアクティブ・マトリ
ックス方式の液晶表示パネルＰＮＬにおいて、図１に示
すように、映像信号線ＤＬと透明ガラス基板ＳＵＢ１と
の間に、非晶質シリコンからなるｉ型半導体層ＡＳおよ
びゲート絶縁膜ＧＩが映像信号線ＤＬに沿った形状にパ
ターンニングされている。ゲート絶縁膜ＧＩはｉ型半導
体層ＡＳと透明ガラス基板ＳＵＢ１との間に形成され、
ｉ型半導体層ＡＳおよびゲート絶縁膜ＧＩは映像信号線
ＤＬ（ｄ３、ｄ２）よりも幅が広く、同一のパターン形
状をしており、薄膜トランジスタＴＦＴの個所以外は映
像信号線ＤＬのパターン形状に沿っている。非晶質シリ
コン半導体層は、茶褐色を帯びており、光吸収が大き
く、たとえば図１において、外部入射光１、２はｉ型半
導体層ＡＳに吸収され、破線で示すように反射したり、
通過したりしない。このように、映像信号線ＤＬを構成
する反射率の高いＣｒからなる第２導電膜ｄ２と透明ガ
ラス基板ＳＵＢ１ととの間にｉ型半導体層ＡＳを介在さ
せることにより、、表示画面側の外部からの入射光が映
像信号線ＤＬにより外側（使用者側）に反射し、画面が
見にくくなり（鏡のようになる）、コントラスト（黒と
白の輝度差）が低下し、表示品質が低下する問題を解決
することができる。すなわち、コントラストが向上し、
画像品質が向上する。また、表示画面側の反射光による
表示品質低下防止のための偏光板ＰＯＬ１への高価なア
ンチリフレクトコーティングをしなくて済み、製造コス
トを低減できる。さらに、映像信号線ＤＬの全線下にｉ
型半導体層ＡＳを設けることにより、従来、走査信号Ｇ
Ｌと映像信号線ＤＬとの交差部に両者の短絡防止のため
部分的に設けていたｉ型半導体層ＡＳの段差乗り越え部
における映像信号線ＤＬの断線の発生を低減でき、した
がって、製造コストを低減できる。また、透明電極ＩＴ
Ｏ１とｉ型半導体層ＡＳおよびゲート絶縁膜ＧＩとが重
なると、映像信号線ＤＬと透明画素電極ＩＴＯ１との間
に寄生容量が生じるが、本実施例では、図１に示すよう
に、透明画素電極ＩＴＯ１とｉ型半導体層ＡＳおよびゲ
ート絶縁膜ＧＩとは重なっていないので、寄生容量が発
生しない。なお、映像信号線ＤＬとｉ型半導体層ＡＳと
の間には、Ｎ（＋）型半導体層ｄ０が形成されている。
映像信号線ＤＬと透明ガラス基板ＳＵＢ１との間に形成
されたｉ型半導体層ＡＳとゲート絶縁膜ＧＩとは、それ
ぞれ薄膜トランジスタＴＦＴのチャンネル形成用ｉ型半
導体層ＡＳとゲート絶縁膜ＧＩと同一形成工程におい
て、同一材料により形成される。したがって、製造工程
数が増加することがない。

【００６６】また、本実施例によれば、図１に示すよう
に、使用者側から見れば、ｉ型半導体層ＡＳが映像信号
線ＤＬを、合わせ有度をもって覆っているので、両者の
画素毎の合わせばらつきによる表示むらが発生するのを
防止することができる。

【００６７】《製造方法》次に、上述した液晶表示装置
の第１の透明ガラス基板ＳＵＢ１側の製造方法について
図６〜図８を参照して説明する。なお、同図において、
中央の目次は工程名の略称であり、左側は図３に示す画
素部分、右側はゲート端子付近の断面形状でみた加工の
流れを示す。工程Ｂ及び工程Ｄを除き工程Ａ〜工程Ｇは
各写真（フォト）処理に対応して区分けしたもので、各
工程のいずれの断面図もホト処理後の加工が終わりホト
レジストを除去した段階を示している。なお、上記写真
（ホト）処理とは本説明ではホトレジストの塗布からマ
スクを使用した選択露光を経てそれを現像するまでの一
連の作業を示すものとし、繰返しの説明は避ける。以
下、区分した工程に従って、説明する。

【００６８】工程Ａ、図６７０５９ガラス（商品名）からなる第１の透明ガラス基
板ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処
理により設けた後、５００℃、６０分間のベークを行
う。なお、このＳＩＯ膜はガラス基板ＳＵＢ１の表面凹
凸を緩和するために形成するが、凹凸が少ない場合省略
できる工程である。膜厚が２８００ÅのＡｌ−Ｔａ、Ａ
ｌ−Ｔｉ−Ｔａ、Ａｌ−Ｐｄ等からなる第２導電膜ｇ１
を選択的にエッチングする。

【００６９】工程Ｂ、図６レジスト直描後（前述した陽極酸化パターンＡＯ形成
後）、３％酒石酸をアンモニヤによりＰＨ６．２５±
０．０５に調整した溶液をエチレングリコール液で１：
９に稀釈した液からなる陽極酸化液中に基板ＳＵＢ１を
浸漬し、化成電流密度が０．５ｍＡ／ｃｍ２になるよう
に調整する（定電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が
得られるのに必要な化成電圧１２５Ｖに達するまで陽極
酸化を行う。その後この状態で数１０分保持することが
望ましい（定電流化成）。これは均一なＡｌ₂Ｏ₃膜を得
る上で大事なことである。それによって、導電膜ｇ１を
陽極酸化され、走査信号線（ゲートライン）ＧＬ上およ
び側面に自己整合的に膜厚が１８００Åの陽極酸化膜Ａ
ＯＦが形成され、薄膜トランジスタＴＦＴのゲート絶縁
膜の一部となる。

【００７０】工程Ｃ、図６膜厚が１４００ÅのＩＴＯ膜からなる導電膜ｄ１をスパ
ッタリングにより設ける。ホト処理後、エッチング液と
して塩酸と硝酸の混酸液で導電膜ｄ１を選択的にエッチ
ングすることにより、ゲート端子ＧＴＭ、ドレイン端子
ＤＴＭの最上層および透明画素電極ＩＴＯ１を形成す
る。

【００７１】工程Ｄ、図７プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
化ガスを導入して、圧膜２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けた後、
プラズマＣＶＤ装置に水素ガス、ホスフィンガスを導入
して膜厚が３００ÅのＮ（＋）型の非晶質Ｓｉ膜を設け
る。この成膜は同一ＣＶＤ装置で反応ガスを変え連続し
て行う。

【００７２】工程Ｅ、図７ホト処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓ
ｉ膜をエッチングする。続けて、ＳＦ₆を使用して窒化
Ｓｉ膜をエッチングする。ＳＦ₆ガスでＮ（＋）型非晶
質Ｓｉ膜、ｉ型非晶質Ｓｉ膜及び窒化Ｓｉ膜を連続して
エッチングしても良い。

【００７３】このように３層のＣＶＤ膜をＳＦ₆を主成
分とするガスで連続的にエッチングすることによって次
のような効果を奏する。すなわち、ＳＦ₆ガスに対する
エッチング速度はＮ（＋）型非晶質Ｓｉ膜、ｉ型非晶質
Ｓｉ膜、窒化Ｓｉ膜の順に大きい。従って、Ｎ（＋）型
非晶質Ｓｉ膜がエッチング完了し、ｉ型非晶質Ｓｉ膜が
エッチングされ始めると上部のＮ（＋）型非晶質Ｓｉ膜
がサイドエッチされ結果的にｉ型非晶質Ｓｉ膜が約７０
度のテーパに加工される。また、ｉ型非晶質Ｓｉ膜のエ
ッチングが完了し、窒化ＳＩ膜がエッチングされ始める
と上部のＮ（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜の
順にサイドエッチされ、結果的にｉ型非晶質Ｓｉ膜が約
５０度、窒化シリコン膜が２０度のテーパ加工される。
上記テーパ形状のためその上部にソース電極ＳＤ１が形
成された場合も断線の確率は著しく低減される。Ｎ
（＋）型非晶質Ｓｉ膜はそのテーパ角度が９０度に近い
が厚さが３００Åと薄いためにこの段差での断線の確率
は非常に小さい。従って、Ｎ（＋）型非晶質Ｓｉ膜、ｉ
型非晶質Ｓｉ膜、窒化Ｓｉ膜の平面パターンは厳密には
同一パターンではなく断面が順テーパ形状となるためＮ
（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ膜
の順に大きなパターンとなる。

【００７４】工程Ｆ、図８膜厚が６０００ÅのＣｒからなる第２導電膜ｄ２をスパ
ッタリングにより設け、さらに膜厚が４０００ÅのＡｌ
−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｔａ、Ａｌ−Ｔｉ−Ｔａ等
からなる第３導電膜ｄ３をスパッタリングにより設け
る。ホト処理後、第３導電膜ｄ３を工程Ａと同様な液で
エッチングし、第２導電膜ｄ２を硝酸第２セリウムアン
モニウム溶液でエッチングし、映像信号線ＤＬ、ソース
電極ＳＤ１、ドレイン電極ＳＤ２を形成する。

【００７５】ここで、本実施例では工程Ｅに示すように
Ｎ（＋）型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ膜、窒化Ｓｉ
膜が順テーパとなっているため、映像信号線ＤＬの抵抗
の許容度の大きい液晶表示装置では第２導電膜ｄ２のみ
で形成することも可能である。

【００７６】次に、ドライエッチング装置にＳＦ₆、Ｃ
Ｃｌ₄を導入して、Ｎ（＋）型非晶質Ｓｉ膜をエッチン
グすることにより、ソースとドレイン間のＮ（＋）型半
導体層ｄ０を選択的に除去する。

【００７７】工程Ｇ、図８プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。ホト処理後、ドライエッチングガスとしてＳＦ₆を
使用しエッチングすることにより、保護膜ＰＳＶ１を形
成する。保護膜としてはＣＶＤで形成したＳｉＮ膜のみ
ならず有機材料を用いたものも使用できる。

【００７８】次に、このように保護膜ＰＳＶ１を形成し
た後、本実施例では、図９ないし図１２に示す工程を経
るようにしている。この理由は、画素電極ＩＴＯ１とこ
の画素電極ＩＴＯ１に隣接する配線層（走査信号線ＧＬ
あるいは映像信号線ＤＬ）との間に導電性の異物（半導
体層ＡＳの残存物も含む）が付着して該画素電極ＩＴＯ
にいわゆる点欠陥が発生するのを製造段階において未然
に防止するという試みからである。

【００７９】ここで、図９ないし図１２は、前述の各工
程を示す図とは異なり、図２の１−１断面に基づいて説
明する。

【００８０】工程Ｈ、図９同図は、保護膜ＰＳＶ１の形成後における図であるが、
ここで、最悪の状態として、画素電極ＩＴＯ１は図中右
側に隣接する映像信号線ＤＬとの間に半導体からなる異
物Ａ（半導体層ＡＳの残存物）、および図中左側に隣接
する映像信号線ＤＬとの間に金属からなる異物Ｂ（たと
えば導電層ｄ２、ｄ３の残存物とする）がそれぞれ付着
しておりこれにより該映像信号線ＤＬと電気的短絡を生
じさせているとする。

【００８１】なお、この時点で製造者はこの異物の存在
を認識しておく必要はない。異物の存在を前提として次
の工程を経るからである。

【００８２】工程Ｉ、図１０保護膜ＰＳＶ１をたとえば選択エッチングすることによ
り、図２に示したパターンでスリット状開口ＳＨを形成
する。この場合、このスリット状開口ＳＨの形成と伴う
保護膜ＰＳＶ１の一部除去はそのまま異物Ａの一部除去
となって、この異物Ａによる画素電極ＩＴＯ１と走査信
号線ＤＬとの電気的短絡を回避できるようになる。半導
体からなる異物Ａの除去に要するエッチャントは保護膜
ＰＳＶ１の除去に要するそれと同じであるからである。

【００８３】そして、この場合、異物Ｂはいまだ存在し
ていることから、画素電極ＩＴＯ１と走査信号線ＤＬと
の電気的短絡は完全には解消されていないことになる。

【００８４】工程Ｊ、図１１この段階で、画素電極ＩＴＯ１の点欠陥検査が行われ、
前記異物Ｂが残存されていることが認識されることにな
る。

【００８５】そして、その異物Ｂの位置をたとえばそれ
専用の顕微鏡を用いて確認し、該異物Ｂをレーザ光線Ｌ
Ｌを用いて焼却除去する。この際のレーザ光線を用いた
異物除去は特に特別な雰囲気を形成することなく直接に
行うことができる。

【００８６】この場合、保護膜ＰＳＶ１にはスリット状
開口ＳＨが形成されたままであることから、特にこの保
護膜ＰＳＶ１に開口を設けてレーザ照射するという煩雑
さを免れることができる。

【００８７】工程Ｋ、図１２これにより、画素電極ＩＴＯ１とこの画素電極ＩＴＯ１
に隣接する配線層との間に残存する異物（半導体からな
る異物Ａおよび金属からなる異物Ｂ）の完全除去を図る
ことができ、製造段階で発生していた画素電極ＩＴＯ１
のいわゆる点欠陥を解消することができるようになる。

【００８８】以上説明した製造方法によれば、画素電極
ＩＴＯ１とこの画素電極に隣接して配置された配線層と
の間を接続するように、薄膜トランジスタＴＦＴの形成
の際に残存された半導体からなる異物Ａが被着されてい
たとしても、保護膜ＰＳＶ１にスリット状開口ＳＨを形
成することによって該異物Ａが除去されることになる。

【００８９】保護膜の開口形成手段（たとえばエッチン
グ）によって該異物Ａも同時に除去されてしまうからで
ある。

【００９０】このように異物Ａを除去できることによっ
て、画素電極ＩＴＯ１は正常に駆動できるようになり、
いわゆる点欠陥の発生を防止できるようになる。

【００９１】また、半導体以外の異物からなる導電体が
画素電極ＩＴＯ１とこの画素電極ＩＴＯ１に隣接して配
置された配線層との間を接続するように付着されていた
場合に、特に保護膜ＰＳＶ１の除去の工程を経ることな
く、そのままレーザ光を用いて焼却除去できるようにな
る。

【００９２】上述した実施例では、画素電極ＩＴＯ１の
輪郭を露呈させるように保護膜ＰＳＶ１にスリット状開
口ＳＨを設けたものである。

【００９３】しかし、図１３に示すように、画素電極Ｉ
ＴＯ１をその輪郭をも含んで露呈させる開口ＯＨを形成
するようにしても同様の効果を奏することができる。こ
の場合、画像電極ＩＴＯ１の大部分が保護膜ＰＳＶ１か
ら露呈されることから透光率の向上を合わせて図ること
ができるようになる。

【００９４】なお、図１３における１４−１４断面にお
ける断面図を図１４に示す。

【００９５】また、上述した実施例では、そのいずれに
おいても画素電極ＩＴＯ１の輪郭を露呈させたものであ
る。これは、該画素電極ＩＴＯ１が透明ガラス基板ＳＵ
Ｂ１上に直接形成されている場合において有効となるも
のである。

【００９６】すなわち、たとえば図１５に示すように、
画素電極ＩＴＯ１が絶縁膜ＧＩの上面に形成されていた
場合に、そのまま、図１０に示したようにスリット状開
口ＳＨを形成してしまうと、該絶縁膜ＧＩにまでエッチ
ングが進行してしまうことになる。

【００９７】このことは、画素電極ＩＴＯ１の周辺部に
おけるその直下の絶縁膜ＧＩが抉られた形状でエッチン
グされ、該画素電極ＩＴＯ１の該周辺部は庇が突き出し
たようにオーバハングされることになる。

【００９８】したがって、このように画素電極ＩＴＯ１
が絶縁膜ＧＩ上に形成されている場合は、図１５に示す
ように、保護膜ＰＳＶ１に該画素電極ＩＴＯ１をその輪
郭の外方にて囲む線上の少なくとも一部にスリット状開
口ＳＨを形成することが好ましくなる。

【００９９】

【発明の効果】以上説明したことから明らかなように、
本発明による液晶表示基板の製造方法によれば、いわゆ
る点欠陥の発生を防ぐことができるようになる。

【図面の簡単な説明】

【図１】本発明の製造方法が適用された液晶表示基板の
一実施例を示す断面図で、図２の１−１断面に相当す
る。

【図２】本発明の製造方法が適用された液晶表示基板の
一実施例を示す断面図である。

【図３】図２の３−３断面における断面図である。

【図４】図２の４−４断面における断面図である。

【図５】本発明の製造方法が適用された液晶表示装置の
一実施例を示す分解斜視図である。

【図６】本発明の製造方法の一実施例を示す説明図で、
工程Ａ〜Ｃを示した図である。

【図７】本発明の製造方法の一実施例を示す説明図で、
工程Ｄ〜Ｅを示した図である。

【図８】本発明の製造方法の一実施例を示す説明図で、
工程Ｆ〜Ｇを示した図である。

【図９】本発明の製造方法の一実施例を示す説明図で、
工程Ｈを示した図である。

【図１０】本発明の製造方法の一実施例を示す説明図
で、工程Ｉを示した図である。

【図１１】本発明の製造方法の一実施例を示す説明図
で、工程Ｊを示した図である。

【図１２】本発明の製造方法の一実施例を示す説明図
で、工程Ｋを示した図である。

【図１３】本発明の製造方法の他の実施例を示す説明図
である。

【図１４】図１３の１４−１４断面を示す図である。

【図１５】本発明の製造方法の他の実施例を示す説明図
である。

【符号の説明】

ＳＵＢ……透明ガラス基板、ＩＴＯ１……画素電極、Ｐ
ＳＶ１……保護膜、ＴＦＴ……薄膜トランジスタ（半導
体スイッチング素子）、ＳＨ……スリット状開口、ＯＨ
……開口。

Claims

【特許請求の範囲】

【請求項１】液晶を介して互いに対向配置される各透
明基板のうち一方の透明基板の液晶側の面に少なくとも
半導体スイッチング素子と画素電極とが形成され、これ
ら半導体スイッチング素子および画素電極を覆って保護
膜が形成されている液晶表示基板の製造方法において、前記保護膜の形成後にて、この保護膜に前記画素電極の
少なくとも輪郭の一部を露呈させるスリット状開口を形
成する工程が含まれることを特徴とする液晶表示基板の
製造方法。
【請求項２】液晶を介して互いに対向配置される各透
明基板のうち一方の透明基板の液晶側の面に少なくとも
半導体スイッチング素子と画素電極とが形成され、これ
ら半導体スイッチング素子および画素電極を覆って保護
膜が形成されているものであって、前記画素電極は絶縁
膜上に形成されている液晶表示基板の製造方法におい
て、前記保護膜の形成後にて、この保護膜に前記画素電極を
その輪郭の外方にて囲む線上の少なくとも一部にスリッ
ト状開口を前記絶縁膜にまで至って形成する工程が含ま
れることを特徴とする液晶表示基板の製造方法。
【請求項３】液晶を介して互いに対向配置される各透
明基板のうち一方の透明基板の液晶側の面に少なくとも
半導体スイッチング素子と画素電極とが形成され、これ
ら半導体スイッチング素子および画素電極を覆って保護
膜が形成されている液晶表示基板の製造方法において、前記保護膜の形成後にて、この保護膜に前記画素電極を
その輪郭をも含んで露呈させる開口を形成する工程が含
まれることを特徴とする液晶表示基板の製造方法。
【請求項４】画素電極に隣接されて信号線が形成され
ているものであって、保護膜に形成された開口内に該画
素電極と信号線との間に導電性の異物が存在している場
合、該開口を通して照射するレーザ光によって前記異物
を焼却する工程を含むことを特徴とする請求項１ないし
２記載のうちいずれか記載の液晶表示基板の製造方法。