JPH08235352A - 画像変倍装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 ディジタル階調画像の拡大又は縮小を行なう
にあたって、簡単な構成で主走査方向，副走査方向の変
倍を高速に行なうことができ、画像縮小時に折り返し歪
みによる画像劣化が生じないこと。 【構成】 変倍前の少なくとも２ラインの主走査方向の
画素データを記憶するラインメモリと、ラインメモリの
主走査方向の読み出しアドレスを制御する読み出し位置
制御メモリと、ラインメモリから読み出した複数の画素
データ間で補間演算を行なうための主走査方向の補間係
数を保持する主走査係数メモリと、副走査方向の補間係
数を保持する副走査係数レジスタと、複数のデータを受
けて補間演算を行なう補間演算部とを具備し、ラインメ
モリから複数の画素データを読み出し、主走査係数と副
走査係数との間で所定の補間演算を行なって変倍後の画
素データを得る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル階調画像の拡
大又は縮小を行なう画像変倍装置に関し、更にはディジ
タル複写機，ファクシミリ装置，イメージスキャナ，イ
メージプリンタ，画像編集装置等に用いて好適な画像変
倍装置に関する。

【０００２】

【従来の技術】ディジタル画像の変倍方法として、画
像データの間引き又は挿入による方法と補間演算によ
る方法が知られている。前者は画像のざらつきやモアレ
縞の発生等、折り返し歪みによる画像劣化が生じるとい
う問題がある。これに対して、後者は画像劣化は少ない
ものの処理に時間がかかるという問題がある。

【０００３】補間演算の処理時間を短縮する方法として
一つの方法が提案されている（特開昭６３−８２１６８
号）。この方法によれば、１走査ライン分の容量のライ
ンメモリと変倍コントロールメモリを備え、画像拡大時
には、変倍コントロールメモリの情報に基づいてライン
メモリの読み出しアドレスを制御し、画像縮小時には、
変倍コントロールメモリの情報に基づいてラインメモリ
の書き込みアドレスを制御することにより、簡単なハー
ドウェアで高速の変倍処理を可能としている。

【０００４】補間演算の処理時間を短縮するもう一つの
方法が提案されている（特開昭６３−２９６５６２
号）。この方法によれば、主走査，副走査両方向のアド
レステーブルを持つことにより、アドレス計算に要する
時間を短縮することができる。

【０００５】

【発明が解決しようとする課題】前記した第１の方法に
よれば、主走査方向の変倍を行なうだけであり、副走査
方向の変倍は行なうことができないという問題がある。
第２の方法によれば、処理をソフトウェアで行なう場
合、この方法をもってしても依然として補間演算には時
間がかかるという問題がある。また、ハードウェアで行
なう場合、主走査，副走査両方向のアドレステーブルを
持たなければならないため、ハードウェアの規模が大き
くなるという問題がある。また、前記第１の方法及び第
２の方法いずれも、画像の縮小時には原画像の一部を一
定の割合で間引く処理を行なうため、画像のざらつきや
モアレ縞の発生等、折り返し歪みによる画質劣化が生じ
るという問題もある。

【０００６】本発明はこのような課題に鑑みてなされた
ものであって、簡単な構成で主走査方向，副走査方向の
変倍を高速に行なうことができ、画像縮小時に折り返し
歪みによる画像劣化が生じない画像変倍装置を提供する
ことを特徴としている。

【０００７】

【課題を解決するための手段】前記した課題を解決する
第１の発明は、階調画像の拡大及び／又は縮小を行なう
画像変倍装置において、変倍前の少なくとも２ラインの
主走査方向の画素データを記憶するラインメモリと、該
ラインメモリの主走査方向の読み出しアドレスを制御す
る読み出し位置制御メモリと、前記ラインメモリから読
み出した複数の画素データ間で補間演算を行なうための
主走査方向の補間係数を保持する主走査係数メモリと、
副走査方向の補間係数を保持する副走査係数レジスタ
と、複数のデータを受けて補間演算を行なう補間演算部
とを具備し、前記読み出し位置制御メモリの情報に基づ
いて前記ラインメモリから複数の画素データを読み出
し、読み出した複数の画素データと、前記主走査係数メ
モリから読み出した主走査係数と前記副走査係数レジス
タから読み出した副走査係数との間で前記補間演算部に
より所定の補間演算を行なって変倍後の画素データを得
ることを特徴としている。

【０００８】前記した課題を解決する第２の発明は、階
調画像の拡大及び／又は縮小を行なう画像変倍装置にお
いて、変倍前の画像の複数の画素データ間で所定のフィ
ルタ処理を行なうフィルタ部と、該フィルタ部で処理さ
れた画素データの、変倍前の少なくとも２ラインの主走
査方向の画素データを記憶するラインメモリと、該ライ
ンメモリの主走査方向の読み出しアドレスを制御する読
み出し位置制御メモリと、前記ラインメモリから読み出
した複数の画素データ間で補間演算を行なうための主走
査方向の補間係数を保持する主走査係数メモリと、副走
査方向の補間係数を保持する副走査係数レジスタと、複
数のデータを受けて補間演算を行なう補間演算部とを具
備し、前記フィルタ部により変倍前の画素データにフィ
ルタ処理を施し、フィルタ処理された画素データを前記
ラインメモリに格納し、前記読み出し位置制御メモリの
情報に基づいて該ラインメモリから複数の画素データを
読み出し、読み出した複数の画素データと前記主走査係
数メモリから読み出した主走査係数と前記副走査レジス
タから読み出した副走査係数との間で前記補間演算部に
より所定の補間演算を行なって変倍後の画素データを得
ることを特徴としている。

【０００９】この場合において、画像の拡大時には前記
フィルタ部をバイパスして画像変倍処理を行ない、画像
の縮小時には前記フィルタ部によりフィルタ処理を行な
った後に画像変倍処理を行なうことが、画像縮小時に折
り返し歪みによる画像劣化が生じない画像変倍装置を提
供する上で好ましい。

【００１０】

【作用】

（第１の発明）前記読み出し位置制御メモリの情報に基
づいて前記ラインメモリから複数の画素データを読み出
し、読み出した複数の画素データと、前記主走査係数メ
モリから読み出した主走査係数と前記副走査係数レジス
タから読み出した副走査係数との間で前記補間演算部に
より所定の補間演算を行なうようにした。これにより、
簡単なハードウェア構成で、主走査方向，副走査方向の
変倍を高速に行なうことができる。

【００１１】（第２の発明）入力された画像データに対
して、フィルタ部によりフィルタ処理を行った後、ライ
ンメモリに画素データを格納しておく。そして、前記読
み出し位置制御メモリの情報に基づいて前記ラインメモ
リから複数の画素データを読み出し、読み出した複数の
画素データと、前記主走査係数メモリから読み出した主
走査係数と前記副走査係数レジスタから読み出した副走
査係数との間で前記補間演算部により所定の補間演算を
行なうようにした。これにより、簡単なハードウェア構
成で、主走査方向，副走査方向の変倍を高速に行なうこ
とができる。更に、この発明によれば、変倍前の画素デ
ータにフィルタ部によりフィルタ処理を行なってから変
倍処理を行なうようにしているので、画像縮小時に折り
返し歪みによる画像劣化が生じない。

【００１２】また、画像の拡大時には前記フィルタ部を
バイパスして画像変倍処理を行ない、画像の縮小時には
前記フィルタ部によりフィルタ処理を行なった後に画像
変倍処理を行なうことにより、画像拡大処理と画像の縮
小処理の双方に対応することができ、しかも画像縮小時
に折り返し歪みによる画像劣化が生じないようにするこ
とができる。

【００１３】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は本発明の一実施例を示す構成ブロッ
ク図である。図において、１は画像データを入力する画
像入力装置で、例えばイメージスキャナとＡ／Ｄ変換器
が用いられる。２は画像入力装置１の出力を受けて所定
のフィルタ処理を行なうフィルタ部である。該フィルタ
部２は、２ラインの主走査方向の画素データを記憶する
ラインメモリ２２，２３と、画像入力装置１及びこれら
ラインフィルタ２２，２３の出力を受けてフィルタ演算
処理を行なうフィルタ演算部２４から構成されている。

【００１４】３は前記ラインメモリ２２，２３にアドレ
スを与え、フィルタ演算部２４に指令を与える他、各種
の制御を行なう制御部である。５は全体の動作を制御す
るＣＰＵである。４１，４２は主走査方向の画素データ
を記憶する、２ラインのラインメモリ、ＳＷはラインメ
モリ４１への入力を画像入力装置１からとるかフィルタ
演算部２４の出力からとるかを選択するスイッチであ
る。画像入力装置１の出力はスイッチＳＷのａ接点に接
続され、フィルタ演算部２４の出力はスイッチＳＷのｂ
接点に接続されている。

【００１５】４３は、前記ラインメモリ４１，４２の主
走査方向のアドレスを制御する読み出し位置制御メモ
リ、４５は前記ラインメモリ４１，４２から読み出した
複数の画素データ間で補間演算を行なうための主走査方
向の補間係数を保持する主走査係数メモリ、４４は読み
出し位置制御メモリ４３の出力を加算する加算部、４６
は副走査方向の補間係数を保持する副走査係数レジスタ
である。６は、ラインメモリ４１，４２の出力と、主走
査係数メモリ４５の出力と、副走査係数レジスタ４６の
出力と、制御部３の制御信号とを受けて補間演算を行な
う補間演算部である。７は該補間演算部６の出力を受け
て、変倍された画像データを出力する画像出力装置であ
る。該画像処理装置７としては、例えばイメージプリン
タ等が用いられる。このように構成された装置の動作を
説明すれば、以下のとおりである。

【００１６】（１）画像拡大時の動作 先ず、補間演算部６の補間原理について説明する。図２
は双１次補間法の説明図である。この方法は、求める位
置の画素データをその周囲４点の既知のデータから１次
式により内挿補間するものである。今、ｘ，ｙ座標軸で
規定される平面に点Ｄ（ｘ，ｙ）を考える。この点Ｄの
周囲を取り巻く４点Ｄ（ｘ０，ｙ０），Ｄ（ｘ０，ｙ０
＋１），Ｄ（ｘ０＋１，ｙ０＋１），Ｄ（ｘ０＋１，ｙ
０）が決まっているものとする。点Ｄ（ｘ，ｙ）から水
平，垂直に直線を引き、前記４点の間で囲まれてできる
四角形の面積を図に示すように、それぞれＳ１，Ｓ２，
Ｓ３，Ｓ４とすれば、点Ｄ（ｘ，ｙ）の値は次式により
求めることができる。

【００１７】 Ｄ（ｘ，ｙ）＝Ｄ（ｘ０＋ｕ，ｙ０＋ｖ） ＝Ｄ（ｘ０，ｙ０）・Ｓ２＋Ｄ（ｘ０，ｙ０＋１）Ｓ４＋ Ｄ（ｘ０＋１，ｙ０＋１）・Ｓ３＋Ｄ（ｘ０＋１，ｙ０）・Ｓ１ （１） （１）式は、補間演算でよく用いられる方法である。４
点のそれぞれの点と点Ｄ（ｘ，ｙ）に対して対向する四
角形の面積をかけたものをそれぞれ加算する方法であ
る。ここで、ｘ方向のｘ０は整数、ｘ０＋１はｘ０より
も１だけ大きい整数、途中のｘ０＋ｕはｘ０よりも小数
ｕだけ大きい値である。また、ｙ方向のｙ０は整数、ｙ
０＋１はｙ０よりも１だけ大きい整数、ｙ０＋ｖはｙ０
よりも小数ｖだけ大きい値である。

【００１８】このように定義すると、図のＳ１〜Ｓ４の
面積はそれぞれ次式で表わすことができる。 Ｓ１＝ｕ・（１−ｖ） Ｓ２＝（１−ｕ）・（１−ｖ） Ｓ３＝ｕ・ｖ Ｓ４＝（１−ｕ）・ｖ これらの値を（１）式に代入すると、（１）式はまた、
次のようにも表わすことができる。

【００１９】 Ｄ（ｘ，ｙ）＝（１−ｕ）・（１−ｖ）・Ｄ（ｘ０，ｙ０）＋ ｕ・（１−ｖ）・Ｄ（ｘ０＋１，ｙ０）＋ （１−ｕ）・ｖ・Ｄ（ｘ０，ｙ０＋１）＋ｕ・ｖ・Ｄ（ｘ０＋１，ｙ０＋１） （２） ここで、ｕ，ｖについては後述する。

【００２０】図３，図４は本発明の画像拡大時の動作を
示すフローチャートである。以下、このフローチャート
に沿って説明する。ここではｍ×ｎ画素をｍ’×ｎ’に
拡大する場合について説明する。拡大前の座標系を
（ｘ，ｙ）、拡大後の座標系を（ｘ’，ｙ’）とする。
先ず、主走査方向の変換処理について説明する。ＣＰＵ
５は、先ずスイッチＳＷに切り替え信号を与え、スイッ
チＳＷをａ接点側に接続する。これにより、フィルタ部
２はバイパスされる（Ｓ１）。画像拡大時には、フィル
タ処理は必要ないからである。

【００２１】次に、ＣＰＵ５は内部メモリのｘ’を０に
初期設定する（Ｓ２）。次に、ＣＰＵ５は以下の演算を
行なう（Ｓ３）。 ｘ（ｘ’）＝ｘ’×｛（ｍ−１）／（ｍ’−１）｝ （３） ここで、ｘ’＝０，１，２，…（ｍ’−１） （３）式の整数部をｘ０（ｘ’）、小数部をｕ（ｘ’）
とすると、ｘ０（ｘ’），ｕ（ｘ’）は以下のようにな
る。

【００２２】 ｘ０（ｘ’）＝ｘ（ｘ’）の整数部 （４） ｕ（ｘ’）＝ｘ（ｘ’）の小数部 （５） 次に、ＣＰＵ５は（４）式で求まったｘ０（ｘ’）を読
み出し位置制御メモリ４３のｘ’番目に保存し（Ｓ
４）、ｕ（ｘ’）を主走査係数メモリ４５のｘ’番目に
保存する（Ｓ５）。その後、内部メモリのｘ’を１だけ
更新する（Ｓ６）。以上の、演算は、ｘ’がｍ’になる
まで（ｍ’回）続けられる。

【００２３】ｘ’＝ｍ’になったら（Ｓ７）、ｙ’方向
（副走査方向）の変換処理に入る。ｙ方向の変換処理で
は、ＣＰＵ５は内部メモリのｙ’とｙ１の値を以下のよ
うに初期設定する（Ｓ８）。

【００２４】ｙ’＝０，ｙ１＝−２ 次に、ＣＰＵ５は以下の演算を行なう（Ｓ９）。 ｙ（ｙ’）＝ｙ’×｛（ｎ−１）／（ｎ’−１）｝ （６） ここで、ｙ’＝０，１，２，…（ｎ’−１） （６）式の整数部をｙ０（ｙ’）、小数部をｖ（ｙ’）
とすると、ｙ０（ｙ’），ｖ（ｙ’）は以下のようにな
る。

【００２５】 ｙ０（ｙ’）＝ｙ（ｙ’）の整数部 （７） ｖ（ｙ’）＝ｙ（ｙ’）の小数部 （８） 次に、ＣＰＵ５は原画像データを読み込むかどうかを所
定の条件式により判定する。条件式はｙ１≠ｙ０
（ｙ’）であり、ｙ１とｙ０（ｙ’）が等しくないかか
というものである（Ｓ１０）。条件式を満足する場合、
即ちｙ１≠ｙ０（ｙ’）の場合には、画像入力装置１か
ら原画像データ１ライン分（ｍ個）のデータをラインメ
モリ４１に入力し（Ｓ１１）、ｙ１の値を１だけ更新す
る（Ｓ１２）。その後、ステップＳ１０に戻る。この
時、ラインメモリ４１にもともと格納されていた画素デ
ータは、ラインメモリ４２に移動する。

【００２６】ステップＳ１０において、ｙ１とｙ０
（ｙ’）が等しくなった時には、条件式を満足しなくな
り、画素データの拡大処理動作に移る。先ず、ステップ
Ｓ９で求めたｖ（ｙ’）を副走査係数レジスタ４６に設
定する（Ｓ１３）。次に、制御部３の制御により、読み
出し位置制御メモリ４３に格納されている情報ｘ０
（ｘ’）に基づき、ラインメモリ４１，４２から複数の
データＤ（ｘ０，ｙ０），Ｄ（ｘ０＋１，ｙ０），Ｄ
（ｘ０，ｙ０＋１），Ｄ（ｘ０＋１，ｙ０＋１）が読み
出され、補間演算部６に入力される。一方、制御部３に
より主走査係数メモリ４５から主走査方向補間係数ｕ
（ｘ’）が読み出され、副走査方向係数レジスタ４６か
ら副走査方向補間係数ｖ（ｙ’）が読み出され、補間演
算部６に入力される。

【００２７】補間演算部６は、これら入力された各デー
タを基に以下の演算を実行する（Ｓ１４）。 Ｄ’＝（１−ｕ）・（１−ｖ）・Ｄ（ｘ０，ｙ０） ＋ｕ・（１−ｖ）・Ｄ（ｘ０＋１，ｙ０） ＋（１−ｕ）・ｖ・Ｄ（ｘ０，ｙ０＋１） ＋ｕ・ｖ・Ｄ（ｘ０＋１，ｙ０＋１） （９） これは、前述の（２）式そのものである。つまり、双１
次補間を行ったものとなる。

【００２８】補間演算部６は、制御部３の制御の下で変
倍後の主走査方向画素数分、つまりｍ’回行った後、内
部メモリのｙ’値を１だけ更新し（Ｓ１５）、ｙ’が
ｎ’に等しくなるまで次のラインについて再びＣＰＵ５
により副走査方向の補間係数ｖを求めて補間演算を行な
う操作をステップＳ９から変倍後の副走査方向の画素数
分ｎ’だけ繰り返す。ｙ’＝ｎ’になったら（Ｓ１
６）、処理を終了する。以上、説明したように、本発明
によれば、簡単なハードウェアにより、主走査方向，副
走査方向両方の画像データの拡大が同時にかつ高速で実
行できる。

【００２９】（２）画像縮小時の動作 図５，図６は本発明の画像縮小時の動作を示すフローチ
ャートである。以下、このフローチャートに沿って説明
する。ここではｍ×ｎ画素をｍ’×ｎ’に縮小する場合
について説明する。縮小前の座標系を（ｘ，ｙ）、縮小
後の座標系を（ｘ’，ｙ’）とする。補間演算に先立
ち、主走査方向の縮小率（ｍ’／ｍ）に応じた所定の演
算式に基づき、フィルタ部２のフィルタ係数をＣＰＵ５
により算出し、フィルタ演算部２４に設定する（Ｓ
１）。次に、ＣＰＵ５は、先ずスイッチＳＷに切り替え
信号を与え、スイッチＳＷをｂ接点側に接続する。これ
により、フィルタ部２を経由した画像データがラインメ
モリ４１，４２に記憶されるようになる（Ｓ２）。

【００３０】次に、主走査方向の変換処理に入る。ＣＰ
Ｕ５は先ず内部メモリのｘ’を０に初期設定する（Ｓ
３）。次に、ＣＰＵ５は前記（３）式の演算を行なう
（Ｓ４）。そして、（３）式の整数部をｘ０（ｘ’）、
小数部をｕ（ｘ’）とする（前記（４），（５）式）。
次に、ＣＰＵ５は（４）式で求まったｘ０（ｘ’）を読
み出し位置制御メモリ４３のｘ’番目に保存し（Ｓ
５）、ｕ（ｘ’）を主走査係数メモリ４５のｘ’番目に
保存する（Ｓ６）。その後、内部メモリのｘ’を１だけ
更新する（Ｓ７）。以上の、演算は、ｘ’がｍ’になる
まで（ｍ’回）続けられる。

【００３１】ｘ’＝ｍ’になったら（Ｓ８）、ｙ’方向
（副走査方向）の変換処理に入る。ｙ方向の変換処理で
は、ＣＰＵ５は内部メモリのｙ’とｙ１の値を以下のよ
うに初期設定する（Ｓ９）。

【００３２】ｙ’＝０，ｙ１＝−４ 次に、ＣＰＵ５は前記（６）式の演算を行なう（Ｓ１
０）。（６）式の整数部をｙ０（ｙ’）、小数部をｖ
（ｙ’）とする（前記（７），（８）式）。次に、ＣＰ
Ｕ５は原画像データを読み込むかどうかを所定の条件式
により判定する。条件式はｙ≠ｙ０（ｙ’）である（Ｓ
１１）。ｙ１≠ｙ０（ｙ’）である場合には、画像入力
装置１から１ライン分（ｍ個）のデータをフィルタ部２
に入力し、フィルタ処理した結果を１ライン分（ｍ個）
ラインメモリ４１に入力する（Ｓ１２）。補間演算の前
にフィルタ部２によるフィルタ処理を行なうのは、画像
縮小時に発生する画像のざらつきやモアレ縞の発生等の
折り返し歪みにより画質劣化を防止するためである。そ
して、ｙ１の値を１だけ更新する（Ｓ１３）。その後、
ステップＳ１１に戻る。この時、ラインメモリ４１にも
ともと格納されていた画素データは、ラインメモリ４２
に移動する。

【００３３】ステップＳ１１において、ｙ１とｙ０
（ｙ’）が等しくなった時には、画素データの縮小処理
動作に移る。先ず、ステップＳ１０で求めたｖ（ｙ’）
を副走査係数レジスタ４６に設定する（Ｓ１４）。次
に、制御部３の制御により、読み出し位置制御メモリ４
３に格納されている情報ｘ０（ｘ’）に基づき、ライン
メモリ４１，４２から複数のデータＤ（ｘ０，ｙ０），
Ｄ（ｘ０＋１，ｙ０），Ｄ（ｘ０，ｙ０＋１），Ｄ（ｘ
０＋１，ｙ０＋１）が読み出され、補間演算部６に入力
される。一方、制御部３により主走査係数メモリ４５か
ら主走査方向補間係数ｕ（ｘ’）が読み出され、副走査
方向係数レジスタ４６から副走査方向補間係数ｖ
（ｙ’）が読み出され、補間演算部６に入力される。

【００３４】補間演算部６は、これら入力された各デー
タを基に前記（９）式の演算を実行する（Ｓ１５）。補
間演算部６は、制御部３の制御の下で変倍後の主走査方
向画素数分、つまりｍ’回行った後、内部メモリのｙ’
値を１だけ更新し（Ｓ１６）、ｙ’がｎ’に等しくなる
まで次のラインについて再びＣＰＵ５により副走査方向
の補間係数ｖを求め、補間演算を行なう操作をステップ
Ｓ１０から変倍後の副走査方向の画素数分ｎ’だけけ繰
り返す。ｙ’＝ｎ’になったら（Ｓ１７）、処理を終了
する。以上、説明したように、本発明によれば、簡単な
ハードウェアにより、主走査方向，副走査方向両方の縮
小が同時にかつ高速で実行できる。また、補間演算前に
実施されるフィルタ部２のフィルタ処理により、画像の
ざらつきやモアレ縞の発生等の折り返し歪みにより画質
劣化を防止することができる。

【００３５】（画像拡大時の動作）次に、画像拡大時の
より具体的な動作について説明する。例として１０×１
５画素の画像を１．６倍に拡大し、１６×２４画素の画
像を得る場合について考える。この場合、前述の式にあ
てはめると、ｍ×ｎ＝１０×１５，ｍ’×ｎ’＝１６×
２４であり、ｍ＝１０，ｎ＝１５，ｍ’＝１６，ｎ’＝
２４となる。この時の原画像の画素データをＤ（ｘ，
ｙ）（ｘ＝０，１，２…ｍ−１，ｙ＝０，１，２…ｎ−
１）、変倍後の画素データをＤ’（ｘ’，ｙ’）（ｘ’
＝０，１，２…ｍ’−１，ｙ’＝０，１，２…ｎ’−
１）とする。

【００３６】図３，図４の手順に従い、フィルタ部２を
バイパス側に設定した後、変倍後の主操作方向画素数
ｍ’（＝１６）についてラインメモリ４１，４２の主走
査方向読み出しアドレス情報ｘ０（ｘ’）と主走査方向
の補間係数ｕ（ｘ’）をＣＰＵ５で計算し、それぞれ読
み出し位置制御メモリ４３と主走査係数メモリ４５に格
納する。ここで、計算式は前述したように、 ｘ（ｘ’）＝ｘ’×｛（ｍ−１）／（ｍ’−１）｝ （３） ここで、ｘ’＝０，１，２，…（ｍ’−１） ｘ０（ｘ’）＝ｘ（ｘ’）の整数部 （４） ｕ（ｘ’）＝ｘ（ｘ’）の小数部 （５） である。図７はこのようにして計算した、画像拡大時の
主走査方向読み出しアドレス情報ｘ０と主走査方向補間
係数ｕの計算例を示す図である。拡大後のｘ座標ｘ’
（０〜１５）に対してｘ０（ｘ’）とｕ（ｘ’）が順次
割り当てられていることがわかる。主走査方向読み出し
アドレスｘ０はｘ’に対して不規則に割り当てられてい
る。この１６個の主走査方向読み出しアドレスｘ０と主
走査方向補間係数ｕが、それぞれ読み出し位置制御メモ
リ４３と主走査係数メモリ４５に格納されることにな
る。

【００３７】次に、ＣＰＵ５により副走査方向の補間係
数ｖ（ｙ’）を求めると共に、原画像データを読み込む
かどうかを前述した所定の条件式により判断し、条件が
成立する場合（ｙ１≠ｙ０）は、原画像の画素データを
主走査方向に１ライン分（ｍ個の画素）、ラインメモリ
４１に読み込む。ここで、計算式は前述した ｙ（ｙ’）＝ｙ’×｛（ｎ−１）／（ｎ’−１）｝ （６） ここで、ｙ’＝０，１，２，…（ｎ’−１） ｙ０（ｙ’）＝ｙ（ｙ’）の整数部 （７） ｖ（ｙ’）＝ｙ（ｙ’）の小数部 （８） である。従って、ｙ’＝０の時、ｙ０（０）＝０，ｖ
（０）＝０であり、最初はｙ１＝−２であるから前記条
件式は成立することになる。従って、画像入力装置１か
ら１ラインめの画素データＤ（０，０），Ｄ（１，０）
…Ｄ（９，０）をフィルタ部２をパスしてラインメモリ
４１に読み込む。次に、ｙ１←ｙ１＋１の処理を施し、
ｙ１＝−１となるが、なお前記条件式は成立するので、
画像入力装置１から２ライン目の画素データＤ（０，
１），Ｄ（１，１）…Ｄ（９，１）をフィルタ部２をパ
スしてラインメモリ４１に読み込む。この時、前回のラ
インメモリ４１に読み込んだ１ライン目の画素データＤ
（０，０），Ｄ（１，０）…Ｄ（９，０）はラインメモ
リ４２に移動する。

【００３８】次に、ｙ１←ｙ１＋１の処理により、ｙ１
＝ｙ０（ｙ’）＝０となるため、前記条件式が成立しな
くなる。そこで、副走査方向補間係数ｖ（０）＝０を副
走査間係数レジスタ４６に設定すると共に、ＣＰＵ５は
制御部３に補間演算開始の指令を送る。この指令によ
り、補間演算部６で変倍後の１ライン分（ｍ’＝１６画
素）の画素データＤ’（０，０），Ｄ’（１，０），…
Ｄ’（１５，０）が計算され、画像出力装置７に出力す
る。以下、同様の処理をｎ’＝２４回繰り返すことによ
り、１６×２４画素の拡大された画素データが得られる
ことになる。

【００３９】図８は補間演算部６の具体的構成例を示す
ブロック図である。図１と同一のものは、同一の符号を
付して示す。図において、４７はラインメモリ４１の出
力をラッチするフリップフロップ（ＦＦ），４８はライ
ンメモリ４２の出力をラッチするフリップフロップ（Ｆ
Ｆ）である。これらフリップフロップ４７，４８のラッ
チ信号は制御部３から出力される。４９は主走査係数メ
モリ４５の出力ｕを受けて（１−ｕ）を演算する演算
器、５０は副走査係数レジスタ４６の出力ｖを受けて
（１−ｖ）を演算する演算器である。

【００４０】６５はラインメモリ４１の出力，主走査係
数メモリ４５の出力ｕ，副走査係数レジスタ４６の出力
ｖを受けてこれらデータの乗算を行なう乗算器、６６は
フリップフロップ４７の出力，演算器４９の出力（１−
ｕ），副走査係数レジスタ４６の出力ｖを受けてこれら
データの乗算を行なう乗算器、６７はラインメモリ４２
の出力，主走査係数メモリ４５の出力ｕ，演算器５０の
出力（１−ｖ）を受けてこれらデータの乗算を行なう乗
算器、６８はフリップフロップ４８の出力，演算器４９
の出力（１−ｕ），演算器５０の出力（１−ｖ）を受け
てこれらデータの乗算を行なう乗算器である。これら乗
算器６５〜６８の乗算タイミングは、制御部３から与え
られる。６９はこれら乗算器６５〜６８の出力を受けて
加算を行なう加算器である。該加算器６９の加算タイミ
ングは、制御部３から与えられる。このように構成され
た補間演算部６の動作を説明すれば、以下のとおりであ
る。

【００４１】乗算器６８に入るデータは、フリップフロ
ップ４８の出力がＤ（ｘ０，ｙ０）、演算器４９の出力
が（１−ｕ）、演算器５０の出力が（１−ｖ）である。
従って、その出力は（１−ｕ）・（１−ｖ）・Ｄ（ｘ
０，ｙ０）となる。乗算器６７に入るデータは、ライン
メモリ４２の出力がＤ（ｘ０＋１，ｙ０）、主走査係数
メモリ４５の出力がｕ、演算器５０の出力が（１−ｖ）
である。従って、その出力はｕ・（１−ｖ）・Ｄ（ｘ０
＋１，ｙ０）となる。乗算器６６に入るデータは、フリ
ップフロップ４７の出力がＤ（ｘ０，ｙ０＋１）、演算
器４９の出力が（１−ｕ）、副走査係数レジスタ４６の
出力がｖである。従って、その出力は（１−ｕ）・ｖ・
Ｄ（ｘ０，ｙ０＋１）となる。乗算器６５に入るデータ
は、ラインメモリ４１の出力がＤ（ｘ０＋１，ｙ０＋
１）、主走査係数メモリ４５の出力がｕ、副走査係数レ
ジスタ４６の出力がｖである。従って、その出力はｕ・
ｖ・Ｄ（ｘ０＋１，ｙ０＋１）となる。これら乗算器６
５〜６８の出力を加算する加算器６９の出力は前記
（９）式となる。即ち、 Ｄ’＝（１−ｕ）・（１−ｖ）・Ｄ（ｘ０，ｙ０） ＋ｕ・（１−ｖ）・Ｄ（ｘ０＋１，ｙ０） ＋（１−ｕ）・ｖ・Ｄ（ｘ０，ｙ０＋１） ＋ｕ・ｖ・Ｄ（ｘ０＋１，ｙ０＋１） （９） となる。この加算器６９の出力が、画像データが拡大さ
れた変倍データとなる。

【００４２】図９，図１０は補間演算部６の動作を示す
タイムチャートである。図中に示す信号の番号は、図８
に示す信号の番号と対応している。ラインメモリ４１と
ラインメモリ４２に格納されたデータが読み出し位置メ
モリ制御メモリ４３及び加算器４４の出力により順次読
み出され、一方主走査係数メモリ４５の出力ｕと副走査
係数レジスタ４６の出力ｖが順次後段の回路に送られ、
所定の演算処理が行なわれ、加算器６９から補間演算さ
れた変倍データが出力されることが分かる。

【００４３】次に、補間演算部６で行われる補間演算法
の一実施例について説明する。制御部３では、ＣＰＵ５
により補間演算開始の指令を受け取ると、読み出し位置
制御メモリ４３の１番目のデータ、即ちｘ０（０）＝０
を読み出し、加算部４４に入力する。該加算部４４で
は、クロック信号３１に同期して、入力されたｘ０
（０）＝０を１クロック期間出力した後、これに１を加
えた値ｘ０（０）＋１＝１を１クロック期間出力する。
加算部４４の出力信号４４１は、ラインメモリ４１，４
２に入力され、ラインメモリに格納されている原画デー
タが読み出される。

【００４４】ラインメモリ４２には、１ライン目のデー
タＤ（０，０），Ｄ（１，０）…Ｄ（９，０）が格納さ
れているので、信号４４１に同期して、Ｄ（０，０），
Ｄ（１，０）が信号４２１として読み出され、乗算器６
７，６８に信号６７１，６８１として入力される。一
方、ラインメモリ４１には、２ライン目のデータＤ
（０，１），Ｄ（１，１）…Ｄ（９，１）が格納されて
いるので、信号４４１に同期してＤ（０，１），Ｄ
（１，１）が信号４１１として読み出され、乗算器６
５，６６に信号６５１，６６１として入力される。

【００４５】一方、これらの処理と並行して、主走査係
数メモリ４５の１番目のデータｕ（０）＝０．０も読み
出され、乗算器６５，６７に入力される。また、演算器
４９を経て、１−ｕ（０）＝１．０が乗算器６６，６８
に入力される。更に、副走査係数レジスタ４６に格納さ
れているｖ（０）＝０．０が乗算器６５，６６に演算器
５０を経て１−ｖ（０）＝１．０が乗算器６７，６８に
入力される。

【００４６】乗算器６５では、入力された信号６５１，
６５２，６５３の値を全て乗じ、ｕ（０）×ｖ（０）×
Ｄ（１，１）を信号６５４として加算器６９へ出力す
る。同様に、乗算器６６は、（１−ｕ（０））×ｖ
（０）×Ｄ（０，１）を信号６６４として、乗算器６７
は、ｕ（０）×（１−ｖ（０））×Ｄ（１，０）を信号
６７４として、乗算器６８は、（１−ｕ（０））×（１
−ｖ（０））×Ｄ（０，０）を信号６８４として、それ
ぞれ加算器６９に出力する。

【００４７】加算器６９では、これら４つの乗算結果を
加算し、 Ｄ’（０，０）＝ｕ（０）×ｖ（０）×Ｄ（１，１） ＋（１−ｕ（０））×ｖ（０）×Ｄ（０，１） ＋ｕ（０）×（１−ｖ（０））×Ｄ（１，０） ＋（１−ｕ（０））×（１−ｖ（０））×Ｄ（０，０） として、画像出力装置７に変倍データ６９１として出力
する。この式は、（９）式と同じである。これで、１個
目の拡大画像データを出力したことになる。

【００４８】以下、同様にして、拡大後の１ライン分
（ｍ’＝１６個）のデータＤ’（０，０），Ｄ’（１，
０）…Ｄ’（１５，０）が制御部３の制御の下で補間演
算され、画像出力装置７に出力される。このような処理
を、図３，図４の流れに沿って繰り返すことにより、
ｍ’×ｎ’（＝１６×２４）個の拡大画像データが画像
出力装置７に出力される。

【００４９】（画像縮小時の動作）次に、画像縮小時の
より具体的な動作について説明する。例として３０×４
０画素の画像を０．４倍に縮小し、１２×１６画素の画
像を得る場合について考える。この場合、前述の式にあ
てはめると、ｍ×ｎ＝３０×４０，ｍ’×ｎ’＝１２×
１６であり、ｍ＝３０，ｎ＝４０，ｍ’＝１２，ｎ’＝
１６となる。この時の原画像の画素データをＤ（ｘ，
ｙ）（ｘ＝０，１，２…ｍ−１（＝２９），ｙ＝０，
１，２…ｎ−１（＝３９））、縮小後の画素データを
Ｄ’（ｘ’，ｙ’）（ｘ’＝０，１，２…ｍ’−１（＝
１１），ｙ’＝０，１，２…ｎ’−１（＝１５））とす
る。

【００５０】先ず、ＣＰＵ５により空間フィルタ係数Ｃ
００〜Ｃ２２を計算し、フィルタ演算部２４に設定す
る。この実施例では、フィルタ演算部２４として、３×
３コンボリューション（畳み込み）演算器を使用する。
図１１はフィルタ演算部２４の構成例を示すブロック図
である。図でＦＦはフリップフロップを示し、Ｃ００〜
Ｃ２２はフィルタ係数を設定するレジスタである。コン
ボリューション演算器では、

【００５１】

【数１】

【００５２】を計算する。ここで、Ｄ（ｘ，ｙ）（ｘ＝
０，１…２９，ｙ＝０，１…３９）は原画素データ、
Ｄ’’（ｘ，ｙ）（ｘ＝０，１…２９，ｙ＝０，１…３
９）は、フィルタ演算後の画素データである。Ｃｉｊは
定数で、次式で求められる。

【００５３】 Ｃｉｊ＝Ａｉ・Ｂｊ （１１） Ａ０＝Ａ２＝（１−ｍ’／ｍ）／２ （１２） Ａ１＝ｍ’／ｍ （１３） Ｂ０＝Ｂ２＝（１−ｎ’／ｎ）／２ （１４） Ｂ１＝ｎ’／ｎ （１５） 図より明らかなように、全ての乗算器は入力データとフ
ィルタ係数の乗算を行ない、加算器２４０に入るように
なっており、（１０）式が実現できるようになってい
る。

【００５４】３×３コンボリューション演算器では、１
／３倍から１倍の縮小倍率に対応できる。一般に、ｋ×
ｋコンボリューション演算器では、１／ｋ倍から１倍の
縮小倍率に対応することができる。

【００５５】本実施例では、ｍ’／ｍ＝ｎ’／ｎ＝０．
４であるから、Ｃ００＝Ｃ２０＝Ｃ０２＝Ｃ２２＝０．
０９、Ｃ１０＝Ｃ０１＝Ｃ２１＝Ｃ１２＝０．１２、Ｃ
１１＝０．１６である。これら係数を図１１に示す対応
するレジスタに設定する。つまり、これらのフィルタ係
数の演算をＣＰＵ５で行ない、フィルタ係数Ｃ００〜Ｃ
２２の値をそれぞれの係数レジスタ２４１２，２４２
２，２４３２，２４４２，２４５２，２４６２，２４７
２，２４８２，２４９２にそれぞれ格納する。

【００５６】次に、縮小後の主走査方向画素数（ｍ’＝
１２）について、ラインメモリ４１，４２の主走査方向
読み出しアドレス情報ｘ０（ｘ’）と主走査方向の補間
係数ｕ（ｘ’）をＣＰＵ５で演算し、それぞれ読み出し
位置制御メモリ４３と主走査係数メモリ４５に格納す
る。ここで、ｘ０（ｘ’）とｕ（ｘ’）は、拡大処理時
と同様に、 ｘ（ｘ’）＝ｘ’×（ｍ−１）／（ｍ’−１） ＝ｘ’×２９／１１（ｘ’＝０，１…１１） ｘ０（ｘ’）＝ｘ（ｘ’）の整数部 ｕ（ｘ’）＝ｘ（ｘ’）の小数部 とする。図１２は、画像縮小時の主走査方向読み出しア
ドレス情報と主走査方向補間係数の計算例を示す図であ
る。この１２個のｘ０（ｘ’）及びｕ（ｘ’）が、ｘ’
に対しそれぞれ読み出し位置制御メモリ４３と主走査係
数メモリ４５に格納される。

【００５７】次に、ＣＰＵ５により、副走査方向の補間
係数ｖを求めると共に、原画像データを読み込むかどう
を、拡大処理の場合と同様の条件式により判断し、条件
が成立する場合（ｙ１≠ｙ０（ｙ’））は、原画像の画
素データを主走査方向１ライン＋２画素分（ｍ＋２画素
分）フィルタ部２に読み込む。ここで、１ライン＋２画
素とするのは、空間フィルタ処理のため、ｍ画素のデー
タの前後に１画素ずつのデータが必要なためである。ｍ
画素の原画データの前後にもともと周辺データが存在す
る場合はそれを入力し、ない場合には先頭画素データと
最終画素データをそれぞれ２回続けて入力してｍ＋２画
素とする。

【００５８】同様に、副走査方向についても合計でｎ＋
２ラインのデータを入力する必要がある。この場合も、
周辺データが存在する場合はそれを入力し、ない場合に
は最初の１ラインと最後の１ラインをそれぞれ２回入力
してｎ＋２ラインとする。ここでは、周辺画素データが
存在するものとして説明する。即ち、（ｍ＋２）×（ｎ
＋２）画素の原画素データＤ（ｘ，ｙ）（但し、ｘ＝−
１，０，１…ｍ ｙ＝−１，０，１…ｎ）を入力する。
ここで、 ｙ（ｙ’）＝ｙ’×（ｎ−１）／（ｎ’−１） ＝ｙ’×３９／１５（ｙ’＝０，１…１５） ｙ０（ｙ’）＝ｙ（ｙ’）の整数部 ｖ（ｙ’）＝ｙ（ｙ’）の小数部 従って、ｙ’＝０の時、ｙ０（０）＝０、ｖ（０）＝０
で、最初はｙ１＝−４であるから、ｙ１≠ｙ０（ｙ’）
となり、条件式が成立するので、画像入力装置１から１
ライン目の画素データＤ（−１，−１），Ｄ（０，−
１）…Ｄ（３０，−１）を空間フィルタ部２に入力す
る。この時入力されたデータは、空間フィルタ部内のラ
インメモリ２２に格納される。

【００５９】次に、ｙ１←ｙ１＋１の処理を施し、ｙ１
＝−３となるが、まだｙ１とｙ０（ｙ’）が等しくない
ため、条件が成立し、画像入力装置１から２ライン目の
画素データＤ（−１，０），Ｄ（０，０）…Ｄ（３０，
０）を空間フィルタ部２に入力する。入力されたデータ
は、空間フィルタ部内のラインメモリ２２に格納され
る。この時、ラインメモリ２２に格納されていた１ライ
ン目の画素データＤ（−１，−１），Ｄ（０，−１）…
Ｄ（３０，−１）はラインメモリ２３に移動する。次
に、ｙ１←ｙ１＋１の処理を施し、ｙ１＝−２となる
が、まだｙ１とｙ０（ｙ’）が等しくないため、条件が
成立し、画像入力装置１から３ライン目の画素データＤ
（−１，１），Ｄ（０，１）…Ｄ（３０，１）を空間フ
ィルタ部２に入力する。入力されたデータは、フィルタ
演算部２４に入力されると共に、空間フィルタ部内のラ
インメモリ２２に格納される。ラインメモリ２２に格納
されていた２ライン目のデータＤ（−１，０），Ｄ
（０，０）…Ｄ（３０，０）はフィルタ演算部２４に入
力されると共に、ラインメモリ２３に移動する。この結
果、ラインメモリ２３に格納されていた１ライン目の画
素データＤ（−１，−１），Ｄ（０，−１）…Ｄ（３
０，−１）はフィルタ演算部２４に入力される。

【００６０】このようにして、フィルタ演算部２４に
は、１ライン目から３ライン目までの３ライン分の原画
素データが同時に入力されることになる。該フィルタ演
算部２４では、原画素データの入力に同期してフィルタ
処理を行ない、１ライン目の演算結果Ｄ’’（０，
０），Ｄ’’（１，０）…Ｄ’’（２９，０）がライン
メモリ４１に格納される。この時のフィルタ演算部の信
号タイムチャートを図１３に示す。各乗算器が自己に入
力されるデータと、フィルタ係数との乗算を行ない、そ
の結果を加算器２４０に入れて加算し、出力２４１が生
成されているのが分かる。

【００６１】次に、ｙ１←ｙ１＋１の処理を施し、ｙ１
＝−１となるが、なおｙ１とｙ０（ｙ’）が等しくない
ため、条件が成立し、画像入力装置１から４ライン目の
画素データＤ（−１，２），Ｄ（０，２）…Ｄ（３０，
２）を空間フィルタ部２に入力する。入力されたデータ
はフィルタ演算部２４に入力されると共に、ラインメモ
リ２２に格納される。ラインメモリ２２に格納されてい
た３ライン目の画素データＤ（−１，１），Ｄ（０，
１）…Ｄ（３０，１）はフィルタ演算部２４に入力され
ると共に、ラインメモリ２３に移動する。この結果、ラ
インメモリ２３に格納されていた２ライン目の画素デー
タＤ（−１，０），Ｄ（０，０）…Ｄ（３０，０）は、
フィルタ演算部２４に入力される。

【００６２】このようにして、フィルタ演算部２４に
は、２ライン目から４ライン目までの３ライン分の原画
素データが同時に入力されることになる。該フィルタ演
算部２４では、原画素データの入力に同期してフィルタ
処理を行ない、２ライン目の演算結果Ｄ’’（０，
１），Ｄ’’（１，１）…Ｄ’’（２９，１）がライン
メモリ４１に格納される。ラインメモリ４１に格納され
ていた１ライン目の空間フィルタ処理結果Ｄ’’（０，
０），Ｄ’’（１，０）…Ｄ’’（２９，０）はライン
メモリ４２に移動する。

【００６３】次に、ｙ１←ｙ１＋１の処理を施し、ｙ１
＝０となり、これにより条件が成立しなくなる。そこ
で、ＣＰＵ５により副走査方向補間係数ｖ（０）＝０を
副走査係数レジスタ４６に設定すると共に、制御部３に
補間演算開始の指令を送る。この指令により、拡大処理
の場合と同様の手順により、補間演算部６で縮小後の１
ライン分（ｍ’＝１２）の画素データＤ’（０，０），
Ｄ’（１，０）…Ｄ’（１１，０）が演算され、画像出
力装置７に出力される。

【００６４】このような処理を図５，図６の流れに沿っ
て繰り返すことにより、ｍ’×ｎ’（＝１２×１６）個
の縮小画素データが画像出力装置７に出力されることに
なる。

【００６５】なお、上述の実施例では、補間演算法とし
て双１次補間法（Ｂｉ−ｌｉｎｅａｒ Ｉｎｔｅｒｐｏ
ｌａｔｉｏｎ）を使用した場合を例にとった。しかしな
がら、本発明はこれに限るものではなく、他の種類の補
間法を用いることができる。例えば、双３次補間法（Ｂ
ｉ−ｃｕｂｉｃ Ｉｎｔｅｒｐｏｌａｔｉｏｎ）を使用
することもできる。この場合、周囲４×４＝１６点から
補間を行なうことになるので、補間演算入力部のライン
メモリが４個必要となる。

【００６６】また、上述の実施例では、空間フィルタ演
算法として３×３のコンボリューション法を用いたが、
本発明はこれに限るものではない。例えば５×５コンボ
リューション法を用いることができる。この場合には、
０．２倍から１倍までの縮小処理に対応することができ
る。この場合、空間フィルタ部のラインメモリが４個必
要となる。

【００６７】このように、本発明によれば、簡単な構成
で主走査方向，副走査方向の変倍を高速に行なうことが
でき、画像縮小時に折り返し歪みによる画像劣化が生じ
ない画像変倍装置を提供することができる。

【００６８】

【発明の効果】以上、詳細に説明したように、第１の発
明によれば、読み出し位置制御メモリの情報に基づいて
前記ラインメモリから複数の画素データを読み出し、読
み出した複数の画素データと、前記主走査係数メモリか
ら読み出した主走査係数と前記副走査係数レジスタから
読み出した副走査係数との間で前記補間演算部により所
定の補間演算を行なうようにすることにより、簡単なハ
ードウェア構成で、主走査方向，副走査方向の変倍を高
速に行なうことができる。

【００６９】第２の発明によれば、入力された画像デー
タに対して、フィルタ部によりフィルタ処理を行った
後、ラインメモリに画素データを格納しておき、前記読
み出し位置制御メモリの情報に基づいて前記ラインメモ
リから複数の画素データを読み出し、読み出した複数の
画素データと、前記主走査係数メモリから読み出した主
走査係数と前記副走査係数レジスタから読み出した副走
査係数との間で前記補間演算部により所定の補間演算を
行なうようにすることにより、簡単なハードウェア構成
で、主走査方向，副走査方向の変倍を高速に行なうこと
ができる。更に、この発明によれば、変倍前の画素デー
タにフィルタ部によりフィルタ処理を行なってから変倍
処理を行なうようにしているので、画像縮小時に折り返
し歪みによる画像劣化が生じない。

【００７０】また、画像の拡大時には前記フィルタ部を
バイパスして画像変倍処理を行ない、画像の縮小時には
前記フィルタ部によりフィルタ処理を行なった後に画像
変倍処理を行なうことにより、画像拡大処理と画像の縮
小処理の双方に対応することができ、しかも画像縮小時
に折り返し歪みによる画像劣化が生じないようにするこ
とができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示す構成ブロック図であ
る。

【図２】双１次補間法の説明図である。

【図３】本発明の画像拡大時の動作を示すフローチャー
トである。

【図４】本発明の画像拡大時の動作を示すフローチャー
トである。

【図５】本発明の画像縮小時の動作を示すフローチャー
トである。

【図６】本発明の画像縮小時の動作を示すフローチャー
トである。

【図７】画像拡大時の主走査方向読み出しアドレス情報
と主走査方向補間係数の計算例を示す図である。

【図８】補間演算部の具体的構成例を示すブロック図で
ある。

【図９】補間演算部の動作を示すタイムチャートであ
る。

【図１０】補間演算部の動作を示すタイムチャートであ
る。

【図１１】フィルタ演算部の構成例を示すブロック図で
ある。

【図１２】画像縮小時の主走査方向読み出しアドレス情
報と主走査方向補間係数の計算例を示す図である。

【図１３】空間フィルタ演算部の動作を示すタイムチャ
ートである。

【符号の説明】

１ 画像入力装置 ３ 制御部 ５ ＣＰＵ ６ 補間演算部 ７ 画像出力装置 ２２，２３ ラインメモリ ２４ フィルタ演算部 ４１，４２ ラインメモリ ４３ 読み出し位置制御メモリ ４４ 加算部 ４５ 主走査係数メモリ ４６ 副走査係数レジスタ ＳＷ スイッチ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 階調画像の拡大及び／又は縮小を行なう
   画像変倍装置において、 変倍前の少なくとも２ラインの主走査方向の画素データ
   を記憶するラインメモリと、 該ラインメモリの主走査方向の読み出しアドレスを制御
   する読み出し位置制御メモリと、 前記ラインメモリから読み出した複数の画素データ間で
   補間演算を行なうための主走査方向の補間係数を保持す
   る主走査係数メモリと、 副走査方向の補間係数を保持する副走査係数レジスタ
   と、 複数のデータを受けて補間演算を行なう補間演算部とを
   具備し、 前記読み出し位置制御メモリの情報に基づいて前記ライ
   ンメモリから複数の画素データを読み出し、読み出した
   複数の画素データと、前記主走査係数メモリから読み出
   した主走査係数と前記副走査係数レジスタから読み出し
   た副走査係数との間で前記補間演算部により所定の補間
   演算を行なって変倍後の画素データを得ることを特徴と
   する画像変倍装置。
2. 【請求項２】 階調画像の拡大及び／又は縮小を行なう
   画像変倍装置において、 変倍前の画像の複数の画素データ間で所定のフィルタ処
   理を行なうフィルタ部と、 該フィルタ部で処理された画素データの、変倍前の少な
   くとも２ラインの主走査方向の画素データを記憶するラ
   インメモリと、 該ラインメモリの主走査方向の読み出しアドレスを制御
   する読み出し位置制御メモリと、 前記ラインメモリから読み出した複数の画素データ間で
   補間演算を行なうための主走査方向の補間係数を保持す
   る主走査係数メモリと、 副走査方向の補間係数を保持する副走査係数レジスタ
   と、 複数のデータを受けて補間演算を行なう補間演算部とを
   具備し、 前記フィルタ部により変倍前の画素データにフィルタ処
   理を施し、フィルタ処理された画素データを前記ライン
   メモリに格納し、前記読み出し位置制御メモリの情報に
   基づいて該ラインメモリから複数の画素データを読み出
   し、読み出した複数の画素データと前記主走査係数メモ
   リから読み出した主走査係数と前記副走査レジスタから
   読み出した副走査係数との間で前記補間演算部により所
   定の補間演算を行なって変倍後の画素データを得ること
   を特徴とする画像変倍装置。
3. 【請求項３】 画像の拡大時には前記フィルタ部をバイ
   パスして画像変倍処理を行ない、画像の縮小時には前記
   フィルタ部によりフィルタ処理を行なった後に画像変倍
   処理を行なうことを特徴とする請求項２記載の画像変倍
   装置。