JPH08236489A - 半導体ウェハの製造方法 - Google Patents

半導体ウェハの製造方法

Info

Publication number
JPH08236489A
JPH08236489A JP7079266A JP7926695A JPH08236489A JP H08236489 A JPH08236489 A JP H08236489A JP 7079266 A JP7079266 A JP 7079266A JP 7926695 A JP7926695 A JP 7926695A JP H08236489 A JPH08236489 A JP H08236489A
Authority
JP
Japan
Prior art keywords
wafer
mirror
chamfering
polishing
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7079266A
Other languages
English (en)
Other versions
JP3828176B2 (ja
Inventor
Fumitaka Kai
文隆 甲斐
Masahiko Maeda
正彦 前田
Junichi Yamashita
純一 山下
Toshiji Sashitani
利治 指谷
Takafumi Hajime
啓文 一
Yasumitsu Harada
恭光 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Techxiv Corp
Original Assignee
Komatsu Electronic Metals Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Electronic Metals Co Ltd filed Critical Komatsu Electronic Metals Co Ltd
Priority to JP07926695A priority Critical patent/JP3828176B2/ja
Priority claimed from US08/705,155 external-priority patent/US5899743A/en
Publication of JPH08236489A publication Critical patent/JPH08236489A/ja
Priority to US09/249,142 priority patent/US6162730A/en
Application granted granted Critical
Publication of JP3828176B2 publication Critical patent/JP3828176B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/12—Preparing bulk and homogeneous wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)

Abstract

(57)【要約】 【目的】 レートの早いエッチングを要することなく、
平坦度の高い半導体ウェハを効率よく製造することがで
きる。 【構成】 インゴットをスライスしてウェハを得る。ウ
ェハの周縁部を面取りする。ウェハの切断面をラッピン
グにより平面化する。ウェハの両面を同時に研磨する。
ウェハの表面を鏡面仕上げする。ウェハを洗浄する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、表面を鏡面研磨して得
られる半導体ウェハの製造方法に関するものである。
【０００２】
【従来の技術】従来、表面を鏡面研磨して製造される半
導体ウェハは、図６に示すように次のような工程で得ら
れる。 （１）シリコン単結晶のインゴットを内周刃でスライス
状に切断する〔図７（ａ）参照〕。 （２）切断されたスライス状のシリコンの周縁部の割れ
カケを防止するために、周縁部を面取りする〔図７
（ｂ）参照〕。 （３）面取りされたシリコンの両切断面をラッピングす
ることにより厚みを揃える〔図７（ｃ）参照〕。 （４）ラッピングにより発生する加工歪をエッチングに
より除去する〔図７（ｄ）参照〕。 （５）エッチングされたシリコンの片面を研磨して鏡面
加工する〔図７（ｅ）参照〕。 （６）鏡面加工した後に薬液で洗浄して重金属やパーテ
ィクルといった不純物等を取り除く。 上記したエッチングは、生産効率等の理由から比較的エ
ッチングレートの早い混酸等が一般的である。ところ
が、このようなエッチングはレートが早いために例えば
周縁部が速くエッチングされ、図７（ｄ）に示すように
周縁部が中心部に比し薄い状態となる厚さムラが発生
し、最終的な片面研磨仕上げをしても、図７（ｅ）に示
すようにその裏面部分にΔｔの厚さムラが残ることにな
る。このΔｔは、例えばエッチングにＨＦ、ＨＮＯ３、
ＣＨ３ＣＯＯＨ、Ｈ２Ｏを混合した混酸を使用した場
合、そのエッチングレートが早いため１μｍ以下にする
ことが極めて困難であった。この厚さムラを改善した半
導体ウェハの製造方法としては、特公平６−６１６８１
号公報に示された「鏡面ウェーハの製造方法」がある。
これはウェーハの一面あるいは両面を鏡面研磨して得ら
れる鏡面ウェーハの製造方法において、少なくとも最終
鏡面研磨工程以前にウェーハの一面あるいは両面を精密
切削加工するようにしたものである。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た「鏡面ウェーハの製造方法」は、あくまでも前述した
従来技術の製造方法に一面もしくは両面を精密研削する
という工程を加えるものにすぎず、工程が増える分だけ
生産性が悪くなるという問題点がある。また、精密研削
をすることによりその表面に加工歪が生じ、この加工歪
を取り除くためにさらにエッチングや表面研磨が必要と
されるため、これもまた生産性を低下させることになる
という問題点がある。本発明は、上記問題に鑑みなされ
たもので、平坦度の高い半導体ウェハを効率よく製造す
ることができる半導体ウェハの製造方法を提供すること
を目的とするものである。
【０００４】
【課題を解決するための手段】このため本発明では、半
導体ウェハの製造方法を、インゴットをスライスしてウ
ェハを得、スライスされたウェハの周縁部を面取りし、
面取りされたウェハの切断面をラッピングにより平面化
し、ラッピングされたウェハの両面を同時に研磨し、両
面研磨されたウェハの表面を鏡面仕上げし、表面を鏡面
仕上げされたウェハを洗浄するようにしたものである。
また、半導体ウェハの製造方法を、インゴットをスライ
スしてウェハを得、スライスされたウェハの周縁部を面
取りし、面取りされたウェハの切断面をラッピングによ
り平面化し、ラッピングされたウェハの両面を同時に研
磨し、両面研磨されたウェハの周縁部をミラー面取り
し、ミラー面取りれたウェハの表面を鏡面仕上げし、表
面を鏡面仕上げされたウェハを洗浄するようにしたもの
である。さらに、半導体ウェハの製造方法を、インゴッ
トをスライスしてウェハを得、スライスされたウェハの
周縁部を面取りし、面取りされたウェハの切断面をラッ
ピングにより平面化し、ラッピングされたウェハの両面
を同時に研磨し、両面研磨されたウェハをエッチング
し、エッチングされたウェハの表面を鏡面仕上げし、表
面を鏡面仕上げされたウェハを洗浄するようにしたもの
である。
【０００５】
【作用】本発明では、ラップドウェハをエッチングする
ことなく、その両面を同時に研磨することにより、ラッ
ピングによって発生する加工歪を除去するのと同時に平
坦度をあげることができ、さらに平坦度の高い半導体ウ
ェハを従来技術より効率よく製造できる。
【０００６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は本発明に係る半導体ウェハの製造方法を示
す工程図、図２は両面研磨を示す模式図、図３は本発明
に係る半導体ウェハの製造方法により製造された半導体
ウェハの側断面図である。
【０００７】図１に示すように、本実施例の半導体ウェ
ハの製造方法における工程は、インゴットの切断からラ
ッピングまでは従来技術と同様である。ここで、便宜上
まず両面研磨装置について説明する。図２に示すよう
に、ラッピングを終了したウェハ１をキャリア２の保持
孔２１に装填し、これを上面にクロス３ａを固着した下
定盤３と、底面にクロス４ａを固着した上定盤４により
圧接挟持し、ラッピング装置と同様に下定盤３と上定盤
４を逆方向に回転させることにより、インターナルギア
（図示せず）とサンギア（図示せず）の回転数の違いに
よる遊星運動を行うようにして、ウェハ１の両面を同時
に研磨する。尚、キャリア２の保持孔２１の内壁には、
ウェハ１の周縁部の劣化を最小限に押さえるために樹脂
製のクッション２ａが固着されている。
【０００８】図３（ａ）に示すように、ラッピングを終
了したウェハ１の両面には、ラッピング加工歪１ａがあ
る。図３（ｂ）に示すように、両面研磨工程においてこ
のラッピング加工歪１ａが取り除かれる。この両面研磨
工程では平坦度も確保することから、その取代は５μｍ
〜５０μｍが望ましく、その両面研磨にかかる加工時間
は５分〜５０分程度である。この両面研磨は極めて平坦
度の高い研磨であるため、この両面研磨が終了した時点
でその厚さムラは表面及び裏面においてそれぞれ１．０
μｍ以下である。
【０００９】次に、図１に示す片面仕上研磨をウェハの
表面に施す。ここで従来技術の片面研磨と本発明で使用
する片面仕上研磨との違いを説明する。従来技術の片面
研磨は図７（ｄ）及び（ｅ）に示すようにウェハの表面
の平坦化と鏡面加工を目的としており、このため片面研
磨による取代としてはエッチドウェハの表面側を１０μ
ｍ〜３０μｍほど研磨する必要があり、それにかかる加
工時間は２０分〜４０分程度が必要である。これに対
し、本発明ではすでに両面加工においてウェハ表面が平
坦化されており、この片面仕上研磨では、単にその表面
の面粗さを整えるいわゆる鏡面加工のみであるため、そ
の取代は０．０１μｍ〜１．０μｍ程度でしかなく、そ
れにかかる加工時間は１分〜１０分程度となる。図２に
示すように、最後にウェハ表面に付着している重金属や
パーティクルを薬液洗浄により除去して半導体ウェハを
得られる。
【００１０】上記実施例においては、図３（ａ）に示す
ようにラッピング工程でラッピング加工歪１ａがウェハ
１の両面に発生し、面取り工程で面取加工歪１ｂが生じ
る。両面のラッピング加工歪１ａは図３（ｂ）に示すよ
うに両面研磨で除去されるが、この両面研磨をすること
により、図２に示すようにウェハ１の面取り面がキャリ
ア２のクッション２ａに接触し両面研磨加工歪１ｃがさ
らに発生し、面取り部の形状が僅かではあるが劣化する
こととなる。この製造方法で得られた半導体ウェハは非
常に平坦度が高いため、この面取り部の形状劣化はデバ
イス工程に及ぼす影響は僅かであり、使用に差し支えは
ない。これに対し、さらに品質の向上を図りデバイス工
程における歩留りをさらに改善したい場合には、これら
の加工歪を除去し図３（ｃ）に示すような状態にするこ
とができ、その手段としては機械的にミラー面取りする
方法、化学的にエッチングする方法、この２つの方法を
併用した方法がある。
【００１１】図４は本発明に係る半導体ウェハの製造方
法にミラー面取り工程を加えた工程図である。まず、ミ
ラー面取りする方法は、図４に示すように両面研磨をさ
れたウェハを例えばテープ研磨装置などによりミラー面
取りを施して、面取り部の加工歪を除去する。その後に
上記実施例と同様に片面仕上研磨をし、最後に洗浄して
半導体ウェハを得る。
【００１２】図５は本発明に係る半導体ウェハの製造方
法にエッチング工程を加えた工程図である。エッチング
する方法としては、図５に示すように両面研磨をされた
ウェハをエッチングすることによりウェハの周縁部に加
工歪を除去する。この際、エッチングレートが高い薬液
を使用すると両面研磨によって得られた平坦度が損なわ
れるため、比較的エッチングレートの低いものが望まし
く、希釈されたＫＯＨやＮａＯＨ、ＢＨＦ、希釈混酸な
どが好適である。この周縁部の加工歪を除去されたウェ
ハを、上記実施例と同様に片面仕上研磨を施し、洗浄し
て半導体ウェハを得る。
【００１３】尚、このエッチングする方法は、ウェハ裏
面の粗さをコントロールする作用もあり、前記したミラ
ー面取りと併用しても効果的である。
【００１４】
【発明の効果】本発明では以上のように構成したので、
次のような優れた効果がある。 （１）従来技術に比べ工程自体を減らすことができるた
め、より効率的に高平坦度の半導体ウェハをより安価で
製造できる。 （２）混酸といったエッチングレートの高い薬液を使用
する必要がなく、安全に半導体ウェハを製造できる。 （３）ミラー研磨工程またはエッチング工程を加えるこ
とにより、さらに品質の高い半導体ウェハを製造でき
る。
【図面の簡単な説明】
【図１】本発明に係る半導体ウェハの製造方法を示す工
程図である。
【図２】両面研磨を示す模式図である。
【図３】本発明に係る半導体ウェハの製造方法により製
造された半導体ウェハの側断面図である。
【図４】本発明に係る半導体ウェハの製造方法にミラー
面取り工程を加えた工程図である。
【図５】本発明に係る半導体ウェハの製造方法にエッチ
ング工程を加えた工程図である。
【図６】従来技術の半導体ウェハの製造方法を示す工程
図である。
【図７】従来技術の製造方法によるそれぞれの工程にお
ける半導体ウェハの側面図である。
【符号の説明】
１ ウェハ １ａ ラッピング加工歪 １ｂ 面取り加工歪 １ｃ 両面研磨加工歪 ２ キャリア ２ａ クッション ２１ 保持孔 ３ 下定盤 ３ａ クロス ４ 上定盤 ４ａ クロス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 指谷 利治 宮崎県宮崎郡清武町大字木原1112番地 九 州コマツ電子株式会社内 (72)発明者 一 啓文 宮崎県宮崎郡清武町大字木原1112番地 九 州コマツ電子株式会社内 (72)発明者 原田 恭光 宮崎県宮崎郡清武町大字木原1112番地 九 州コマツ電子株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 次の工程からなることを特徴とする半導
    体ウェハの製造方法。 （１）インゴットをスライスしてウェハを得るインゴッ
    ト切断工程。 （２）スライスされたウェハの周縁部を面取りする面取
    り工程。 （３）面取りされたウェハの切断面を平面化するラッピ
    ング工程。 （４）ラッピングされたウェハの両面を同時に研磨する
    両面研磨工程。 （５）両面研磨されたウェハの表面を鏡面仕上げする片
    面仕上研磨工程。 （６）表面を鏡面仕上げされたウェハを洗浄する洗浄工
    程。
  2. 【請求項２】 次の工程からなることを特徴とする半導
    体ウェハの製造方法。 （１）インゴットをスライスしてウェハを得るインゴッ
    ト切断工程。 （２）スライスされたウェハの周縁部を面取りする面取
    り工程。 （３）面取りされたウェハの切断面を平面化するラッピ
    ング工程。 （４）ラッピングされたウェハの両面を同時に研磨する
    両面研磨工程。 （５）両面研磨されたウェハの周縁部をミラー面取りす
    るミラー面取り工程。 （６）ミラー面取りれたウェハの表面を鏡面仕上げする
    片面仕上研磨工程。 （７）表面を鏡面仕上げされたウェハを洗浄する洗浄工
    程。
  3. 【請求項３】 次の工程からなることを特徴とする半導
    体ウェハの製造方法。 （１）インゴットをスライスしてウェハを得るインゴッ
    ト切断工程。 （２）スライスされたウェハの周縁部を面取りする面取
    り工程。 （３）面取りされたウェハの切断面を平面化するラッピ
    ング工程。 （４）ラッピングされたウェハの両面を同時に研磨する
    両面研磨工程。 （５）両面研磨されたウェハをエッチングするエッチン
    グ工程。 （６）エッチングされたウェハの表面を鏡面仕上げする
    片面仕上研磨工程。 （７）表面を鏡面仕上げされたウェハを洗浄する洗浄工
    程。
JP07926695A 1995-02-28 1995-02-28 半導体ウェハの製造方法 Expired - Lifetime JP3828176B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP07926695A JP3828176B2 (ja) 1995-02-28 1995-02-28 半導体ウェハの製造方法
US09/249,142 US6162730A (en) 1995-02-28 1999-02-12 Method for fabricating semiconductor wafers

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP07926695A JP3828176B2 (ja) 1995-02-28 1995-02-28 半導体ウェハの製造方法
US08/705,155 US5899743A (en) 1995-03-13 1996-08-29 Method for fabricating semiconductor wafers

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004153262A Division JP2004260211A (ja) 2004-05-24 2004-05-24 半導体ウェハの製造方法

Publications (2)

Publication Number Publication Date
JPH08236489A true JPH08236489A (ja) 1996-09-13
JP3828176B2 JP3828176B2 (ja) 2006-10-04

Family

ID=26420303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07926695A Expired - Lifetime JP3828176B2 (ja) 1995-02-28 1995-02-28 半導体ウェハの製造方法

Country Status (2)

Country Link
US (1) US6162730A (ja)
JP (1) JP3828176B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747364A (en) * 1995-07-31 1998-05-05 Komatsu Electronic Metals Co., Ltd. Method of making semiconductor wafers and semiconductor wafers made thereby
US5880027A (en) * 1996-03-29 1999-03-09 Komatsu Electronic Metals Co., Ltd. Process for fabricating semiconductor wafer
US5924916A (en) * 1995-12-27 1999-07-20 Komatsu Electronic Metals Co., Ltd. Apparatus and method for polishing a semiconductor wafer
JP2003062740A (ja) * 2001-08-22 2003-03-05 Shin Etsu Handotai Co Ltd 鏡面ウェーハの製造方法
US6685539B1 (en) 1999-08-24 2004-02-03 Ricoh Company, Ltd. Processing tool, method of producing tool, processing method and processing apparatus
KR100746373B1 (ko) * 2005-12-13 2007-08-03 주식회사 실트론 양면 연마장치의 캐리어 플레이트 구조
WO2019044497A1 (ja) * 2017-08-30 2019-03-07 株式会社Sumco キャリアの製造方法およびウェーハの研磨方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114216A (ja) * 1998-10-01 2000-04-21 Sumitomo Metal Ind Ltd 半導体ウェーハの製造方法
US6722964B2 (en) * 2000-04-04 2004-04-20 Ebara Corporation Polishing apparatus and method
JP2002324773A (ja) * 2001-04-25 2002-11-08 Nec Corp 半導体装置の製造方法
KR100420205B1 (ko) * 2001-09-10 2004-03-04 주식회사 하이닉스반도체 웨이퍼 제조 방법
KR100398704B1 (ko) * 2001-12-28 2003-09-19 주식회사 실트론 실리콘 웨이퍼 제조 방법
US7001827B2 (en) * 2003-04-15 2006-02-21 International Business Machines Corporation Semiconductor wafer front side protection
DE10344602A1 (de) * 2003-09-25 2005-05-19 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
JP4748968B2 (ja) * 2004-10-27 2011-08-17 信越半導体株式会社 半導体ウエーハの製造方法
US20060138681A1 (en) * 2004-12-27 2006-06-29 Asml Netherlands B.V. Substrate and lithography process using the same
DE102005046726B4 (de) * 2005-09-29 2012-02-02 Siltronic Ag Nichtpolierte monokristalline Siliziumscheibe und Verfahren zu ihrer Herstellung
DE102007056122A1 (de) 2007-11-15 2009-05-28 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe mit polierter Kante
JP2014167996A (ja) * 2013-02-28 2014-09-11 Ebara Corp 研磨装置および研磨方法
JP6920849B2 (ja) * 2017-03-27 2021-08-18 株式会社荏原製作所 基板処理方法および装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2910507B2 (ja) * 1993-06-08 1999-06-23 信越半導体株式会社 半導体ウエーハの製造方法
JPH07323420A (ja) * 1994-06-02 1995-12-12 Tokyo Seimitsu Co Ltd ウェーハ製造方法及びその装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5747364A (en) * 1995-07-31 1998-05-05 Komatsu Electronic Metals Co., Ltd. Method of making semiconductor wafers and semiconductor wafers made thereby
US5924916A (en) * 1995-12-27 1999-07-20 Komatsu Electronic Metals Co., Ltd. Apparatus and method for polishing a semiconductor wafer
US5880027A (en) * 1996-03-29 1999-03-09 Komatsu Electronic Metals Co., Ltd. Process for fabricating semiconductor wafer
US6685539B1 (en) 1999-08-24 2004-02-03 Ricoh Company, Ltd. Processing tool, method of producing tool, processing method and processing apparatus
JP2003062740A (ja) * 2001-08-22 2003-03-05 Shin Etsu Handotai Co Ltd 鏡面ウェーハの製造方法
KR100746373B1 (ko) * 2005-12-13 2007-08-03 주식회사 실트론 양면 연마장치의 캐리어 플레이트 구조
WO2019044497A1 (ja) * 2017-08-30 2019-03-07 株式会社Sumco キャリアの製造方法およびウェーハの研磨方法
JP2019046851A (ja) * 2017-08-30 2019-03-22 株式会社Sumco キャリアの製造方法およびウェーハの研磨方法
KR20200024272A (ko) * 2017-08-30 2020-03-06 가부시키가이샤 사무코 캐리어의 제조 방법 및 웨이퍼의 연마 방법
TWI687991B (zh) * 2017-08-30 2020-03-11 日商Ｓｕｍｃｏ股份有限公司 載具的製造方法及晶圓的研磨方法
CN111344838A (zh) * 2017-08-30 2020-06-26 胜高股份有限公司 载具的制造方法及晶圆的抛光方法
US11127584B2 (en) 2017-08-30 2021-09-21 Sumco Corporation Method of producing carrier and method of polishing wafer
CN111344838B (zh) * 2017-08-30 2023-03-21 胜高股份有限公司 载具的制造方法及晶圆的抛光方法

Also Published As

Publication number Publication date
US6162730A (en) 2000-12-19
JP3828176B2 (ja) 2006-10-04

Similar Documents

Publication Publication Date Title
JPH08236489A (ja) 半導体ウェハの製造方法
US5899743A (en) Method for fabricating semiconductor wafers
JP3169120B2 (ja) 半導体鏡面ウェーハの製造方法
JP3658454B2 (ja) 半導体ウェハの製造方法
US6352927B2 (en) Semiconductor wafer and method for fabrication thereof
JP3328193B2 (ja) 半導体ウエーハの製造方法
JPH11135464A (ja) 半導体ウェハの製造方法
JPH10135164A (ja) 半導体ウェハの製造方法
CN100435289C (zh) 硅晶片的制造方法
JP2000114216A (ja) 半導体ウェーハの製造方法
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JPH0997773A (ja) 半導体ウェハの製造方法
JP2588326B2 (ja) 半導体ウエーハの製造方法
JPH11348031A (ja) 半導体基板の製造方法、外面加工装置及び単結晶インゴット
JPH10112450A (ja) 半導体ウェハの製造方法
JP2009302478A (ja) 半導体ウェーハの製造方法
JP2002176013A (ja) 半導体基板の平坦化方法
JP7028353B1 (ja) シリコンウェーハの製造方法
JP2005263569A (ja) ポリシリコンｔｆｔ用合成石英ガラス基板の製造方法
TW297923B (ja)
JP2011091143A (ja) シリコンエピタキシャルウェーハの製造方法
WO2022219955A1 (ja) 半導体ウェーハの製造方法
JP2003062740A (ja) 鏡面ウェーハの製造方法
US5747364A (en) Method of making semiconductor wafers and semiconductor wafers made thereby
JP7131724B1 (ja) 半導体ウェーハの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040524

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040527

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060706

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090714

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100714

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110714

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120714

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130714

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term