JPH08236549A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08236549A JPH08236549A JP7041469A JP4146995A JPH08236549A JP H08236549 A JPH08236549 A JP H08236549A JP 7041469 A JP7041469 A JP 7041469A JP 4146995 A JP4146995 A JP 4146995A JP H08236549 A JPH08236549 A JP H08236549A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- conductive
- surge
- circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000013078 crystal Substances 0.000 claims abstract description 23
- 230000015556 catabolic process Effects 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 サージ電圧を吸収することができる機能を内
蔵する半導体回路と一体化してモノシリックに集積され
る半導体装置を提供する。 【構成】 半導体装置において、導電性基板１と、この
導電性基板１上に成長する半絶縁性結晶層２と、この半
絶縁性結晶層２に形成される電子回路３と、この電子回
路３に接続される入出力端子４及び電源端子５と、前記
電子回路３と入出力端子４間に形成される第１の導電領
域６と、前記電子回路３と電源端子５間に形成される第
２の導電領域７とを設け、前記第１の導電領域６及び第
２の導電領域７と前記導電性基板１間の耐圧を前記電子
回路３の耐圧より低くなるようにモノシリックに集積す
る。
蔵する半導体回路と一体化してモノシリックに集積され
る半導体装置を提供する。 【構成】 半導体装置において、導電性基板１と、この
導電性基板１上に成長する半絶縁性結晶層２と、この半
絶縁性結晶層２に形成される電子回路３と、この電子回
路３に接続される入出力端子４及び電源端子５と、前記
電子回路３と入出力端子４間に形成される第１の導電領
域６と、前記電子回路３と電源端子５間に形成される第
２の導電領域７とを設け、前記第１の導電領域６及び第
２の導電領域７と前記導電性基板１間の耐圧を前記電子
回路３の耐圧より低くなるようにモノシリックに集積す
る。
Description
【０００１】
【産業上の利用分野】本発明は、エンジン・モータの制
御等のサージ電圧が発生する条件下で安定に動作する半
導体装置に関するものである。
御等のサージ電圧が発生する条件下で安定に動作する半
導体装置に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、「電子技術 １９９１−５．Ｐ．６１〜６７」
に開示されるものがあった。この文献に示されるよう
に、サージ電圧が発生し、これが回路にかかるような条
件下で使用される電子回路では、サージを吸収するため
に、サージ電圧がかかる電極と接地の間にバリスタを入
れる方法が通常行われている。
例えば、「電子技術 １９９１−５．Ｐ．６１〜６７」
に開示されるものがあった。この文献に示されるよう
に、サージ電圧が発生し、これが回路にかかるような条
件下で使用される電子回路では、サージを吸収するため
に、サージ電圧がかかる電極と接地の間にバリスタを入
れる方法が通常行われている。
【０００３】その場合、バリスタは、ある電圧までは高
抵抗であるが、その電圧を越える電圧が端子間に加わる
と低抵抗となり、サージ電圧を短絡して、回路を保護す
る。また、バリスタの代わりに、同様の特性を有するツ
ェナーダイオードが用いられる場合もある。
抵抗であるが、その電圧を越える電圧が端子間に加わる
と低抵抗となり、サージ電圧を短絡して、回路を保護す
る。また、バリスタの代わりに、同様の特性を有するツ
ェナーダイオードが用いられる場合もある。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の方法では、安定にサージ電圧を吸収することが
できるが、保護すべき電子回路に外付けで、そのような
素子を設けなければならず、半導体回路と一体化してモ
ノシリックに集積回路を構成することは困難であった。
た従来の方法では、安定にサージ電圧を吸収することが
できるが、保護すべき電子回路に外付けで、そのような
素子を設けなければならず、半導体回路と一体化してモ
ノシリックに集積回路を構成することは困難であった。
【０００５】本発明は、上記問題点を除去し、サージ電
圧を吸収することができる機能を内蔵する半導体回路と
一体化してモノシリックに集積される半導体装置を提供
することを目的とする。
圧を吸収することができる機能を内蔵する半導体回路と
一体化してモノシリックに集積される半導体装置を提供
することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、半導体装置において、 （１）導電性基板と、この導電性基板上に成長する半絶
縁性結晶層と、この半絶縁性結晶層に形成される電子回
路と、この電子回路に接続される入出力端子及び電源端
子と、前記電子回路と入出力端子間に形成される第１の
導電領域と、前記電子回路と電源端子間に形成される第
２の導電領域とを設け、前記第１の導電領域及び第２の
導電領域と前記導電性基板間の耐圧を前記電子回路の耐
圧より低くなるようにモノシリックに集積するようにし
たものである。
成するために、半導体装置において、 （１）導電性基板と、この導電性基板上に成長する半絶
縁性結晶層と、この半絶縁性結晶層に形成される電子回
路と、この電子回路に接続される入出力端子及び電源端
子と、前記電子回路と入出力端子間に形成される第１の
導電領域と、前記電子回路と電源端子間に形成される第
２の導電領域とを設け、前記第１の導電領域及び第２の
導電領域と前記導電性基板間の耐圧を前記電子回路の耐
圧より低くなるようにモノシリックに集積するようにし
たものである。
【０００７】（２）導電性基板と、この導電性基板上に
成長する半絶縁性結晶層と、この半絶縁性結晶層に形成
される能動素子と、この能動素子に形成される少なくと
も第１の端子及び第２の端子と、前記能動素子の第１の
端子に接続される第１の導電領域と、前記能動素子と第
２の端子間に形成される第２の導電領域とを設け、前記
第１の導電領域及び第２の導電領域と前記導電性基板間
の耐圧を前記能動素子の耐圧より低くなるようにモノシ
リックに集積するようにしたものである。
成長する半絶縁性結晶層と、この半絶縁性結晶層に形成
される能動素子と、この能動素子に形成される少なくと
も第１の端子及び第２の端子と、前記能動素子の第１の
端子に接続される第１の導電領域と、前記能動素子と第
２の端子間に形成される第２の導電領域とを設け、前記
第１の導電領域及び第２の導電領域と前記導電性基板間
の耐圧を前記能動素子の耐圧より低くなるようにモノシ
リックに集積するようにしたものである。
【０００８】（３）上記（１）又は（２）記載の半導体
装置において、前記半絶縁性結晶層の厚さをサージ電圧
に対応させるようにしたものである。 （４）上記（２）記載の半導体装置において、前記能動
素子は電界効果トランジスタであり、第１の導電領域は
ソース又はドレイン、第２の導電領域はドレイン又はソ
ースである。
装置において、前記半絶縁性結晶層の厚さをサージ電圧
に対応させるようにしたものである。 （４）上記（２）記載の半導体装置において、前記能動
素子は電界効果トランジスタであり、第１の導電領域は
ソース又はドレイン、第２の導電領域はドレイン又はソ
ースである。
【０００９】（５）上記（４）記載の半導体装置におい
て、電界効果トランジスタはショットキゲート電界効果
トランジスタである。
て、電界効果トランジスタはショットキゲート電界効果
トランジスタである。
【００１０】
（１）請求項１記載の半導体装置によれば、電子回路に
加わるサージをチップ内で吸収し、サージの電子回路へ
の侵入を防止するために、電子回路が破壊されず、正常
に動作するだけでなく、サージの吸収回路を集積回路に
外付けする必要がなく、モノシリック集積回路として構
成することができる。
加わるサージをチップ内で吸収し、サージの電子回路へ
の侵入を防止するために、電子回路が破壊されず、正常
に動作するだけでなく、サージの吸収回路を集積回路に
外付けする必要がなく、モノシリック集積回路として構
成することができる。
【００１１】また、サージを吸収する導電領域と基板の
距離を制御するのみで、容易に種々のサージ電圧に対応
する半導体装置を構成することができる。 （２）請求項２記載の半導体装置によれば、集積回路を
構成する能動素子自体にサージ耐性をもたせることがで
きるため、集積回路の外部にサージ対策を施す必要がな
く、モノシリックに集積化したサージ耐性を有する半導
体装置を構成することができる。
距離を制御するのみで、容易に種々のサージ電圧に対応
する半導体装置を構成することができる。 （２）請求項２記載の半導体装置によれば、集積回路を
構成する能動素子自体にサージ耐性をもたせることがで
きるため、集積回路の外部にサージ対策を施す必要がな
く、モノシリックに集積化したサージ耐性を有する半導
体装置を構成することができる。
【００１２】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は本発明の第１実施例を示すサージ吸収
機能を有する半導体装置の断面図である。この図に示す
ように、導電性基板１上に半絶縁性結晶層２を成長さ
せ、その半絶縁性結晶層２に電子回路３を形成する。そ
して、入力端子又は出力端子４、電源端子５等の外部か
らサージが加わる端子とを設け、入力端子又は出力端子
４と電子回路３の間に導電領域６、電源端子５等の外部
からサージが加わる端子と電子回路３の間に導電領域７
を形成して、各端子と電気的に接続する。この導電領域
６又は７は、導電性の結晶で形成してもよいし、また金
属で形成してもよい。
説明する。図１は本発明の第１実施例を示すサージ吸収
機能を有する半導体装置の断面図である。この図に示す
ように、導電性基板１上に半絶縁性結晶層２を成長さ
せ、その半絶縁性結晶層２に電子回路３を形成する。そ
して、入力端子又は出力端子４、電源端子５等の外部か
らサージが加わる端子とを設け、入力端子又は出力端子
４と電子回路３の間に導電領域６、電源端子５等の外部
からサージが加わる端子と電子回路３の間に導電領域７
を形成して、各端子と電気的に接続する。この導電領域
６又は７は、導電性の結晶で形成してもよいし、また金
属で形成してもよい。
【００１３】そして、導電領域６又は７と導電性基板１
の耐圧の値を、それぞれの端子が接続する電子回路の耐
圧よりも低くなるように、導電性基板１と導電領域６又
は７との距離ｄ1 又はｄ2 を選ぶ。半絶縁性結晶として
ＧａＡｓ、導電性基板としてｎ型ＧａＡｓ基板を例にと
ると、ｄ1 、ｄ2 が１μｍに対して、導電領域６又は７
と導電性基板１の間の耐圧は約２０Ｖ程度となる。この
場合、導電性基板１は基本的には接地して使用する。
の耐圧の値を、それぞれの端子が接続する電子回路の耐
圧よりも低くなるように、導電性基板１と導電領域６又
は７との距離ｄ1 又はｄ2 を選ぶ。半絶縁性結晶として
ＧａＡｓ、導電性基板としてｎ型ＧａＡｓ基板を例にと
ると、ｄ1 、ｄ2 が１μｍに対して、導電領域６又は７
と導電性基板１の間の耐圧は約２０Ｖ程度となる。この
場合、導電性基板１は基本的には接地して使用する。
【００１４】この構成は、半絶縁性の結晶が得られれ
ば、結晶材料にはよらず、また導電性基板と、その上部
の結晶は同種である必要はない。さらに、電子回路を構
成する素子にもよらない。このように構成した集積回路
の入力端子又は出力端子４や、電源端子５等にサージが
加わった場合、電子回路３の耐圧よりも、各端子に接続
した導電領域６又は７と導電性基板１の耐圧の方が低い
ために、電子回路３が破壊又は誤動作する前に、導電領
域６又は７と導電性基板１の間に電流が流れ、端子に加
わったサージを吸収する。
ば、結晶材料にはよらず、また導電性基板と、その上部
の結晶は同種である必要はない。さらに、電子回路を構
成する素子にもよらない。このように構成した集積回路
の入力端子又は出力端子４や、電源端子５等にサージが
加わった場合、電子回路３の耐圧よりも、各端子に接続
した導電領域６又は７と導電性基板１の耐圧の方が低い
ために、電子回路３が破壊又は誤動作する前に、導電領
域６又は７と導電性基板１の間に電流が流れ、端子に加
わったサージを吸収する。
【００１５】以上、サージの吸収機能を有する集積回路
の構成について説明したが、この構成により、サージ耐
圧の高い集積回路を容易に実現できるので、エンジン・
モータの制御等のサージが発生する部分、雑音の大きな
部分等で安定に動作させることができる。図２は本発明
の第２実施例を示すサージ吸収機能を有する半導体装置
の断面図である。
の構成について説明したが、この構成により、サージ耐
圧の高い集積回路を容易に実現できるので、エンジン・
モータの制御等のサージが発生する部分、雑音の大きな
部分等で安定に動作させることができる。図２は本発明
の第２実施例を示すサージ吸収機能を有する半導体装置
の断面図である。
【００１６】まず、ｎ型又はｐ型の導電性基板（例え
ば、ＧａＡｓ基板、またはＳｉ基板）１１上に、膜厚ｄ
1 の半絶縁性結晶層（例えば、ＧａＡｓ）１２を成長さ
せる。その半絶縁性結晶層１２にショットキゲート電界
効果トランジスタ１３（以下、ＭＥＳＦＥＴ）を形成
し、これを能動素子として集積回路を構成する。１７は
ソース電極、１８ゲート電極、１９はドレイン電極であ
り、このとき、ＭＥＳＦＥＴ１３のドレイン領域１６、
ソース領域１４間の耐圧をＶ1 とするとき、ドレイン領
域１６と導電性基板１１の間の耐圧Ｖ2 が、 Ｖ2 ＜Ｖ1 となるように、半絶縁性結晶層１２の膜厚ｄ3 、ドレイ
ン領域１６の深さｄ4 を形成する。そして、導電性基板
１１を接地した構成とする。このドレイン領域１６と導
電性基板１１の間の耐圧Ｖ2 は結晶の材料によって異な
るが、例としてＧａＡｓにＣｒ、又はＶ等を添加して形
成した場合には、ｄ3 −ｄ4 の値に対して、約２０Ｖ／
μｍとなる。
ば、ＧａＡｓ基板、またはＳｉ基板）１１上に、膜厚ｄ
1 の半絶縁性結晶層（例えば、ＧａＡｓ）１２を成長さ
せる。その半絶縁性結晶層１２にショットキゲート電界
効果トランジスタ１３（以下、ＭＥＳＦＥＴ）を形成
し、これを能動素子として集積回路を構成する。１７は
ソース電極、１８ゲート電極、１９はドレイン電極であ
り、このとき、ＭＥＳＦＥＴ１３のドレイン領域１６、
ソース領域１４間の耐圧をＶ1 とするとき、ドレイン領
域１６と導電性基板１１の間の耐圧Ｖ2 が、 Ｖ2 ＜Ｖ1 となるように、半絶縁性結晶層１２の膜厚ｄ3 、ドレイ
ン領域１６の深さｄ4 を形成する。そして、導電性基板
１１を接地した構成とする。このドレイン領域１６と導
電性基板１１の間の耐圧Ｖ2 は結晶の材料によって異な
るが、例としてＧａＡｓにＣｒ、又はＶ等を添加して形
成した場合には、ｄ3 −ｄ4 の値に対して、約２０Ｖ／
μｍとなる。
【００１７】なお、ＭＥＳＦＥＴ１３のドレイン領域１
６・ソース領域１４間の耐圧Ｖ1 は回路が正常に動作す
る電圧より高いことは言うまでもない。このように、集
積回路を構成した場合、電源線に重畳されたサージがド
レイン領域１６にかかると、ＭＥＳＦＥＴ１３のドレイ
ン・ソース間の耐圧Ｖ1 よりも、ドレイン領域１６と導
電性基板１１との間の耐圧Ｖ2 の方が小さいために、サ
ージ電圧が加わると、ＭＥＳＦＥＴ１３が正常に動作し
なくなる前に電流が導電性基板１１に流れて、サージを
吸収し、素子としてのＭＥＳＦＥＴ１３を破壊から保護
する。なお、図２において、１５はチャネル部である。
６・ソース領域１４間の耐圧Ｖ1 は回路が正常に動作す
る電圧より高いことは言うまでもない。このように、集
積回路を構成した場合、電源線に重畳されたサージがド
レイン領域１６にかかると、ＭＥＳＦＥＴ１３のドレイ
ン・ソース間の耐圧Ｖ1 よりも、ドレイン領域１６と導
電性基板１１との間の耐圧Ｖ2 の方が小さいために、サ
ージ電圧が加わると、ＭＥＳＦＥＴ１３が正常に動作し
なくなる前に電流が導電性基板１１に流れて、サージを
吸収し、素子としてのＭＥＳＦＥＴ１３を破壊から保護
する。なお、図２において、１５はチャネル部である。
【００１８】以上、サージ電圧に対して耐性を有する素
子構造について述べたが、この構造により、エンジン・
モータの制御等のサージの発生する部分の回路、また雑
音の大きな部分で使用する回路等に安定に動作するモノ
シリックに集積される半導体装置を構成することができ
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
子構造について述べたが、この構造により、エンジン・
モータの制御等のサージの発生する部分の回路、また雑
音の大きな部分で使用する回路等に安定に動作するモノ
シリックに集積される半導体装置を構成することができ
る。なお、本発明は上記実施例に限定されるものではな
く、本発明の趣旨に基づいて種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。
【００１９】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、電子回路に加わる
サージをチップ内で吸収し、サージの電子回路への侵入
を防止するために、電子回路が破壊されず、正常に動作
するだけでなく、サージの吸収回路を集積回路に外付け
する必要がなく、モノシリック集積回路として構成する
ことができる。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、電子回路に加わる
サージをチップ内で吸収し、サージの電子回路への侵入
を防止するために、電子回路が破壊されず、正常に動作
するだけでなく、サージの吸収回路を集積回路に外付け
する必要がなく、モノシリック集積回路として構成する
ことができる。
【００２０】また、サージを吸収する導電領域と基板の
距離を制御するのみで、容易に種々のサージ電圧に対応
する半導体装置を構成することができる。 （２）請求項２記載の発明によれば、集積回路を構成す
る能動素子自体にサージ耐性をもたせることができるた
め、集積回路の外部にサージ対策を施す必要がなく、モ
ノシリックに集積化したサージ耐性を有する半導体装置
を構成することができる。
距離を制御するのみで、容易に種々のサージ電圧に対応
する半導体装置を構成することができる。 （２）請求項２記載の発明によれば、集積回路を構成す
る能動素子自体にサージ耐性をもたせることができるた
め、集積回路の外部にサージ対策を施す必要がなく、モ
ノシリックに集積化したサージ耐性を有する半導体装置
を構成することができる。
【図１】本発明の第１実施例を示すサージ吸収機能を有
する半導体装置の断面図である。
する半導体装置の断面図である。
【図２】本発明の第２実施例を示すサージ吸収機能を有
する半導体装置の断面図である。
する半導体装置の断面図である。
１，１１ 導電性基板 ２，１２ 半絶縁性結晶層 ３ 電子回路 ４ 入力端子又は出力端子 ５ 電源端子 ６，７ 導電領域 １３ ショットキゲート電界効果トランジスタ １４ ソース領域 １５ チャネル部 １６ ドレイン領域 １７ ソース電極 １８ ゲート電極 １９ ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 孝 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (5)
- 【請求項１】（ａ）導電性基板と、（ｂ）該導電性基板
上に成長する半絶縁性結晶層と、（ｃ）該半絶縁性結晶
層に形成される電子回路と、（ｄ）該電子回路に接続さ
れる入出力端子及び電源端子と、（ｅ）前記電子回路と
入出力端子間に形成される第１の導電領域と、（ｆ）前
記電子回路と電源端子間に形成される第２の導電領域と
を設け、（ｇ）前記第１の導電領域及び第２の導電領域
と前記導電性基板間の耐圧を前記電子回路の耐圧より低
くなるようにモノシリックに集積することを特徴とする
半導体装置。 - 【請求項２】（ａ）導電性基板と、（ｂ）該導電性基板
上に成長する半絶縁性結晶層と、（ｃ）該半絶縁性結晶
層に形成される能動素子と、（ｄ）該能動素子に形成さ
れる少なくとも第１の端子及び第２の端子と、（ｅ）前
記能動素子の第１の端子に接続される第１の導電領域
と、（ｆ）前記能動素子と第２の端子間に形成される第
２の導電領域とを設け、（ｇ）前記第１の導電領域及び
第２の導電領域と前記導電性基板間の耐圧を前記能動素
子の耐圧より低くなるようにモノシリックに集積するこ
とを特徴とする半導体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、前記半絶縁性結晶層の厚さをサージ電圧に対応させ
てなることを特徴とする半導体装置。 - 【請求項４】 請求項２記載の半導体装置において、前
記能動素子は電界効果トランジスタであり、第１の導電
領域はソース又はドレイン、第２の導電領域はドレイン
又はソースである半導体装置。 - 【請求項５】 請求項４記載の半導体装置において、電
界効果トランジスタはショットキゲート電界効果トラン
ジスタである半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7041469A JPH08236549A (ja) | 1995-03-01 | 1995-03-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7041469A JPH08236549A (ja) | 1995-03-01 | 1995-03-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08236549A true JPH08236549A (ja) | 1996-09-13 |
Family
ID=12609236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7041469A Pending JPH08236549A (ja) | 1995-03-01 | 1995-03-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08236549A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023555A1 (ja) * | 2002-09-09 | 2004-03-18 | Sanyo Electric Co., Ltd. | 保護素子 |
| US6914280B2 (en) | 2002-10-17 | 2005-07-05 | Sanyo Electric Co., Ltd. | Switching circuit device |
| US6946891B2 (en) | 2003-02-20 | 2005-09-20 | Sanyo Electric Co., Ltd. | Switching circuit device |
| CN1326240C (zh) * | 2003-02-06 | 2007-07-11 | 三洋电机株式会社 | 半导体装置 |
| US7538394B2 (en) | 2004-12-22 | 2009-05-26 | Sanyo Electric Co., Ltd. | Compound semiconductor switch circuit device |
| US7732868B2 (en) | 2002-09-09 | 2010-06-08 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US8450805B2 (en) | 2004-12-22 | 2013-05-28 | Semiconductor Components Industries, Llc | Compound semiconductor switch circuit device |
-
1995
- 1995-03-01 JP JP7041469A patent/JPH08236549A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004023555A1 (ja) * | 2002-09-09 | 2004-03-18 | Sanyo Electric Co., Ltd. | 保護素子 |
| CN1324708C (zh) * | 2002-09-09 | 2007-07-04 | 三洋电机株式会社 | 保护元件 |
| US7732868B2 (en) | 2002-09-09 | 2010-06-08 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US8742506B2 (en) | 2002-09-09 | 2014-06-03 | Semiconductor Components Industries, Llc | Protecting element having first and second high concentration impurity regions separated by insulating region |
| US9735142B2 (en) | 2002-09-09 | 2017-08-15 | Semiconductor Components Industries, Llc | Method of forming a protecting element comprising a first high concentration impurity region separated by an insulating region of a substrate |
| US6914280B2 (en) | 2002-10-17 | 2005-07-05 | Sanyo Electric Co., Ltd. | Switching circuit device |
| CN1326240C (zh) * | 2003-02-06 | 2007-07-11 | 三洋电机株式会社 | 半导体装置 |
| US7262470B2 (en) | 2003-02-06 | 2007-08-28 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US6946891B2 (en) | 2003-02-20 | 2005-09-20 | Sanyo Electric Co., Ltd. | Switching circuit device |
| US7538394B2 (en) | 2004-12-22 | 2009-05-26 | Sanyo Electric Co., Ltd. | Compound semiconductor switch circuit device |
| US8450805B2 (en) | 2004-12-22 | 2013-05-28 | Semiconductor Components Industries, Llc | Compound semiconductor switch circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874583B2 (ja) | 半導体装置の入力保護回路 | |
| JPH08191132A (ja) | 半導体装置 | |
| JPH08236549A (ja) | 半導体装置 | |
| JP3444263B2 (ja) | 制御回路内蔵絶縁ゲート半導体装置 | |
| CN1096747C (zh) | 保护电路 | |
| US6101077A (en) | Electrostatic protection circuit of a semiconductor device | |
| JP4127007B2 (ja) | 半導体装置 | |
| US5499152A (en) | Protection circuit | |
| JP2970826B2 (ja) | 保護回路内蔵ｉｃ及び表示装置駆動用ｉｃ | |
| JPS62235785A (ja) | 縦型電界効果トランジスタ | |
| JPS6025910B2 (ja) | 入力保護回路 | |
| JPH0379874B2 (ja) | ||
| JP2865132B2 (ja) | 半導体装置の入出力静電保護回路 | |
| JPH04332160A (ja) | 出力バッファ | |
| JP3554353B2 (ja) | 電界効果トランジスタの保護装置 | |
| JP3196422B2 (ja) | 入出力保護回路 | |
| US6452768B1 (en) | Circuit arrangement for protecting integrated circuits against electrostatic discharges | |
| EP0620598B1 (en) | Input/output protective circuit | |
| JPS63172468A (ja) | 入力保護回路 | |
| JPH0888326A (ja) | 半導体装置の静電気保護構造 | |
| JPH04291953A (ja) | 保護回路 | |
| JP3118893B2 (ja) | 縦型ｍｏｓトランジスタ | |
| JP2871329B2 (ja) | 半導体集積回路 | |
| JPS62279675A (ja) | 半導体集積回路の保護回路 | |
| JPH05198801A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030415 |