JPH08237235A - ディジタル通信システム - Google Patents

Abstract

(57)【要約】 【目的】 信号線の増大を招くことなく、第１，第２の
クロック信号の位相変動により、両者の位相差がその１
周期を越えてもビット位相同期を得ることができるよう
にする。 【構成】 データ信号ＤＡは、Ｄフリップフロップ回路
３２によって、クロック信号ＣＡに位相同期された後、
データ信号線３７を介してボードＢに伝送される。この
とき、クロック信号ＣＡも、クロック信号線３８を介し
てボードＢに伝送される。ボードＢに伝送されたデータ
信号ＤＡは、Ｄフリップフロップ回路３５によって、ク
ロック信号ＣＡに位相同期して受信される。データ信号
ＤＢは、エラスティックストア回路３６によって、クロ
ック信号ＣＢからクロック信号ＣＡに乗せ換えられた
後、データ信号線３９を介してボードＡに伝送される。
ボードＡに伝送されたデータ信号ＤＡは、Ｄフリップフ
ロップ回路３４によって、遅延回路３３から出力される
クロック信号に位相同期して受信される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、２つの通信点間で相
互にディジタルのデータ信号を伝送するディジタル通信
システムに関する。

【０００２】

【従来の技術】一般に、ディジタル交換機は、複数の架
によって構成されている。また、各架は複数のボードで
構成されている。したがって、ディジタル交換機を構成
する場合は、架間あるいはボード間でディジタルのデー
タ信号を伝送するディジタル通信システムが必要とな
る。

【０００３】架間あるいはボード間で、ディジタルのデ
ータ信号を伝送する場合、データ伝送速度が高速になる
と、ジッタの累積や波形の劣化等の影響が現れる。この
問題に対処するために、従来、下記の文献に記載された
技術が考えられている。

【０００４】文献：1991年 電子情報通信学会論文誌
B-1,Vol.j74-B-1,No.4，第304〜312 頁 この文献に記載された技術は、各架あるいは各ボードの
入出力端にビット位相同期回路を設けることにより、上
記問題を解決するようになっている。

【０００５】図２は、この文献に記載された技術を用い
たディジタル通信システムの構成を示すブロック図であ
る。なお、図には、２つのボード間でデータ信号を伝送
するディジタル通信システムを代表として示す。

【０００６】図示のシステムにおいては、ボードＡから
ボードＢにデータ信号ＤＡが伝送され、ボードＢからボ
ードＡにデータ信号ＤＢが伝送される。ボードＡ，Ｂに
は、それぞれクロック供給源１１からクロック信号Ｃ
Ａ，ＣＢが供給される。

【０００７】ボードＡからボードＢにデータ信号ＤＡを
伝送する場合、このデータ信号ＤＡは、Ｄフリップフロ
ップ回路（ＦＦ）１２によって、クロック信号ＣＡにビ
ットごとに位相同期された後、ボードＢに伝送される。
ボードＢに伝送されたデータ信号ＤＡは、ビット位相同
期回路１４によって、送信動作にビット位相同期して受
信される。

【０００８】ボードＢからボードＡにデータ信号ＤＢを
伝送する場合も同様に、このデータ信号ＤＢは、Ｄフリ
ップフロップ回路１５によって、クロック信号ＣＢにビ
ットごとに位相同期された後、ボードＡに伝送される。
ボードＡに伝送されたデータ信号ＤＢは、ビット位相同
期回路１３によって、送信動作にビット位相同期して受
信される。

【０００９】ビット位相同期回路１４は、Ｄフリップフ
ロップ回路１４１と、多相クロック生成回路１４２と、
位相比較回路１４３と、最適位相選択回路１４４を有す
る。

【００１０】このような構成において、多相クロック生
成回路１４２は、クロック信号ＣＢを遅延して、位相の
異なる複数のクロック信号を生成する。位相比較回路１
４３は、データ信号ＤＡのエッジ（変化点）を検出し、
この検出出力とクロック信号ＣＢとの位相を比較する。
最適位相選択回路１４３は、この比較結果に基づいて、
多相のクロック信号の中から、データ信号ＤＡをラッチ
するのに最適な位相を持つクロック信号を選択する。Ｄ
フリップフロップ回路１４１は、このクロック信号に従
ってデータ信号ＤＡをラッチする。

【００１１】ビット位相同期回路１３も、Ｄフリップフ
ロップ回路１３１と、多相クロック生成回路１３２と、
位相比較回路１３３と、最適位相選択回路１３４を有
し、データ信号ＤＢとクロック信号ＣＡとの位相を比較
し、この比較結果に基づいて、データ信号ＤＢを最適位
相でラッチするようになっている。

【００１２】

【発明が解決しようとする課題】しかしながら、上記構
成においては、クロック信号ＣＡ，ＣＢの位相変動によ
り、両者の位相差がクロック信号ＣＡ、ＣＢの１周期を
越えると、ビットの抜けや余りが生じ、ビット位相同期
回路１３，１４において、最適な位相を持つクロック信
号を選択することができない。

【００１３】これにより、従来のディジタル通信システ
ムにおいては、クロック信号ＣＡ，ＣＢの位相変動によ
り、両者の位相差がクロック信号ＣＡ、ＣＢの１周期を
越えると、データ信号ＤＡ，ＤＢをその送信動作にビッ
ト位相同期して受信することができないという問題があ
った。

【００１４】図３は、この様子を示すタイミングチャー
トである。

【００１５】図において、（ａ）は、クロック信号ＣＡ
を示し、（ｂ）は、Ｄフリップフロップ回路１４１に入
力されるデータ信号ＤＡ（図では、ＤＡ１と記す）を示
し、（ｃ）は、多相クロック生成回路１４２で生成され
る多相のクロック信号を示し、（ｄ）は、Ｄフリップフ
ロップ回路１４１から出力されるデータ信号ＤＡ（図で
は、ＤＡ２と記す）を示す。

【００１６】なお、（ｂ）において、数字は、ビット番
号を示す。また、（ｃ）において、矢印は、最適位相選
択回路１４４で選択された位相を示す。すなわち、デー
タ信号ＤＡのラッチ位相を示す。

【００１７】図には、クロック信号ＣＡの位相が変動し
て、Ｄフリップフロップ回路１４１から出力されるデー
タ信号ＤＡ２からビット番号が６と１０のビットが欠落
した場合を示す。

【００１８】なお、詳細な説明は省略するが、このよう
な問題は、ビット位相同期回路１３においても生じる。

【００１９】この問題は、図４に示すような構成を有す
るディジタル通信システムを用いれば解決することがで
きる。

【００２０】図示のシステムは、送信側のボードＡある
いはＢからデータ信号ＤＡあるいはＤＢだけでなく、ク
ロック信号ＣＡあるいはＣＢもいっしょに伝送するよう
にしたものである。

【００２１】なお、図４において、２１は、クロック信
号ＣＡ，ＣＢを供給するクロック供給源であり、２２，
２５は、それぞれデータ信号ＤＡ，ＤＢの送信用のＤフ
リップフロップ回路であり、２４，２３は、それぞれデ
ータ信号ＤＡ，ＤＢの受信用のＤフリップフロップ回路
である。

【００２２】このような構成によれば、データ信号ＤＡ
の送信と受信が同じクロック信号ＣＡによって行われる
ため、クロック信号ＣＡ，ＣＢの位相が変動し、両者の
位相差がその１周期を越えても、データ信号ＤＡをその
送信動作にビット位相同期して受信することができる。
これは、データ信号ＤＢについても同様である。

【００２３】しかしながら、このような構成の場合、２
つのデータ信号ＤＡ，ＤＢのほかに、２つのクロック信
号ＣＡ，ＣＢを伝送しなければならないため、ボード
Ａ，Ｂの間の信号線の本数が大幅に増大するという問題
が新たに生じる。

【００２４】

【課題を解決するための手段】この発明は、第１，第２
の２つの通信点間で相互にディジタルのデータ信号を伝
送するディジタル通信システムにおいて、第１の通信点
から第２の通信点に第１のデータ信号を伝送する際、こ
の第１のデータ信号を伝送するための第１のクロック信
号もいっしょに伝送し、第２の通信点から第１の通信点
に第２データ信号を伝送する際、この第２のデータ信号
をこの第２のデータ信号に同期した第２のクロック信号
から第１のクロック信号に乗せ換えて伝送するようにし
たものである。

【００２５】

【作用】第１の通信点から第２の通信点に第１のデータ
信号を伝送する場合、この第１のデータ信号は、各ビッ
トごとに第１クロック信号に位相同期させられ、データ
信号線を介して第２の通信点に伝送される。また、これ
といっしょに、第１のクロック信号もクロック信号線を
介して第２の通信点に伝送される。第２の通信点に伝送
された第１のデータ信号は、第１の通信点から送られて
きた第１のクロック信号に位相同期して受信される。

【００２６】第２の通信点から第１の通信点に第２のデ
ータ信号を伝送する場合、このデータ信号は、このデー
タ信号に同期した第２のクロック信号から第１のクロッ
ク信号に乗せ換えられる。この後、このデータ信号は、
データ信号線を介して第１の通信点に伝送され、第１の
クロック信号から生成された第３のクロック信号に位相
同期して受信される。

【００２７】

【実施例】以下、図面を参照しながら、この発明の実施
例を詳細に説明する。図１は、この発明の一実施例の構
成を示すブロック図である。図には、２つのボードＡ，
Ｂ間で、ディジタルのデータ信号を伝送する場合を代表
として示す。

【００２８】図示のディジタル通信システムは、クロッ
ク供給源３１と、Ｄフリップフロップ回路（ＦＦ）３
２，３４，３５と、遅延回路３３と、エラスティックス
トア回路（ＥＳ）３６と、データ信号線３７，３９と、
クロック信号線３８を有する。

【００２９】Ｄフリップフロップ回路３２，３４と、遅
延回路３３は、ボードＡに設けられている。Ｄフリップ
フロップ回路３５と、エラスティックストア回路３６
は、ボードＢに設けられている。

【００３０】クロック供給源３１は、クロック信号Ｃ
Ａ，ＣＢを出力する。このクロック信号ＣＡ，ＣＢは、
それぞれボードＡ，Ｂで基準クロック信号として使用さ
れる。このクロック信号ＣＡ，ＣＢの周波数と位相は、
素子の遅延変動等を無視すれば、原則として同じ値に設
定される。

【００３１】Ｄフリップフロップ回路３２は、ボードＢ
に伝送するためのデータ信号ＤＡをビットごとにクロッ
ク信号ＣＡに位相同期させて送信する機能を有する。デ
ータ信号線３７は、このＤフリップフロップ回路３２か
ら送信されたデータ信号ＤＡをボードＢに伝送する機能
を有する。クロック信号線３８は、クロック信号ＣＡを
ボードＢに伝送する機能を有する。

【００３２】Ｄフリップフロップ回路３５は、データ信
号線３７を介して伝送されてきたデータ信号ＤＡをクロ
ック信号線３８を介して伝送されてきたクロック信号Ｃ
Ａに位相同期して受信する機能を有する。

【００３３】エラスティックストア回路３６は、ボード
Ａに伝送するためのデータ信号ＤＢをこのデータ信号Ｄ
Ｂに同期したクロック信号ＣＢからクロック信号線３８
を介して伝送されてきたクロック信号ＣＡに乗せ換えて
送信する機能を有する。

【００３４】このエラスティックストア回路３５は、内
部メモリを有し、データ信号ＤＢをクロック信号ＣＢに
従ってこの内部メモリに書き込み、クロック信号ＣＡに
従って読み出すことにより、データ信号ＤＢをクロック
信号ＣＢからクロック信号ＣＡに乗せ換えるようになっ
ている。

【００３５】なお、エラスティックストア回路３６は、
通常、ビット同期機能とフレーム同期機能の２つの機能
を有する。ここでは、ビット同期機能のみ用いられる。

【００３６】データ信号線３９は、エラスティックスト
ア回路３６により送信されたデータ信号ＤＢをボードＡ
に伝送する機能を有する。

【００３７】遅延回路３３は、クロック信号ＣＡを遅延
して、データ信号ＤＢを受信するためのクロック信号を
生成する。この遅延回路３４の遅延時間は、ボードＡ，
Ｂ間におけるクロック信号ＣＡの遅延時間の２倍に設定
されている。これは、ボードＡからボードＢに送られた
クロック信号ＣＡに位相同期してボードＢから送られて
きたデータ信号ＤＢを受信するためである。

【００３８】Ｄフリップフロップ回路３４は、データ信
号線３９を介して送られてきたデータ信号ＤＢを遅延回
路３３から出力されるクロック信号に位相同期して受信
する機能を有する。

【００３９】上記構成において、動作を説明する。

【００４０】まず、ボードＡからボードＢにデータ信号
ＤＡを伝送する動作を説明する。

【００４１】データ信号ＤＡはＤフリップフロップ回路
３２に供給される。Ｄフリップフロップ回路３２に供給
されたデータ信号ＤＡは、クロック信号ＣＡに従って順
次ビットごとにこのＤフリップフロップ回路３２にラッ
チされる。これにより、ビットごとにクロック信号ＣＡ
に位相同期したデータ信号ＤＡが得られる。

【００４２】このデータ信号ＤＡは、データ信号線３７
を介してボードＢに伝送される。また、これと同時に、
クロック信号ＣＡもクロック信号線３８を介してボード
Ｂに伝送される。

【００４３】ボードＢに伝送されたデータ信号ＤＡは、
Ｄフリップフロップ回路３５に供給される。Ｄフリップ
フロップ回路３５に供給されたデータ信号ＤＡは、クロ
ック信号線３８を介して送られてきたクロック信号ＣＡ
に位相同期して順次ビットごとにこのＤフリップフロッ
プ回路３５にラッチされる。これにより、ボードＡから
送られてきたデータ信号ＤＡは、その送信動作にビット
位相同期して受信されることになる。

【００４４】次に、ボードＢからボードＡにデータ信号
ＤＢを伝送する動作を説明する。

【００４５】データ信号ＤＢはエラスティックストア回
路３６に供給される。エラスティックストア回路３６に
供給されたデータ信号ＤＢは、このデータ信号ＤＢに同
期したクロック信号ＣＢに従ってビットごとに順次内部
メモリに書き込まれる。

【００４６】内部メモリに書き込まれたデータ信号ＤＢ
は、クロック信号線３８を介して送られてきたクロック
信号ＣＡに従ってビットごとに順次読み出される。これ
により、データ信号ＤＢはクロック信号ＣＢからクロッ
ク信号ＣＡに乗せ換えられたことになる。

【００４７】この乗せ換えの終了したデータ信号ＤＢ
は、データ信号線３９を介してボードＡに伝送される。

【００４８】ボードＡに伝送されたデータ信号ＤＢは、
Ｄフリップフロップ回路３４に供給される。Ｄフリップ
フロップ回路３４に供給されデータ信号ＤＢは、遅延回
路３３から出力されるクロック信号に従って順次ビット
ごとにＤフリップフロップ回路３４にラッチされる。こ
れにより、データ信号ＤＢは、その送信動作にビット位
相同期して受信されることになる。

【００４９】以上詳述したこの実施例によれば、次のよ
うな効果が得られる。

【００５０】（１） まず、この実施例によれば、ボー
ドＡからボードＢにデータ信号ＤＡを伝送する際、送信
用のクロック信号ＣＡもいっしょに伝送し、ボードＢか
らボードＡにデータ信号ＤＢを伝送する際、このデータ
信号ＤＢをクロック信号ＣＢからクロック信号ＣＡに乗
せ換えて伝送するようにしたので、ボードＡ，Ｂ間で伝
送される２つのデータ信号ＤＡ，ＤＢの位相をクロック
信号ＣＡの位相に統一することができる。

【００５１】これにより、クロック信号ＣＡ，ＣＢの位
相変動により、両者の位相差がその１周期を越えても、
データ信号ＤＡ，ＤＢをその送信動作にビット位相同期
して受信することができる。

【００５２】また、クロック信号線としては、クロック
信号ＣＡを伝送するクロック信号線３８のみ設ければよ
いので、図４の構成より、ボードＡ，Ｂ間の信号線の数
を少なくすることができる。

【００５３】（２） また、この実施例によれば、クロ
ック信号ＣＡを遅延回路３３で遅延することにより、デ
ータ信号ＤＢを受信するためのクロック信号を生成する
ようにしたので、このクロック信号を簡単な構成により
生成することができる。

【００５４】以上、この発明の一実施例を詳細に説明し
たが、この発明は、上述したような実施例に限定される
ものではない。

【００５５】（１） 例えば、先の実施例では、遅延回
路３３によりクロック信号ＣＡを遅延することにより、
データ信号ＤＢを受信するためのクロック信号を生成す
る場合を説明した。

【００５６】しかし、この発明は、このクロック信号を
図２に示すようなビット位相同期回路１３，１４を用い
て生成するようにしてもよい。すなわち、クロック信号
ＣＡを遅延することにより、位相の異なる複数のクロッ
ク信号を生成し、データ信号ＤＢとクロック信号ＣＡと
の位相を比較し、この位相比較結果に基づいて、多相の
クロック信号の中から１つを受信用のクロック信号とし
て選択すようにしてもよい。

【００５７】このような構成によれば、データ信号ＤＢ
の実際の位相に基づいて、受信用のクロック信号の位相
を決定することができるので、データ信号ＤＢに予期せ
ぬ位相変動が生じた場合にも対処することができる。

【００５８】（２） また、先の実施例では、データ信
号ＤＡ，ＤＢの位相をクロック信号ＣＡの位相に統一す
る場合を説明した。しかし、この発明は、データ信号Ｄ
Ａ，ＤＢの位相をクロック信号ＣＢの位相に統一するよ
うにしてもよい。

【００５９】（３） また、先の実施例では、この発明
を２つのボード間で相互にディジタルのデータ信号を伝
送するディジタル通信システムに適用する場合を説明し
た。しかし、この発明は、２つの架間で、ディジタルの
データ信号を伝送するディジタル通信システムにも適用
することができる。また、これらに限らず、２つの通信
点間で、ディジタルのデータ信号を伝送するディジタル
通信システム一般に適用することができる。

【００６０】（４） このほかにもこの発明は、その要
旨を逸脱しない範囲で種々様々変形実施可能なことは勿
論である。

【００６１】

【発明の効果】以上詳述したようにこの発明によれば、
第１の通信点から第２の通信点に第１のデータ信号を伝
送する際、この第１のデータ信号を伝送するための第１
のクロック信号もいっしょに伝送し、第２の通信点から
第１の通信点に第２データ信号を伝送する際、この第２
のデータ信号を第２のクロック信号から第１のクロック
信号に乗せ換えて伝送するようにしたので、第１，第２
のデータ信号の位相を第１クロック信号の位相に統一す
ることができる。

【００６２】これにより、第１，第２のクロック信号の
位相変動により、両者の位相差がその１周期を越えても
ビット位相同期を得ることができる。

【００６３】また、クロック信号を伝送するための信号
線としては、第１のクロック信号を伝送するクロック信
号線のみを設ければよいので、第１，第２のクロック信
号を伝送する構成に比べ、信号線の数を少なくすること
ができる。

【図面の簡単な説明】

【図１】この発明の一実施例の構成を示すブロック図で
ある。

【図２】従来のディジタル通信システムの構成の一例を
示すブロック図である。

【図３】図２の問題を説明するための図である。

【図４】従来のディジタル通信システムの構成の他の例
を示すブロック図である。

【符号の説明】

３１…クロック供給源 ３２，３４，３５…Ｄフリップフロップ回路 ３３…遅延回路 ３６…エラスティックストア回路 ３７，３９…データ信号線 ３８…クロック信号線

Claims (3)

【特許請求の範囲】
1. 【請求項１】 第１，第２の２つの通信点間で相互にデ
   ィジタルのデータ信号を伝送するディジタル通信システ
   ムにおいて、 前記第１の通信点に設けられ、前記第２の通信点に伝送
   するための第１のデータ信号を第１のクロック信号に位
   相同期して送信する第１のデータ送信手段と、 この第１のデータ送信手段により送信された第１のデー
   タ信号を前記第２の通信点に伝送するための第１のデー
   タ信号線と、 前記第１のクロック信号を前記第２の通信点に伝送する
   ためのクロック信号線と、 前記第２の通信点に設けられ、前記第１のデータ信号線
   を介して伝送されてきた前記第１のデータ信号を前記ク
   ロック信号線を介して伝送されてきた前記第１のクロッ
   ク信号に位相同期して受信する第１のデータ受信手段
   と、 前記第２の通信点に設けられ、前記第１の通信点に伝送
   するための第２のデータ信号をこの第２のデータ信号に
   同期した第２のクロック信号から前記クロック信号線を
   介して伝送されてきた前記第１のクロック信号に乗せ換
   えて送信する第２の送信手段と、 この第２の送信手段により送信された前記第２のデータ
   信号を前記第１の通信点に伝送するための第２のデータ
   信号線と、 前記第１の通信点に設けられ、前記第１のクロック信号
   から前記第２のデータ信号線を介して伝送されてきた前
   記第２のデータ信号に位相同期した第３のクロック信号
   を生成するクロック信号生成手段と、 前記第１の通信点に設けられ、前記クロック信号生成手
   段により生成された前記第３のクロック信号に位相同期
   して前記第２のデータ信号線を介して伝送されてきた前
   記第２のデータ信号を受信する第２のデータ受信手段と
   を具備したことを特徴とするディジタル通信システム。
2. 【請求項２】 前記クロック信号生成手段は、前記第１
   のクロック信号を遅延することにより前記第３のクロッ
   ク信号を生成するように構成されていることを特徴とす
   る請求項１記載のディジタル通信システム。
3. 【請求項３】 前記クロック信号生成手段は、 前記第１のクロック信号を遅延することにより、位相の
   異なる複数のクロック信号を生成する多相クロック生成
   手段と、 前記第２のデータ信号線を介して伝送されてきた前記第
   ２のデータ信号と前記第１のクロック信号との位相を比
   較する位相比較手段と、 この位相比較手段の位相比較結果に基づいて、前記多相
   クロック生成手段により生成された複数のクロック信号
   の中から１つを前記第３のクロック信号として選択する
   クロック選択手段とを具備するように構成されているこ
   とを特徴とする請求項１記載のディジタル通信システ
   ム。