JPH08237424A - 画像読取装置 - Google Patents
画像読取装置Info
- Publication number
- JPH08237424A JPH08237424A JP3694595A JP3694595A JPH08237424A JP H08237424 A JPH08237424 A JP H08237424A JP 3694595 A JP3694595 A JP 3694595A JP 3694595 A JP3694595 A JP 3694595A JP H08237424 A JPH08237424 A JP H08237424A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- line
- signals
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で画像読取装置の信号出力を高速
化する。 【構成】 ラインセンサ２−１〜２−１５を同時に駆動
し、各ラインセンサの出力信号をＶｏｕｔ１〜１５から
並列に出力する。
化する。 【構成】 ラインセンサ２−１〜２−１５を同時に駆動
し、各ラインセンサの出力信号をＶｏｕｔ１〜１５から
並列に出力する。
Description
【０００１】
【産業上の利用分野】本発明は主としてスキャナやファ
クシミリなどに用いられる画像読取装置に関するもので
ある。
クシミリなどに用いられる画像読取装置に関するもので
ある。
【０００２】
【従来の技術】従来、画像読取装置の一つとして、光源
と短焦点結像素子アレイと複数のラインセンサから構成
される密着型マルチチップイメージセンサが知られてい
る。図６〜図８はこのような画像読取装置の一例であ
り、フレーム２００の上面に原稿面に接する透明ガラス
板２０１を取り付け、上記フレーム２００内に設けられ
たＬＥＤ基板２１０上に実装されたＬＥＤ２１１の出射
光２１２が上記透明ガラス板２０１の上面に接する原稿
面で反射され、原稿の読み取り面から反射光２１３を通
す光学系２０９及び上記光学系２０９に対応して基板１
９上に設けられたセンサアレイ１をフレーム２００内に
具備している。そして、上記光学系には例えば商品名
「セルホックレンズアレイ」（日本板硝子株式会社製）
で代表される上述の短焦点結像素子アレイが採用されて
いる。
と短焦点結像素子アレイと複数のラインセンサから構成
される密着型マルチチップイメージセンサが知られてい
る。図６〜図８はこのような画像読取装置の一例であ
り、フレーム２００の上面に原稿面に接する透明ガラス
板２０１を取り付け、上記フレーム２００内に設けられ
たＬＥＤ基板２１０上に実装されたＬＥＤ２１１の出射
光２１２が上記透明ガラス板２０１の上面に接する原稿
面で反射され、原稿の読み取り面から反射光２１３を通
す光学系２０９及び上記光学系２０９に対応して基板１
９上に設けられたセンサアレイ１をフレーム２００内に
具備している。そして、上記光学系には例えば商品名
「セルホックレンズアレイ」（日本板硝子株式会社製）
で代表される上述の短焦点結像素子アレイが採用されて
いる。
【０００３】センサアレイ１は図８に示すように複数の
ラインセンサ２−１、２−２、…、２−１５を上記基板
１９上に一直線上に並べたもので保護膜２０６で覆われ
ている。密着型マルチチップイメージセンサでは原則的
に原稿からの反射光を等倍でセンサアレイ上に結像させ
て読み取るので、センサアレイ１の長さは読み取る原稿
幅だけ必要になる。従って読み取ろうとする原稿のサイ
ズによって必要なセンサアレイ１の長さは変化し、セン
サアレイ１を構成するラインセンサの個数も変化する。
ここでは例としてＡ３サイズの原稿を読み取ろうとする
場合を考えると、ラインセンサ一個の長さを２０ｍｍと
すれば１５個のラインセンサでセンサアレイを構成すれ
ばよいことになる。
ラインセンサ２−１、２−２、…、２−１５を上記基板
１９上に一直線上に並べたもので保護膜２０６で覆われ
ている。密着型マルチチップイメージセンサでは原則的
に原稿からの反射光を等倍でセンサアレイ上に結像させ
て読み取るので、センサアレイ１の長さは読み取る原稿
幅だけ必要になる。従って読み取ろうとする原稿のサイ
ズによって必要なセンサアレイ１の長さは変化し、セン
サアレイ１を構成するラインセンサの個数も変化する。
ここでは例としてＡ３サイズの原稿を読み取ろうとする
場合を考えると、ラインセンサ一個の長さを２０ｍｍと
すれば１５個のラインセンサでセンサアレイを構成すれ
ばよいことになる。
【０００４】また、上記基板１９はフレーム２００に係
合した底板２０５に支えられ、フレキ配線２０８を介し
てフレキ基板２０３に接続しており、フレキ基板２０３
上には電源、制御信号などの入出力用のコネクタ２０２
が設けられ、ねじ２０７によってフレーム２００に取り
付けられている。
合した底板２０５に支えられ、フレキ配線２０８を介し
てフレキ基板２０３に接続しており、フレキ基板２０３
上には電源、制御信号などの入出力用のコネクタ２０２
が設けられ、ねじ２０７によってフレーム２００に取り
付けられている。
【０００５】次に密着型マルチチップイメージセンサの
動作を基板上の配線を示した図９及びタイミングチャー
ト図１０を用いて説明する。基板１９上に一直線上に並
べられた複数のラインセンサ２−１、２−２、…、２−
１５の動作はスタートパルスφＳＰによりスタートし、
シフトレジスタ３６−１が動作を開始する。ここで各ラ
インセンサ内に配列されている受光素子の数を３１６と
すれば動作を開始したシフトレジスタ３６−１は順次ス
イッチ３２−１−１、３２−１−２、…、３２−１−３
１６を導通させるための信号を出力し、受光素子３１−
１−１、３１−１−２、…、３１−１−３１６に蓄積さ
れた信号を出力線３３−１へ出力する。ラインセンサ２
−１の読み出しが行なわれている間、スイッチ３５−１
は制御信号φＳＷ１により導通しており、出力線３３−
１へ出力された信号をバッファアンプ３４−１を介して
基板１９上の共通出力端子Ｖｏｕｔへ出力する。
動作を基板上の配線を示した図９及びタイミングチャー
ト図１０を用いて説明する。基板１９上に一直線上に並
べられた複数のラインセンサ２−１、２−２、…、２−
１５の動作はスタートパルスφＳＰによりスタートし、
シフトレジスタ３６−１が動作を開始する。ここで各ラ
インセンサ内に配列されている受光素子の数を３１６と
すれば動作を開始したシフトレジスタ３６−１は順次ス
イッチ３２−１−１、３２−１−２、…、３２−１−３
１６を導通させるための信号を出力し、受光素子３１−
１−１、３１−１−２、…、３１−１−３１６に蓄積さ
れた信号を出力線３３−１へ出力する。ラインセンサ２
−１の読み出しが行なわれている間、スイッチ３５−１
は制御信号φＳＷ１により導通しており、出力線３３−
１へ出力された信号をバッファアンプ３４−１を介して
基板１９上の共通出力端子Ｖｏｕｔへ出力する。
【０００６】ラインセンサ２−１内のシフトレジスタ３
６−１の最終段の出力信号φＥＮＤ１は基板１９上の配
線により接続され、ラインセンサ２−２のスタートパル
スφＳＴ２となり、ラインセンサ２−１の信号読み出し
が完了するとラインセンサ２−２の読み出しが開始す
る。ラインセンサ２−１と同様にシフトレジスタ３６−
２が動作を開始し、順次スイッチ３２−２−１、３２−
２−２、…、３２−２−３１６を導通していき、受光素
子３１−２−１、３１−２−２、…、３１−２−３１６
に蓄積された信号を出力線３３−２へ出力する。ライン
センサ２−２の読み出しが行なわれている間、スイッチ
３５−２は制御信号φＳＷ２により導通しており、出力
線３３−２へ出力された信号はバッファアンプ３４−２
を介して共通出力端子Ｖｏｕｔへ出力される。
６−１の最終段の出力信号φＥＮＤ１は基板１９上の配
線により接続され、ラインセンサ２−２のスタートパル
スφＳＴ２となり、ラインセンサ２−１の信号読み出し
が完了するとラインセンサ２−２の読み出しが開始す
る。ラインセンサ２−１と同様にシフトレジスタ３６−
２が動作を開始し、順次スイッチ３２−２−１、３２−
２−２、…、３２−２−３１６を導通していき、受光素
子３１−２−１、３１−２−２、…、３１−２−３１６
に蓄積された信号を出力線３３−２へ出力する。ライン
センサ２−２の読み出しが行なわれている間、スイッチ
３５−２は制御信号φＳＷ２により導通しており、出力
線３３−２へ出力された信号はバッファアンプ３４−２
を介して共通出力端子Ｖｏｕｔへ出力される。
【０００７】同様にしてラインセンサ２−２内のシフト
レジスタ３６−２の最終段の出力信号φＥＮＤ２は基板
１９上の配線により接続されラインセンサ２−３のスタ
ートパルスφＳＴ３となり、ラインセンサ２−３の読み
出しがラインセンサ２−２に引き続き行なわれる。以下
順次、ラインセンサ２−４からラインセンサ２−１５の
信号も同様の手順で読み出されていく。
レジスタ３６−２の最終段の出力信号φＥＮＤ２は基板
１９上の配線により接続されラインセンサ２−３のスタ
ートパルスφＳＴ３となり、ラインセンサ２−３の読み
出しがラインセンサ２−２に引き続き行なわれる。以下
順次、ラインセンサ２−４からラインセンサ２−１５の
信号も同様の手順で読み出されていく。
【０００８】このようにして複数のラインセンサ２−
１、２−２、…、２−１５で構成されたセンサアレイ１
は一本のイメージセンサとして機能し、共通出力端子Ｖ
ｏｕｔに全受光素子の信号を順番に出力する。
１、２−２、…、２−１５で構成されたセンサアレイ１
は一本のイメージセンサとして機能し、共通出力端子Ｖ
ｏｕｔに全受光素子の信号を順番に出力する。
【０００９】１ライン分の読みとりが終了したら副走査
方向（複数のラインセンサが並ぶ方向と垂直方向）に密
着型マルチチップイメージセンサを１ライン分ずらし、
次のラインの読み取りを行なう。この動作を原稿サイズ
分繰り返すことにより密着型マルチチップイメージセン
サを使って原稿全体の画像読み取りが完了する。
方向（複数のラインセンサが並ぶ方向と垂直方向）に密
着型マルチチップイメージセンサを１ライン分ずらし、
次のラインの読み取りを行なう。この動作を原稿サイズ
分繰り返すことにより密着型マルチチップイメージセン
サを使って原稿全体の画像読み取りが完了する。
【００１０】
【発明が解決しようとしている課題】しかしながら上記
従来例では全てのセンサチップの信号を一つの出力線に
順番に出力していくため、１ライン分の信号を得るのに
時間がかかっていた。近年原稿読み取りを短時間で行な
いたいという要求が高まっているが、この構成で出力の
高速化をしようとすると受光素子からの信号を読み出す
回路及びバッファアンプ等を一層高帯域化しなければな
らず、回路構成、製造プロセスの複雑化を招いていた。
このことは必然的にコストアップにつながるが、また一
方でコストダウンも重要な課題であり大きな問題となっ
ていた。更に従来例での出力の高速化は回路設計だけで
なく、出力された信号のアナログ信号処理等、開発要素
が多く開発期間の長期化にもつながり問題であった。
従来例では全てのセンサチップの信号を一つの出力線に
順番に出力していくため、１ライン分の信号を得るのに
時間がかかっていた。近年原稿読み取りを短時間で行な
いたいという要求が高まっているが、この構成で出力の
高速化をしようとすると受光素子からの信号を読み出す
回路及びバッファアンプ等を一層高帯域化しなければな
らず、回路構成、製造プロセスの複雑化を招いていた。
このことは必然的にコストアップにつながるが、また一
方でコストダウンも重要な課題であり大きな問題となっ
ていた。更に従来例での出力の高速化は回路設計だけで
なく、出力された信号のアナログ信号処理等、開発要素
が多く開発期間の長期化にもつながり問題であった。
【００１１】
【課題を解決するための手段】本発明は、上記問題点を
解決するためになされたもので、請求項１に記載の発明
では、撮像光を電気信号に変換する複数のラインセンサ
を長手方向に並べた画像読取装置において、前記複数の
ラインセンサを駆動する駆動手段と、前記駆動手段によ
り前記複数のラインセンサを同時に駆動し各ラインセン
サの信号を並列に出力する動作と、前記複数のラインセ
ンサを順次駆動し各ラインセンサの信号を順次出力する
動作とを切り換える切換手段とを有することを特徴とす
るものである。
解決するためになされたもので、請求項１に記載の発明
では、撮像光を電気信号に変換する複数のラインセンサ
を長手方向に並べた画像読取装置において、前記複数の
ラインセンサを駆動する駆動手段と、前記駆動手段によ
り前記複数のラインセンサを同時に駆動し各ラインセン
サの信号を並列に出力する動作と、前記複数のラインセ
ンサを順次駆動し各ラインセンサの信号を順次出力する
動作とを切り換える切換手段とを有することを特徴とす
るものである。
【００１２】請求項２に記載の発明では、請求項１に記
載の発明において、さらに前記ラインセンサの出力信号
を記憶する記憶手段と、前記記憶手段の出力信号を選択
的に出力する選択手段とを有することを特徴とするもの
である。
載の発明において、さらに前記ラインセンサの出力信号
を記憶する記憶手段と、前記記憶手段の出力信号を選択
的に出力する選択手段とを有することを特徴とするもの
である。
【００１３】請求項３に記載の発明では、請求項１に記
載の発明において、さらに前記ラインセンサの出力信号
を一時的に保持する保持手段と、前記保持手段により保
持された信号を選択的に出力する選択手段と、前記選択
手段により選択された信号を記憶する記憶手段とを有す
ることを特徴とするものである。
載の発明において、さらに前記ラインセンサの出力信号
を一時的に保持する保持手段と、前記保持手段により保
持された信号を選択的に出力する選択手段と、前記選択
手段により選択された信号を記憶する記憶手段とを有す
ることを特徴とするものである。
【００１４】
《実施例１》図１は本発明を実施した密着型マルチチッ
プイメージセンサにおけるセンサアレイ１を実装した基
板３９の配線を示した図である。同図においてラインセ
ンサ２−１、２−２、…、２−１５は従来例と全く同じ
ものであるが、センサアレイ１を実装した基板３９上の
配線は図８における従来例の基板１９上の配線と異な
り、各ラインセンサを同時に駆動し、その信号出力を独
立に取り出せるようにしている。
プイメージセンサにおけるセンサアレイ１を実装した基
板３９の配線を示した図である。同図においてラインセ
ンサ２−１、２−２、…、２−１５は従来例と全く同じ
ものであるが、センサアレイ１を実装した基板３９上の
配線は図８における従来例の基板１９上の配線と異な
り、各ラインセンサを同時に駆動し、その信号出力を独
立に取り出せるようにしている。
【００１５】具体的には各ラインセンサの動作を開始さ
せるスタートパルスφＳＰが全ラインセンサ２−１、２
−２、…、２−１５に直接入力しており、また各ライン
センサの信号出力を接続する基板３９上の出力端子もラ
インセンサの個数分Ｖｏｕｔ１〜１５が用意されてお
り、各々ラインセンサ単体の出力端子と接続されてい
る。
せるスタートパルスφＳＰが全ラインセンサ２−１、２
−２、…、２−１５に直接入力しており、また各ライン
センサの信号出力を接続する基板３９上の出力端子もラ
インセンサの個数分Ｖｏｕｔ１〜１５が用意されてお
り、各々ラインセンサ単体の出力端子と接続されてい
る。
【００１６】一方上記基板３９の出力端子Ｖｏｕｔ１〜
１５に接続するデジタル信号出力回路は図２に示される
構成になっている。同図において４１−１、４１−２、
…、４１−１５は出力端子Ｖｏｕｔ１−１５に出力され
たアナログ信号をデジタル信号に変換するためのＡ／Ｄ
コンバータ、４０−１、４０−２、…、４０−１５は出
力端子Ｖｏｕｔ１〜１５とＡ／Ｄコンバータ４０−１、
４０−２、…、４０−１５との接続を制御するためのス
イッチ、制御信号φＳＷＷはスイッチ４０−１、４０−
２、…、４０−１５の開閉を制御するための信号、４２
−１、４２−２、…、４２−１５はデジタル信号に変換
された信号を一時保持しておくためのメモリ、制御信号
Ａ０〜Ａｎは読み書きするデジタルデータのアドレスを
メモリに与えるためのアドレス信号、制御信号ＷＥはメ
モリにデータを書き込むタイミングを与えるためのライ
ト・イネーブル信号、制御信号ＯＥはメモリからデータ
を読み出すタイミングを与えるためのアウトプット・イ
ネーブル信号、４３−１、４３−２、…、４３−１５は
メモリ出力と共通出力端子Ｄｏｕｔの接続を制御するた
めのスイッチ、制御信号φＳＷＲ１〜１５はスイッチ４
３−１、４３−２、…、４３−１５の開閉を制御するた
めの信号、４４は原稿読み取り動作開始信号φＴＲ、マ
スタークロックパルスφＭＣＬＫから各制御信号を発生
するための駆動手段である制御信号発生回路である。
１５に接続するデジタル信号出力回路は図２に示される
構成になっている。同図において４１−１、４１−２、
…、４１−１５は出力端子Ｖｏｕｔ１−１５に出力され
たアナログ信号をデジタル信号に変換するためのＡ／Ｄ
コンバータ、４０−１、４０−２、…、４０−１５は出
力端子Ｖｏｕｔ１〜１５とＡ／Ｄコンバータ４０−１、
４０−２、…、４０−１５との接続を制御するためのス
イッチ、制御信号φＳＷＷはスイッチ４０−１、４０−
２、…、４０−１５の開閉を制御するための信号、４２
−１、４２−２、…、４２−１５はデジタル信号に変換
された信号を一時保持しておくためのメモリ、制御信号
Ａ０〜Ａｎは読み書きするデジタルデータのアドレスを
メモリに与えるためのアドレス信号、制御信号ＷＥはメ
モリにデータを書き込むタイミングを与えるためのライ
ト・イネーブル信号、制御信号ＯＥはメモリからデータ
を読み出すタイミングを与えるためのアウトプット・イ
ネーブル信号、４３−１、４３−２、…、４３−１５は
メモリ出力と共通出力端子Ｄｏｕｔの接続を制御するた
めのスイッチ、制御信号φＳＷＲ１〜１５はスイッチ４
３−１、４３−２、…、４３−１５の開閉を制御するた
めの信号、４４は原稿読み取り動作開始信号φＴＲ、マ
スタークロックパルスφＭＣＬＫから各制御信号を発生
するための駆動手段である制御信号発生回路である。
【００１７】図１のように基板上の配線を変更し、図２
のデジタル信号出力回路を接続した本発明における密着
型マルチチップイメージセンサの動作を図３のタイミン
グチャートを用いて説明する。
のデジタル信号出力回路を接続した本発明における密着
型マルチチップイメージセンサの動作を図３のタイミン
グチャートを用いて説明する。
【００１８】まず、スタートパルスφＳＰにより全ライ
ンセンサ２−１、２−２、…、２−１５が同時に動作を
開始し、各ラインセンサ２−１、２−２、…、２−１５
内の出力段のスイッチ３５−１、３５−２、…、３５−
１５は制御信号φＳＷ１、φＳＷ２、…、φＳＷ１５に
より各ラインセンサ２−１、２−２、…、２−１５が出
力している間導通しているので、各ラインセンサは各々
受光素子に蓄積された信号を順次出力端子Ｖｏｕｔ１〜
１５へ出力する。
ンセンサ２−１、２−２、…、２−１５が同時に動作を
開始し、各ラインセンサ２−１、２−２、…、２−１５
内の出力段のスイッチ３５−１、３５−２、…、３５−
１５は制御信号φＳＷ１、φＳＷ２、…、φＳＷ１５に
より各ラインセンサ２−１、２−２、…、２−１５が出
力している間導通しているので、各ラインセンサは各々
受光素子に蓄積された信号を順次出力端子Ｖｏｕｔ１〜
１５へ出力する。
【００１９】最初に各ラインセンサの一番目に出力され
る受光素子、すなわちセンサアレイ１上でそれぞれ１、
３１７、…、４４２５番目の受光素子の信号が出力端子
Ｖｏｕｔ１〜１５へ同時に出力され、続いて２、３１
８、…、４４２６番目の受光素子の信号が各出力端子Ｖ
ｏｕｔ１〜１５へ出力され、以下順次各センサチップ内
の受光素子の信号が読み出されていき、最後に３１６、
６３２、…、４７４０番目の受光素子の信号が読み出さ
れ、ちょうど１チップ分の読み出し時間で全ラインセン
サの受光素子の信号読み出しが完了する。
る受光素子、すなわちセンサアレイ１上でそれぞれ１、
３１７、…、４４２５番目の受光素子の信号が出力端子
Ｖｏｕｔ１〜１５へ同時に出力され、続いて２、３１
８、…、４４２６番目の受光素子の信号が各出力端子Ｖ
ｏｕｔ１〜１５へ出力され、以下順次各センサチップ内
の受光素子の信号が読み出されていき、最後に３１６、
６３２、…、４７４０番目の受光素子の信号が読み出さ
れ、ちょうど１チップ分の読み出し時間で全ラインセン
サの受光素子の信号読み出しが完了する。
【００２０】全ラインセンサの信号読み出しを行なって
いる間、図２に示すデジタル信号出力回路ではＶｏｕｔ
１〜１５へ出力された信号をスイッチ４０−１、４０−
２、…４０−１５の開閉により各受光素子の信号が十分
読み出されたタイミングでＡ／Ｄコンバータ４１−１、
４１−２、…４１、１５に接続される。そしてアドレス
信号Ａ０〜Ａｎ、ライト・イネーブル信号ＷＥにより記
憶手段であるメモリ４２−１、４２−２、…、４２−１
５へＡ／Ｄ変換された各受光素子の信号を一時保持して
おく。
いる間、図２に示すデジタル信号出力回路ではＶｏｕｔ
１〜１５へ出力された信号をスイッチ４０−１、４０−
２、…４０−１５の開閉により各受光素子の信号が十分
読み出されたタイミングでＡ／Ｄコンバータ４１−１、
４１−２、…４１、１５に接続される。そしてアドレス
信号Ａ０〜Ａｎ、ライト・イネーブル信号ＷＥにより記
憶手段であるメモリ４２−１、４２−２、…、４２−１
５へＡ／Ｄ変換された各受光素子の信号を一時保持して
おく。
【００２１】このようにして全ラインセンサの信号読み
出しと同時にセンサアレイ１上の全受光素子の信号が各
ラインセンサ毎にメモリ４２−１、４２−２、…、４２
−１５に記憶される。
出しと同時にセンサアレイ１上の全受光素子の信号が各
ラインセンサ毎にメモリ４２−１、４２−２、…、４２
−１５に記憶される。
【００２２】全ラインセンサの信号読み出しが完了した
後、今度はメモリからの読み出し動作に入る。
後、今度はメモリからの読み出し動作に入る。
【００２３】まず、アウトプット・イネーブル信号ＯＥ
によりメモリからの読み出しを可能にした後、制御信号
φＳＷＲ１により選択手段であるスイッチ４３−１のみ
が導通し、メモリ４２−１の出力端子のみがデジタル出
力端子Ｄｏｕｔに接続される。このときアドレス信号を
所定のタイミングで変化させ、メモリ４２−１に格納さ
れているデータを順次読み出していく。こうしてメモリ
４２−１内に保持されているラインセンサ２−１の各受
光素子の信号がデジタル信号として高速に読み出され
る。
によりメモリからの読み出しを可能にした後、制御信号
φＳＷＲ１により選択手段であるスイッチ４３−１のみ
が導通し、メモリ４２−１の出力端子のみがデジタル出
力端子Ｄｏｕｔに接続される。このときアドレス信号を
所定のタイミングで変化させ、メモリ４２−１に格納さ
れているデータを順次読み出していく。こうしてメモリ
４２−１内に保持されているラインセンサ２−１の各受
光素子の信号がデジタル信号として高速に読み出され
る。
【００２４】続いて制御信号φＳＷＲ１によりメモリ４
２−１とデジタル出力端子Ｄｏｕｔとの接続を切り離
し、制御信号φＳＷＲ２によりメモリ４２−２とデジタ
ル出力端子Ｄｏｕｔが接続される。メモリ４２−１と同
様の手順でアドレス信号を所定のタイミングで変化させ
ることにより、メモリ４２−２に格納されているデータ
を順次読み出していく。
２−１とデジタル出力端子Ｄｏｕｔとの接続を切り離
し、制御信号φＳＷＲ２によりメモリ４２−２とデジタ
ル出力端子Ｄｏｕｔが接続される。メモリ４２−１と同
様の手順でアドレス信号を所定のタイミングで変化させ
ることにより、メモリ４２−２に格納されているデータ
を順次読み出していく。
【００２５】更に同様の手順でメモリ４２−３、…、４
２−１５内のデータがセンサアレイ１内の受光素子の配
列と同じ順序で高速にデジタル信号としてデジタル出力
端子Ｄｏｕｔに読み出される。
２−１５内のデータがセンサアレイ１内の受光素子の配
列と同じ順序で高速にデジタル信号としてデジタル出力
端子Ｄｏｕｔに読み出される。
【００２６】このように各ラインセンサの出力を順次読
み出し可能なイメージセンサを用いて、基板上に出力さ
れた各ラインセンサの並列出力をデジタル信号出力回路
によって従来の１チップ分の読み出し時間でメモリに読
み込み、メモリからデジタル信号として高速に取り出す
ことによりセンサアレイの信号読み出しが短時間ででき
るようになった。ここで、従来のように各ラインセンサ
の信号を順次出力する必要があるときには、切換手段で
ある制御信号発生回路４４によりスタートパルスφＳ
Ｐ、クロックパルスφＣＬＫ、φＳＷ１〜１５が従来の
ようなタイミングに切り換えられる。
み出し可能なイメージセンサを用いて、基板上に出力さ
れた各ラインセンサの並列出力をデジタル信号出力回路
によって従来の１チップ分の読み出し時間でメモリに読
み込み、メモリからデジタル信号として高速に取り出す
ことによりセンサアレイの信号読み出しが短時間ででき
るようになった。ここで、従来のように各ラインセンサ
の信号を順次出力する必要があるときには、切換手段で
ある制御信号発生回路４４によりスタートパルスφＳ
Ｐ、クロックパルスφＣＬＫ、φＳＷ１〜１５が従来の
ようなタイミングに切り換えられる。
【００２７】本実施例では並列に取り出した各ラインセ
ンサの出力を同一のタイミングでサンプリングしてＡ／
Ｄ変換しているので、ラインセンサ間で出力レベルに不
均一性がでることがない。また、近年密着型マルチチッ
プイメージセンサの低価格化が進み、安価な部品を使う
必要性が高まっているが、基板上でクロックパルス等が
出力ラインに漏れ込んでもアナログ信号のサンプリング
を別回路で行なうことにより、影響を受けにくいので安
価な基板が使用可能になるという利点もある。
ンサの出力を同一のタイミングでサンプリングしてＡ／
Ｄ変換しているので、ラインセンサ間で出力レベルに不
均一性がでることがない。また、近年密着型マルチチッ
プイメージセンサの低価格化が進み、安価な部品を使う
必要性が高まっているが、基板上でクロックパルス等が
出力ラインに漏れ込んでもアナログ信号のサンプリング
を別回路で行なうことにより、影響を受けにくいので安
価な基板が使用可能になるという利点もある。
【００２８】《実施例２》図４は本発明の実施例２にお
けるデジタル信号出力回路の構成を示した図である。同
図において４５−１、４５−２、…、４５−１５は基板
３９上の出力端子Ｖｏｕｔ１〜１５に出力されたアナロ
グ信号を所定のタイミングでサンプル・ホールドするた
めの保持手段であるサンプル・ホールド回路、φＳＨは
サンプル・ホールドするタイミングを決定するための制
御信号、選択手段である４６−１、４６−２、…、４６
−１５はサンプル・ホールドされたアナログ信号とＡ／
Ｄコンバータ４０−１、４０−２、…、４０−１５との
接続を制御するためのスイッチ、φＳＷＷ１はスイッチ
４６−１の開閉を制御するための信号、φＳＷＷ２はス
イッチ４６−２の開閉を制御するための信号、φＳＷＷ
１５はスイッチ４６−１５の開閉を制御するための信
号、４７は原稿読み取り動作開始信号φＴＲ、マスター
クロックパルスφＭＣＬＫから各制御信号を発生するた
めの駆動手段である制御信号発生回路である。
けるデジタル信号出力回路の構成を示した図である。同
図において４５−１、４５−２、…、４５−１５は基板
３９上の出力端子Ｖｏｕｔ１〜１５に出力されたアナロ
グ信号を所定のタイミングでサンプル・ホールドするた
めの保持手段であるサンプル・ホールド回路、φＳＨは
サンプル・ホールドするタイミングを決定するための制
御信号、選択手段である４６−１、４６−２、…、４６
−１５はサンプル・ホールドされたアナログ信号とＡ／
Ｄコンバータ４０−１、４０−２、…、４０−１５との
接続を制御するためのスイッチ、φＳＷＷ１はスイッチ
４６−１の開閉を制御するための信号、φＳＷＷ２はス
イッチ４６−２の開閉を制御するための信号、φＳＷＷ
１５はスイッチ４６−１５の開閉を制御するための信
号、４７は原稿読み取り動作開始信号φＴＲ、マスター
クロックパルスφＭＣＬＫから各制御信号を発生するた
めの駆動手段である制御信号発生回路である。
【００２９】図１の基板３９上の出力端子Ｖｏｕｔ１〜
１５を図９のデジタル信号出力回路に接続した密着型マ
ルチチップイメージセンサの動作を図８のタイミングチ
ャートを用いて説明する。
１５を図９のデジタル信号出力回路に接続した密着型マ
ルチチップイメージセンサの動作を図８のタイミングチ
ャートを用いて説明する。
【００３０】第１の実施例と同様に、まずスタートパル
スφＳＰにより全ラインセンサ２−１、２−２、…、２
−１５が同時に動作を開始し、各ラインセンサ２−１、
２−２、…、２−１５内の出力段のスイッチ３５−１、
３５−２、…、３５−１５は制御信号φＳＷ１、φＳＷ
２、…、φＳＷ１５により各ラインセンサ２−１、２−
２、…、２−１５が出力している間導通しているので、
各ラインセンサは各々受光素子に蓄積された信号を順次
出力端子Ｖｏｕｔ１〜１５へ出力する。
スφＳＰにより全ラインセンサ２−１、２−２、…、２
−１５が同時に動作を開始し、各ラインセンサ２−１、
２−２、…、２−１５内の出力段のスイッチ３５−１、
３５−２、…、３５−１５は制御信号φＳＷ１、φＳＷ
２、…、φＳＷ１５により各ラインセンサ２−１、２−
２、…、２−１５が出力している間導通しているので、
各ラインセンサは各々受光素子に蓄積された信号を順次
出力端子Ｖｏｕｔ１〜１５へ出力する。
【００３１】最初に各ラインセンサの一番目に出力され
る受光素子、すなわちセンサアレイ１上でそれぞれ１、
３１７、…、４４２５番目の受光素子の信号が出力端子
Ｖｏｕｔ１〜１５へ同時に出力され、続いて、２、３１
８、…、４４２６番目の受光素子の信号が各出力端子Ｖ
ｏｕｔ１〜１５へ出力され、以下順次各ラインセンサ内
の受光素子の信号が読み出されていき、最後に３１６、
６３２、…、４７４０番目の受光素子の信号が読み出さ
れ、ちょうど１チップ分の読み出し時間で全ラインセン
サの受光素子の信号読み出しが完了する。
る受光素子、すなわちセンサアレイ１上でそれぞれ１、
３１７、…、４４２５番目の受光素子の信号が出力端子
Ｖｏｕｔ１〜１５へ同時に出力され、続いて、２、３１
８、…、４４２６番目の受光素子の信号が各出力端子Ｖ
ｏｕｔ１〜１５へ出力され、以下順次各ラインセンサ内
の受光素子の信号が読み出されていき、最後に３１６、
６３２、…、４７４０番目の受光素子の信号が読み出さ
れ、ちょうど１チップ分の読み出し時間で全ラインセン
サの受光素子の信号読み出しが完了する。
【００３２】全ラインセンサの信号読み出しを行なって
いる間、図７に示すデジタル信号出力回路ではＶｏｕｔ
１〜１５へ出力されたアナログ信号はサンプル・ホール
ド信号φＳＨにより同時にサンプル・ホールドされ、続
いて、まずＳ／Ｈ回路４５−１の出力のみがスイッチ４
６−１によりＡ／Ｄコンバータ４１に入力し、対応する
デジタル信号をライト・イネーブル信号ＷＥにより、ア
ドレス信号Ａ０〜Ａｎの示す記憶手段であるメモリ４２
上の所定のアドレスに書き込む。
いる間、図７に示すデジタル信号出力回路ではＶｏｕｔ
１〜１５へ出力されたアナログ信号はサンプル・ホール
ド信号φＳＨにより同時にサンプル・ホールドされ、続
いて、まずＳ／Ｈ回路４５−１の出力のみがスイッチ４
６−１によりＡ／Ｄコンバータ４１に入力し、対応する
デジタル信号をライト・イネーブル信号ＷＥにより、ア
ドレス信号Ａ０〜Ａｎの示す記憶手段であるメモリ４２
上の所定のアドレスに書き込む。
【００３３】次にＳ／Ｈ回路４５−２の出力のみがスイ
ッチ４６−２によりＡ／Ｄコンバータ４１に入力し、対
応するデジタル信号をライト・イネーブル信号ＷＥによ
り、アドレス信号Ａ０〜Ａｎの示すメモリ４２上の所定
のアドレスに書き込む。引き続きＳ／Ｈ回路４５−３〜
４５−１５の出力が一つずつＡ／Ｄコンバータ４１に入
力し、対応するデジタル信号をライト・イネーブル信号
ＷＥにより、アドレス信号Ａ０〜Ａｎの示すメモリ４２
上の所定のアドレスに書き込んでいく。このようにして
各ラインセンサの一番目に出力される受光素子の信号が
出力端子Ｖｏｕｔ１〜１５に読み出されている時間内に
スイッチ４６−１〜４６−１５の切り換えにより、出力
端子Ｖｏｕｔ１〜１５へ出力されたセンサアレイ１上の
１、３１７、…、４４２５番目の受光素子の信号が順次
一つのＡ／Ｄコンバータによってデジタル信号に変換さ
れ、かつ、メモリ上の所定のアドレスに書き込むことが
できる。
ッチ４６−２によりＡ／Ｄコンバータ４１に入力し、対
応するデジタル信号をライト・イネーブル信号ＷＥによ
り、アドレス信号Ａ０〜Ａｎの示すメモリ４２上の所定
のアドレスに書き込む。引き続きＳ／Ｈ回路４５−３〜
４５−１５の出力が一つずつＡ／Ｄコンバータ４１に入
力し、対応するデジタル信号をライト・イネーブル信号
ＷＥにより、アドレス信号Ａ０〜Ａｎの示すメモリ４２
上の所定のアドレスに書き込んでいく。このようにして
各ラインセンサの一番目に出力される受光素子の信号が
出力端子Ｖｏｕｔ１〜１５に読み出されている時間内に
スイッチ４６−１〜４６−１５の切り換えにより、出力
端子Ｖｏｕｔ１〜１５へ出力されたセンサアレイ１上の
１、３１７、…、４４２５番目の受光素子の信号が順次
一つのＡ／Ｄコンバータによってデジタル信号に変換さ
れ、かつ、メモリ上の所定のアドレスに書き込むことが
できる。
【００３４】次に各ラインセンサ２−１、２−２、…、
２−１５の２番目の受光素子、すなわち、センサアレイ
１上においてそれぞれ２、３１８、、…、４４２６番目
の受光素子の出力端子Ｖｏｕｔ１〜１５へ出力されるの
で、各ラインセンサ２−１、２−２、…、２−１５の２
番目の受光素子の信号も１番目の受光素子の信号と同様
にして順次一つのＡ／Ｄコンバータによってデジタル信
号に変換され、メモリ上の所定のアドレスに書き込まれ
ていく。
２−１５の２番目の受光素子、すなわち、センサアレイ
１上においてそれぞれ２、３１８、、…、４４２６番目
の受光素子の出力端子Ｖｏｕｔ１〜１５へ出力されるの
で、各ラインセンサ２−１、２−２、…、２−１５の２
番目の受光素子の信号も１番目の受光素子の信号と同様
にして順次一つのＡ／Ｄコンバータによってデジタル信
号に変換され、メモリ上の所定のアドレスに書き込まれ
ていく。
【００３５】以下順次各ラインセンサ内の受光素子に対
応する信号が読み出されて、デジタル信号に変換された
後メモリに書き込まれていき最後に各ラインセンサ内の
３１６、６３２、…、４７４０番目の受光素子に対応す
る信号が読み出され、各ラインセンサの全受光素子の読
み出しが完了し、対応するデジタル信号がメモリ上に移
される。このときＡ／Ｄコンバータ４１のＡ／Ｄ変換ス
ピード、メモリ４２の書き込みスピードが十分速ければ
第１の実施例と同様にちょうど１チップ分の読み出し時
間でセンサアレイ１の全受光素子の信号が読み出せる。
応する信号が読み出されて、デジタル信号に変換された
後メモリに書き込まれていき最後に各ラインセンサ内の
３１６、６３２、…、４７４０番目の受光素子に対応す
る信号が読み出され、各ラインセンサの全受光素子の読
み出しが完了し、対応するデジタル信号がメモリ上に移
される。このときＡ／Ｄコンバータ４１のＡ／Ｄ変換ス
ピード、メモリ４２の書き込みスピードが十分速ければ
第１の実施例と同様にちょうど１チップ分の読み出し時
間でセンサアレイ１の全受光素子の信号が読み出せる。
【００３６】全受光素子の信号の読み出しが完了した後
でアウトプット・イネーブル信号ＯＥにより、メモリ４
２に格納されているデジタル信号の読み出しが始まる。
メモリ４２の出力端子はここでは共通デジタル出力端子
Ｄｏｕｔに直結しており、アドレス信号Ａ０〜Ａｎを適
当なタイミングで切り換えることのみにより、センサア
レイ１上の各受光素子に対応するデジタル信号を高速に
センサアレイ１上の配列順に読み出すことができる。
でアウトプット・イネーブル信号ＯＥにより、メモリ４
２に格納されているデジタル信号の読み出しが始まる。
メモリ４２の出力端子はここでは共通デジタル出力端子
Ｄｏｕｔに直結しており、アドレス信号Ａ０〜Ａｎを適
当なタイミングで切り換えることのみにより、センサア
レイ１上の各受光素子に対応するデジタル信号を高速に
センサアレイ１上の配列順に読み出すことができる。
【００３７】ここで、従来のように、各ラインセンサの
信号を順次出力する必要があるときには、切換手段であ
る制御信号発生回路４４によりφＳＰ、φＣＬＫ、φＳ
Ｗ１〜１５が従来のようなタイミングに切り換えられ
る。
信号を順次出力する必要があるときには、切換手段であ
る制御信号発生回路４４によりφＳＰ、φＣＬＫ、φＳ
Ｗ１〜１５が従来のようなタイミングに切り換えられ
る。
【００３８】このように各ラインセンサの出力を順次読
み出し可能なイメージセンサを用いて基板上に出力され
た各ラインセンサの並列出力をサンプル・ホールドし、
１受光素子の読み出し時間内に１５チップ分の出力を切
り換えてＡ／Ｄ変換し、得られたデジタル信号をメモリ
に書き込むことにより１系統のＡ／Ｄコンバータとメモ
リで１５チップの出力に対する処理ができ、デジタル信
号出力回路の回路規模を小さくすることができる。この
実施例２においてもメモリからデジタル信号として高速
に取り出すことによりセンサアレイの信号読み出しが短
時間でできるようになっている点は実施例１と同じであ
る。また、本実施例でも並列に取り出した各センサチッ
プの出力を同一のタイミングでサンプリングしてＡ／Ｄ
変換しているので、ラインセンサ間で出力レベルに不均
一性がでることがなく、安価な基板が使用可能になると
いう利点も変わらない。
み出し可能なイメージセンサを用いて基板上に出力され
た各ラインセンサの並列出力をサンプル・ホールドし、
１受光素子の読み出し時間内に１５チップ分の出力を切
り換えてＡ／Ｄ変換し、得られたデジタル信号をメモリ
に書き込むことにより１系統のＡ／Ｄコンバータとメモ
リで１５チップの出力に対する処理ができ、デジタル信
号出力回路の回路規模を小さくすることができる。この
実施例２においてもメモリからデジタル信号として高速
に取り出すことによりセンサアレイの信号読み出しが短
時間でできるようになっている点は実施例１と同じであ
る。また、本実施例でも並列に取り出した各センサチッ
プの出力を同一のタイミングでサンプリングしてＡ／Ｄ
変換しているので、ラインセンサ間で出力レベルに不均
一性がでることがなく、安価な基板が使用可能になると
いう利点も変わらない。
【００３９】
【発明の効果】以上にように請求項１に記載の発明で
は、撮像光を電気信号に変換する複数のラインセンサを
長手方向に並べた画像読取装置において、前記複数のラ
インセンサを駆動する駆動手段と、前記駆動手段により
前記複数のラインセンサを同時に駆動し各ラインセンサ
の信号を並列に出力する動作と、前記複数のラインセン
サを順次駆動し各ラインセンサの信号を順次出力する動
作とを切り換える切換手段とを有する構成とした。この
ように構成することで、ラインセンサ内の出力アンプの
高帯域化を行うことなく、簡単な回路構成で画像読取装
置の信号出力の高速化が可能となった。
は、撮像光を電気信号に変換する複数のラインセンサを
長手方向に並べた画像読取装置において、前記複数のラ
インセンサを駆動する駆動手段と、前記駆動手段により
前記複数のラインセンサを同時に駆動し各ラインセンサ
の信号を並列に出力する動作と、前記複数のラインセン
サを順次駆動し各ラインセンサの信号を順次出力する動
作とを切り換える切換手段とを有する構成とした。この
ように構成することで、ラインセンサ内の出力アンプの
高帯域化を行うことなく、簡単な回路構成で画像読取装
置の信号出力の高速化が可能となった。
【００４０】請求項２に記載の発明では、請求項１に記
載の発明において、さらに前記ラインセンサの出力信号
を記憶する記憶手段と、前記記憶手段の出力信号を選択
的に出力する選択手段とを有する構成とした。
載の発明において、さらに前記ラインセンサの出力信号
を記憶する記憶手段と、前記記憶手段の出力信号を選択
的に出力する選択手段とを有する構成とした。
【００４１】請求項３に記載の発明では、請求項１に記
載の発明おいて、さらに前記ラインセンサの出力信号を
一時的に保持する保持手段と、前記保持手段により保持
された信号を選択的に出力する選択手段と、前記選択手
段により選択された信号を記憶する記憶手段とを有する
構成とした。
載の発明おいて、さらに前記ラインセンサの出力信号を
一時的に保持する保持手段と、前記保持手段により保持
された信号を選択的に出力する選択手段と、前記選択手
段により選択された信号を記憶する記憶手段とを有する
構成とした。
【００４２】請求項１または２のように構成すること
で、ラインセンサ間での出力レベルのばらつきをなくす
とともに、ノイズの影響を受けにくい高画質な画像読み
取りが可能となった。
で、ラインセンサ間での出力レベルのばらつきをなくす
とともに、ノイズの影響を受けにくい高画質な画像読み
取りが可能となった。
【図１】本発明の実施例１のセンサ基板の構成図であ
る。
る。
【図２】本発明の実施例１のデジタル出力回路の構成図
である。
である。
【図３】本発明の実施例１の画像読み取りのタイミング
チャートである。
チャートである。
【図４】本発明の実施例２のデジタル出力回路の構成図
である。
である。
【図５】本発明の実施例２の画像読み取りのタイミング
チャートである。
チャートである。
【図６】密着型マルチチップイメージセンサの外形図で
ある。
ある。
【図７】密着型マルチチップイメージセンサの断面図で
ある。
ある。
【図８】密着型マルチチップイメージセンサのセンサ基
板の外形図である。
板の外形図である。
【図９】従来のセンサ基板の構成図である。
【図１０】従来の画像読み取りのタイミングチャートで
ある。
ある。
１ センサアレイ ２ ラインセンサ ３５ スイッチ ４２ メモリ ４４、４７ 制御信号発生回路 ４５ サンプルホールド回路
Claims (3)
- 【請求項１】 撮像光を電気信号に変換する複数のライ
ンセンサを長手方向に並べた画像読取装置において、 前記複数のラインセンサを駆動する駆動手段と、 前記駆動手段により前記複数のラインセンサを同時に駆
動し各ラインセンサの信号を並列に出力する動作と、前
記複数のラインセンサを順次駆動し各ラインセンサの信
号を順次出力する動作とを切り換える切換手段と、を有
することを特徴とする画像読取装置。 - 【請求項２】 請求項１において、さらに前記ラインセ
ンサの出力信号を記憶する記憶手段と、 前記記憶手段の出力信号を選択的に出力する選択手段
と、を有することを特徴とする画像読取装置。 - 【請求項３】 請求項１において、さらに前記ラインセ
ンサの出力信号を一時的に保持する保持手段と、 前記保持手段により保持された信号を選択的に出力する
選択手段と、 前記選択手段により選択された信号を記憶する記憶手段
と、を有することを特徴とする画像読取装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3694595A JPH08237424A (ja) | 1995-02-24 | 1995-02-24 | 画像読取装置 |
| US08/605,955 US6539129B1 (en) | 1995-02-24 | 1996-02-23 | Image reading apparatus having plural sensors arranged adjacently in a line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3694595A JPH08237424A (ja) | 1995-02-24 | 1995-02-24 | 画像読取装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08237424A true JPH08237424A (ja) | 1996-09-13 |
Family
ID=12483901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3694595A Pending JPH08237424A (ja) | 1995-02-24 | 1995-02-24 | 画像読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08237424A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005221733A (ja) * | 2004-02-05 | 2005-08-18 | Casio Comput Co Ltd | 投影装置、投影方法及びプログラム |
| US7408683B2 (en) | 2002-07-15 | 2008-08-05 | Brother Kogyo Kabushiki Kaisha | Image sensor for reading image and image reading apparatus including the image sensor |
| JP2009188485A (ja) * | 2008-02-04 | 2009-08-20 | Seiko Epson Corp | 画像読取装置、画像読取方法 |
-
1995
- 1995-02-24 JP JP3694595A patent/JPH08237424A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7408683B2 (en) | 2002-07-15 | 2008-08-05 | Brother Kogyo Kabushiki Kaisha | Image sensor for reading image and image reading apparatus including the image sensor |
| CN100413303C (zh) * | 2002-07-15 | 2008-08-20 | 兄弟工业株式会社 | 用于读图像的图像传感器和包括图像传感器的图像读取装置 |
| JP2005221733A (ja) * | 2004-02-05 | 2005-08-18 | Casio Comput Co Ltd | 投影装置、投影方法及びプログラム |
| JP2009188485A (ja) * | 2008-02-04 | 2009-08-20 | Seiko Epson Corp | 画像読取装置、画像読取方法 |
| US8643918B2 (en) | 2008-02-04 | 2014-02-04 | Seiko Epson Corporation | Image reading device and image reading method used therein |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040030972A (ko) | 열에 병렬로 아날로그 디지털 변환기들을 구비한 ｃｍｏｓ센서의 속도 2배화 | |
| US4866535A (en) | Method and device for interfacing an image scanner with an image processing device | |
| US4882629A (en) | Adaptive exposure control system | |
| US6539129B1 (en) | Image reading apparatus having plural sensors arranged adjacently in a line | |
| US8693063B2 (en) | Image-reading device | |
| EP0384708B1 (en) | Optical reading apparatus | |
| JPS58121864A (ja) | シエ−デイング補正装置 | |
| US20050094225A1 (en) | Method of operating concatenated contact image-sensing module and apparatus of using the same | |
| JPH08274938A (ja) | 画像読取装置 | |
| JPH08242345A (ja) | 画像読取装置 | |
| JPH09247385A (ja) | 画像読取装置 | |
| JP2571644B2 (ja) | イメージセンサ | |
| JP2001274962A (ja) | 画像読取装置 | |
| JPS60157A (ja) | 画像入力装置 | |
| JP3944200B2 (ja) | リニアイメージセンサ及び画像読取装置 | |
| JP2000151899A (ja) | 画像読み取り装置及び画像読み取り制御用集積回路装置 | |
| JP3173954B2 (ja) | 読取装置 | |
| JP2830028B2 (ja) | フアクシミリ装置の読み取り回路 | |
| JP3155605B2 (ja) | 画像認識印字装置 | |
| JP2885246B2 (ja) | 電子カメラ | |
| JP2603961B2 (ja) | 電子スチルカメラ | |
| JPS63240260A (ja) | 画像読み取り装置 | |
| SU1688448A1 (ru) | Устройство коррекции видеосигнала | |
| JP2889079B2 (ja) | スキャナ | |
| JPS63240259A (ja) | 画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |