JPH08237664A - メモリ制御方式ならびにこれを用いた画像復号装置 - Google Patents
メモリ制御方式ならびにこれを用いた画像復号装置Info
- Publication number
- JPH08237664A JPH08237664A JP3491095A JP3491095A JPH08237664A JP H08237664 A JPH08237664 A JP H08237664A JP 3491095 A JP3491095 A JP 3491095A JP 3491095 A JP3491095 A JP 3491095A JP H08237664 A JPH08237664 A JP H08237664A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- image
- frame
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
- H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
- H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/60—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
- H04N19/61—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
- H04N21/44004—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving video buffer management, e.g. video decoder buffer or video display buffer
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Color Television Systems (AREA)
Abstract
(57)【要約】
【目的】 画像サイズの大きな符号化データの復号に際
しても、符号化データバッファサイズを大きくし、OSD
領域を設定する。 【構成】 表示用データ領域を、画像サイズの大きな場
合には1フレームの(2N+1)/4N倍にさせる。 【効果】 NTSC、PAL相当のいずれの画像信号に対し
も、16Mbitメモリで符号化データバッファサイズの拡
大、OSD領域が確保される。
しても、符号化データバッファサイズを大きくし、OSD
領域を設定する。 【構成】 表示用データ領域を、画像サイズの大きな場
合には1フレームの(2N+1)/4N倍にさせる。 【効果】 NTSC、PAL相当のいずれの画像信号に対し
も、16Mbitメモリで符号化データバッファサイズの拡
大、OSD領域が確保される。
Description
【０００１】
【産業上の利用分野】高能率符号化手段にて画像データ
を圧縮、符号化した符号化データを復号する画像復号装
置に係り、特に画像復号装置内のメモリ制御方式に関す
る。
を圧縮、符号化した符号化データを復号する画像復号装
置に係り、特に画像復号装置内のメモリ制御方式に関す
る。
【０００２】
【従来の技術】画像データのデータ量の多さゆえに、冗
長性などを除去する高能率符号化手段で圧縮、符号化し
た後、符号化データを伝送／記録することにより、伝送
／記録コストの低減が図られる。
長性などを除去する高能率符号化手段で圧縮、符号化し
た後、符号化データを伝送／記録することにより、伝送
／記録コストの低減が図られる。
【０００３】上記高能率符号化手段の例としては、ISO/
SC29/WG11で標準化しているMPEG方式がよく知られてお
り、テレビジョン学会48巻1号44-49頁に、該MPEG方式の
高能率符号化手段が紹介されている。
SC29/WG11で標準化しているMPEG方式がよく知られてお
り、テレビジョン学会48巻1号44-49頁に、該MPEG方式の
高能率符号化手段が紹介されている。
【０００４】図2、図3はMPEG方式の一部を示した図であ
り、図2に示したように画像データの各々のフレーム
は、予測値として参照するリファレンスピクチャを持た
ず符号化するIピクチャ(図のI1、I2)、表示順で前方向
にあるピクチャのみをリファレンスピクチャとするPピ
クチャ(図のP1、P2)、前方向にあるピクチャと後ろ方向
にあるピクチャをリファレンスピクチャとするBピクチ
ャ(図のB1、B2、B3、B4、B5、B6)に区分する。実際の符
号化にあたってはBピクチャの復号時に前方向、後ろ方
向、2つのリファレンスピクチャが存在する必要があ
り、ピクチャの順序を巧みに入れ替えてから符号化す
る。
り、図2に示したように画像データの各々のフレーム
は、予測値として参照するリファレンスピクチャを持た
ず符号化するIピクチャ(図のI1、I2)、表示順で前方向
にあるピクチャのみをリファレンスピクチャとするPピ
クチャ(図のP1、P2)、前方向にあるピクチャと後ろ方向
にあるピクチャをリファレンスピクチャとするBピクチ
ャ(図のB1、B2、B3、B4、B5、B6)に区分する。実際の符
号化にあたってはBピクチャの復号時に前方向、後ろ方
向、2つのリファレンスピクチャが存在する必要があ
り、ピクチャの順序を巧みに入れ替えてから符号化す
る。
【０００５】また図3に示したように1枚のピクチャは、
テレビジョン信号のNTSC信号に相当するものとして、縦
480ラインx横720画素の輝度信号および2種類の縦240ラ
インx横360画素の色信号、PAL信号に相当するものとし
て、縦576ラインx横720画素の輝度信号および2種類の縦
288ラインx横360画素の色信号から成るテレビジョン信
号の1フレームに相当している。さらにピクチャ内では
輝度信号を縦16画素x横16画素、および2種類の色信号を
それぞれ縦8画素x横8画素でブロック化したマクロブロ
ックと呼ばれる単位で扱われ、該マクロブロック単位で
画像の水平方向左から右へと順次符号化していく。
テレビジョン信号のNTSC信号に相当するものとして、縦
480ラインx横720画素の輝度信号および2種類の縦240ラ
インx横360画素の色信号、PAL信号に相当するものとし
て、縦576ラインx横720画素の輝度信号および2種類の縦
288ラインx横360画素の色信号から成るテレビジョン信
号の1フレームに相当している。さらにピクチャ内では
輝度信号を縦16画素x横16画素、および2種類の色信号を
それぞれ縦8画素x横8画素でブロック化したマクロブロ
ックと呼ばれる単位で扱われ、該マクロブロック単位で
画像の水平方向左から右へと順次符号化していく。
【０００６】図4、図5ならびに図6は、MPEG方式による
符号化データの復号の様子を示した図である。図4に示
したように、復号側では、符号化順に送られてくる符号
化データを1フレーム期間に1ピクチャ分の割合で復号す
るが、該復号した画像データは一旦メモリに蓄え、再び
表示順に従わせるように並び変える。またIならびにPピ
クチャの復号データは、その後のBピクチャの復号時に
リファレンスデータとして用いる必要があり、必ず2ピ
クチャ分の画像データを前記メモリ内に蓄えている必要
がある。
符号化データの復号の様子を示した図である。図4に示
したように、復号側では、符号化順に送られてくる符号
化データを1フレーム期間に1ピクチャ分の割合で復号す
るが、該復号した画像データは一旦メモリに蓄え、再び
表示順に従わせるように並び変える。またIならびにPピ
クチャの復号データは、その後のBピクチャの復号時に
リファレンスデータとして用いる必要があり、必ず2ピ
クチャ分の画像データを前記メモリ内に蓄えている必要
がある。
【０００７】さらに1フレームを1ピクチャとして符号化
しているために、テレビジョン信号のように1フレーム
がインタレースした2つのフィールドで構成される場
合、たとえBピクチャであっても、復号と同時に表示で
きるわけでない。フレームデータはフィールドデータに
変換する必要があり、このために復号から表示までで、
少なくとも0.5フレーム期間遅らせる必要がある。この
ことはフレームデータのフィールドデータへの変換のた
めも復号データを一度メモリに蓄えることを要求し、一
般にこの分としてさらに1ピクチャ分メモリ領域を必要
とする。
しているために、テレビジョン信号のように1フレーム
がインタレースした2つのフィールドで構成される場
合、たとえBピクチャであっても、復号と同時に表示で
きるわけでない。フレームデータはフィールドデータに
変換する必要があり、このために復号から表示までで、
少なくとも0.5フレーム期間遅らせる必要がある。この
ことはフレームデータのフィールドデータへの変換のた
めも復号データを一度メモリに蓄えることを要求し、一
般にこの分としてさらに1ピクチャ分メモリ領域を必要
とする。
【０００８】図5は復号時に必要なメモリの例を示して
いる。図5のメモリはデータ幅が16bitで、512カラムx20
48ロウの16Mbit容量のメモリであり、メモリ領域分割と
して前記PAL方式に相当する画像の場合を示している。
該画像では輝度信号用に405ロウ、色信号用に203(小数
点を切り上げして)ロウの合計608ロウが1フレーム分に
必要であり、3フレーム相当分の残りは、復号に際し符
号化データを一時蓄える符号化データバッファとして用
いられる。該符号化データバッファから1フレーム期間
に1ピクチャ分の符号化データを読み出し、復号する。
符号化データバッファの容量は1,835,008bitであり、こ
の容量はいかなる符号器、復号器の組み合わせでも適切
な符号化・復号化が保証されるようMPEG方式では必ず守
らなくてはならない上限として定められている。
いる。図5のメモリはデータ幅が16bitで、512カラムx20
48ロウの16Mbit容量のメモリであり、メモリ領域分割と
して前記PAL方式に相当する画像の場合を示している。
該画像では輝度信号用に405ロウ、色信号用に203(小数
点を切り上げして)ロウの合計608ロウが1フレーム分に
必要であり、3フレーム相当分の残りは、復号に際し符
号化データを一時蓄える符号化データバッファとして用
いられる。該符号化データバッファから1フレーム期間
に1ピクチャ分の符号化データを読み出し、復号する。
符号化データバッファの容量は1,835,008bitであり、こ
の容量はいかなる符号器、復号器の組み合わせでも適切
な符号化・復号化が保証されるようMPEG方式では必ず守
らなくてはならない上限として定められている。
【０００９】また図6は前記フレームデータのフィール
ドデータへの変換の様子を示したものである。Bピクチ
ャの復号データを図5のBフレーム領域に書き込み、0.5
フレーム(1フィールド)遅れて読み出す。復号データ
は、復号を前記マクロブロック単位でおこなうため、ア
ドレス空間に対し16ライン幅のゆらぎを持つが、約2フ
ィールド期間で第1フィールドと第2のフィールド両方の
復号データを書き込む。一方読み出しは、1走査ライン
単位にフィールド順で行われるため、アドレス空間では
1ライン飛ばしに行われ、この結果アドレス空間を進む
速度は読み出しの方が書き込みよりも約2倍速くなる。
ドデータへの変換の様子を示したものである。Bピクチ
ャの復号データを図5のBフレーム領域に書き込み、0.5
フレーム(1フィールド)遅れて読み出す。復号データ
は、復号を前記マクロブロック単位でおこなうため、ア
ドレス空間に対し16ライン幅のゆらぎを持つが、約2フ
ィールド期間で第1フィールドと第2のフィールド両方の
復号データを書き込む。一方読み出しは、1走査ライン
単位にフィールド順で行われるため、アドレス空間では
1ライン飛ばしに行われ、この結果アドレス空間を進む
速度は読み出しの方が書き込みよりも約2倍速くなる。
【００１０】さらに書き込みと読み出しとで同一メモリ
領域を使用しているために、書き込みと読み出しの競合
を避ける工夫が行われる。図6の区間T3の始まりでは、
書き込みは読み出しを終えてから行う必要があり、前記
書き込み時の16ライン幅のゆらぎのために、書き込みは
読み出しより8ライン分遅く始める。また区間T4の終わ
りで、書き込みは、読み出しの終了に8ライン分先行し
て完了しておく必要がある。この様に表示の連続性を保
証するために、読み出しを優先して行うことが必要で、
読み出しと書き込みが競合する箇所では書き込みを停止
する必要があり、この分書き込み、結局は符号化データ
を復号する割当期間が短くなってしまう。
領域を使用しているために、書き込みと読み出しの競合
を避ける工夫が行われる。図6の区間T3の始まりでは、
書き込みは読み出しを終えてから行う必要があり、前記
書き込み時の16ライン幅のゆらぎのために、書き込みは
読み出しより8ライン分遅く始める。また区間T4の終わ
りで、書き込みは、読み出しの終了に8ライン分先行し
て完了しておく必要がある。この様に表示の連続性を保
証するために、読み出しを優先して行うことが必要で、
読み出しと書き込みが競合する箇所では書き込みを停止
する必要があり、この分書き込み、結局は符号化データ
を復号する割当期間が短くなってしまう。
【００１１】
【発明が解決しようとする課題】以上説明した従来技術
では、16Mbitの容量を有効に利用した画像復号装置が実
現できる。とくにメモリは4Mbitあるいは16Mbit容量の
製品が汎用的であり、これらの汎用メモリを使用できる
ことは画像復号装置の低コスト化にも有効である。
では、16Mbitの容量を有効に利用した画像復号装置が実
現できる。とくにメモリは4Mbitあるいは16Mbit容量の
製品が汎用的であり、これらの汎用メモリを使用できる
ことは画像復号装置の低コスト化にも有効である。
【００１２】一方、画像復号装置のユーザインタフェー
スとして復号した画像に文字やグラフィックをオーバー
レイして表示するOSD(On Screen Display)の手法が望ま
れている。
スとして復号した画像に文字やグラフィックをオーバー
レイして表示するOSD(On Screen Display)の手法が望ま
れている。
【００１３】しかしながらこうしたOSDを実現するため
には、新たなメモリ領域を必要とし、上記した画像サイ
ズの大きいPAL方式相当の画像の場合、16Mbitの汎用メ
モリの枠を超えてしまう。
には、新たなメモリ領域を必要とし、上記した画像サイ
ズの大きいPAL方式相当の画像の場合、16Mbitの汎用メ
モリの枠を超えてしまう。
【００１４】また前記符号化データバッファの容量1,83
5,008bitは、あくまで理想的に復号が行われた場合に必
要な容量であるが、現実的に復号遅れが存在するため、
これよりも大きな容量を確保しておくことが望まれる。
5,008bitは、あくまで理想的に復号が行われた場合に必
要な容量であるが、現実的に復号遅れが存在するため、
これよりも大きな容量を確保しておくことが望まれる。
【００１５】さらに1台の画像復号装置で、前記NTSC相
当の画像やPAL相当の画像など異なるサイズの画像の符
号化データを復号できるようにすること、さらにこれら
異なる画像サイズの符号化データの接続部分において
も、復号動作が連続的に行えることが望まれている。
当の画像やPAL相当の画像など異なるサイズの画像の符
号化データを復号できるようにすること、さらにこれら
異なる画像サイズの符号化データの接続部分において
も、復号動作が連続的に行えることが望まれている。
【００１６】本発明の目的は上記した課題を解決するこ
と、すなわちOSDデータ用のメモリ領域ならびに1,835,0
08bit以上の符号化データバッファ領域を16Mbit容量の
枠の中で確保し、異なる画像サイズの符号化データの接
続部分でも復号動作が連続的に行える画像復号装置およ
びメモリ制御方式を提供することにある。
と、すなわちOSDデータ用のメモリ領域ならびに1,835,0
08bit以上の符号化データバッファ領域を16Mbit容量の
枠の中で確保し、異なる画像サイズの符号化データの接
続部分でも復号動作が連続的に行える画像復号装置およ
びメモリ制御方式を提供することにある。
【００１７】
【課題を解決するための手段】上記した目的を達成する
ために、本発明では、少なくとも1フレーム容量の参照
画像データ領域を2面と、フレーム構造データをフィー
ルド構造データに変換するための表示用データ領域と、
符号化データを一時格納する符号化データバッファ領域
と、復号した画像に多重等を行うオンスクリーンデータ
のためのOSDデータ領域とを1つのメモリの中に分割して
配置させると共に、該メモリのメモリ分割パターンを、
符号化された画像のサイズに依存して複数種類備え、画
像サイズが小さい場合には、前記表示用データ領域を少
なくとも1フレーム容量とし、画像サイズが大きい場合
には、前記表示用データ領域の容量を1フレームより小
さくしたことを特徴とするメモリ制御方式を用いる。
ために、本発明では、少なくとも1フレーム容量の参照
画像データ領域を2面と、フレーム構造データをフィー
ルド構造データに変換するための表示用データ領域と、
符号化データを一時格納する符号化データバッファ領域
と、復号した画像に多重等を行うオンスクリーンデータ
のためのOSDデータ領域とを1つのメモリの中に分割して
配置させると共に、該メモリのメモリ分割パターンを、
符号化された画像のサイズに依存して複数種類備え、画
像サイズが小さい場合には、前記表示用データ領域を少
なくとも1フレーム容量とし、画像サイズが大きい場合
には、前記表示用データ領域の容量を1フレームより小
さくしたことを特徴とするメモリ制御方式を用いる。
【００１８】また複数種類のメモリ分割パターンに共通
して、符号化データバッファ領域を同一のアドレス空間
に配置させる。
して、符号化データバッファ領域を同一のアドレス空間
に配置させる。
【００１９】また複数種類のメモリ分割パターンにおい
て、最も画像サイズの大きい場合に対応するメモリ分割
パターンのOSDデータ領域のアドレス空間が、画像サイ
ズが小さい場合に対応するメモリ分割パターンのOSDデ
ータ領域のアドレス空間を完全に包含させるようにする
と共に、OSDデータ領域の大きさを符号化された画像サ
イズに略比例させる。
て、最も画像サイズの大きい場合に対応するメモリ分割
パターンのOSDデータ領域のアドレス空間が、画像サイ
ズが小さい場合に対応するメモリ分割パターンのOSDデ
ータ領域のアドレス空間を完全に包含させるようにする
と共に、OSDデータ領域の大きさを符号化された画像サ
イズに略比例させる。
【００２０】さらに画像サイズが大きい場合に対応する
メモリ分割パターンにおいて、前記表示用データ領域を
2N+1(Nは整数)個のセグメントに分割し、1/4Nフレーム
分の画像データ単位で該セグメントに書き込みおよび読
み出し動作を行い、表示用データ領域の容量を1フレー
ムの(2N+1)/4Nとする。
メモリ分割パターンにおいて、前記表示用データ領域を
2N+1(Nは整数)個のセグメントに分割し、1/4Nフレーム
分の画像データ単位で該セグメントに書き込みおよび読
み出し動作を行い、表示用データ領域の容量を1フレー
ムの(2N+1)/4Nとする。
【００２１】
【作用】2面の参照用画像データ領域は、フレーム間符
号化における動き補償の参照用データを格納し、動き補
償時にこれを読み出す。また表示用データ領域にはフレ
ーム構造の画像データを符号化ブロック単位で書き込
み、インタレース走査に合わせてフィールド構造の画像
データとして読み出すのに用いる。メモリ分割パターン
を、符号化された画像のサイズに依存して複数種類備え
えており、画像サイズの大きい場合に対応して、該表示
用データ領域を小さくすることにより、画像サイズの大
きい場合でも符号化データバッファ領域、あるいはOSD
データ領域を設けることが可能になる。
号化における動き補償の参照用データを格納し、動き補
償時にこれを読み出す。また表示用データ領域にはフレ
ーム構造の画像データを符号化ブロック単位で書き込
み、インタレース走査に合わせてフィールド構造の画像
データとして読み出すのに用いる。メモリ分割パターン
を、符号化された画像のサイズに依存して複数種類備え
えており、画像サイズの大きい場合に対応して、該表示
用データ領域を小さくすることにより、画像サイズの大
きい場合でも符号化データバッファ領域、あるいはOSD
データ領域を設けることが可能になる。
【００２２】また符号化データバッファ領域を、画像サ
イズが大きい場合と小さい場合とのメモリ分割パターン
とで共通にしており、画像サイズの異なるシーケンスの
繋ぎ目においても、前のシーケンスの符号化データのす
ぐ後から新しいシーケンスの符号化データの書き込み、
読み出しが行え、連続したアドレスを供給するだけでよ
い。
イズが大きい場合と小さい場合とのメモリ分割パターン
とで共通にしており、画像サイズの異なるシーケンスの
繋ぎ目においても、前のシーケンスの符号化データのす
ぐ後から新しいシーケンスの符号化データの書き込み、
読み出しが行え、連続したアドレスを供給するだけでよ
い。
【００２３】また符号化された画像サイズの大きさに合
わせてOSDデータ領域の大きさを設定しており、OSDデー
タをほぼ画面全域に表示することが可能となる。
わせてOSDデータ領域の大きさを設定しており、OSDデー
タをほぼ画面全域に表示することが可能となる。
【００２４】さらに画像サイズが大きい場合に対応する
メモリ分割パターンにおいて、表示用データ領域の容量
を1フレームの(2N+1)/4Nとし、該表示用データ領域を2N
+1(Nは整数)個のセグメントに分割し、1/4Nフレーム分
の画像データ単位で該セグメントに書き込みおよび読み
出し動作を行わせており、書き込みと読み出しの競合す
る箇所を最小にでき、復号のタイミングが表示のタイミ
ングに影響されるのを最小にする。
メモリ分割パターンにおいて、表示用データ領域の容量
を1フレームの(2N+1)/4Nとし、該表示用データ領域を2N
+1(Nは整数)個のセグメントに分割し、1/4Nフレーム分
の画像データ単位で該セグメントに書き込みおよび読み
出し動作を行わせており、書き込みと読み出しの競合す
る箇所を最小にでき、復号のタイミングが表示のタイミ
ングに影響されるのを最小にする。
【００２５】
【実施例】以下本発明の実施例を添付図面を用いて説明
する。
する。
【００２６】図1は本発明による画像復号装置の例であ
り、1はタイミング制御回路、2はパーサならびに可変長
復号回路、3は逆量子化ならびにIDCT(逆離散コサイン変
換)回路、4は動き補償回路、5は表示回路、6は符号化デ
ータ書き込み制御回路、7は符号化データ読み出し制御
回路、8は動き補償データ読み出し制御回路、9復号デー
タ書き込み制御回路、10は表示データ読み出し制御回
路、11はOSDデータ読み出し制御回路、12はメモリであ
る。
り、1はタイミング制御回路、2はパーサならびに可変長
復号回路、3は逆量子化ならびにIDCT(逆離散コサイン変
換)回路、4は動き補償回路、5は表示回路、6は符号化デ
ータ書き込み制御回路、7は符号化データ読み出し制御
回路、8は動き補償データ読み出し制御回路、9復号デー
タ書き込み制御回路、10は表示データ読み出し制御回
路、11はOSDデータ読み出し制御回路、12はメモリであ
る。
【００２７】符号化データはパーサおよび可変長復号回
路2に入力し、さらに符号化データ書き込み制御回路6を
介し、メモリ12の符号化データバッファ領域に格納す
る。タイミング制御回路1は、主としてメモリ12のデー
タバス競合を調整する機能を受け持っている。また符号
化データ読み出し制御回路7は、前記符号化データバッ
ファ領域に格納した符号化データを、表示系のタイミン
グと同期させ1フレーム期間に1ピクチャ(=フレーム)分
の割合で格納順に従って読み出す。
路2に入力し、さらに符号化データ書き込み制御回路6を
介し、メモリ12の符号化データバッファ領域に格納す
る。タイミング制御回路1は、主としてメモリ12のデー
タバス競合を調整する機能を受け持っている。また符号
化データ読み出し制御回路7は、前記符号化データバッ
ファ領域に格納した符号化データを、表示系のタイミン
グと同期させ1フレーム期間に1ピクチャ(=フレーム)分
の割合で格納順に従って読み出す。
【００２８】メモリ12より読み出した符号化データは、
再びパーサおよび可変長復号回路2に入力する。該パー
サおよび可変長復号回路2のパーサ部は符号化データの
中のヘッダ部にある符号化のモード情報を抽出し、内部
の可変長復号部でも使用すると共に、逆量子化ならびに
IDCT(逆離散コサイン変換)回路3、動き補償回路4、表示
回路5へ出力し、各回路の動作モードを設定する。また
パーサおよび可変長復号回路2の可変長復号部では、主
に可変長符号化されているコサイン変換の係数データ等
を復号し、逆量子化ならびにIDCT(逆離散コサイン変換)
回路3に送出する。
再びパーサおよび可変長復号回路2に入力する。該パー
サおよび可変長復号回路2のパーサ部は符号化データの
中のヘッダ部にある符号化のモード情報を抽出し、内部
の可変長復号部でも使用すると共に、逆量子化ならびに
IDCT(逆離散コサイン変換)回路3、動き補償回路4、表示
回路5へ出力し、各回路の動作モードを設定する。また
パーサおよび可変長復号回路2の可変長復号部では、主
に可変長符号化されているコサイン変換の係数データ等
を復号し、逆量子化ならびにIDCT(逆離散コサイン変換)
回路3に送出する。
【００２９】逆量子化ならびにIDCT(逆離散コサイン変
換)回路3では、前記の係数データを逆量子化部で適切な
スケールに戻し、IDCT部で画像データに変換する。
換)回路3では、前記の係数データを逆量子化部で適切な
スケールに戻し、IDCT部で画像データに変換する。
【００３０】動き補償回路4では、前記パーサおよび可
変長復号回路2より得る符号化情報の中の動きベクトル
情報を用い、動き補償データ読み出し制御回路8を介
し、メモリ12よりリファレンスピクチャの画像データを
読み出す。さらに該リファレンスピクチャの画像データ
は前記IDCT部で生成した画像データに加算して、復号デ
ータを得る。該復号データは、復号データ書き込み回路
9を介しメモリ12に書き込む。ただし復号データが前記I
ないしはPピクチャの画像データである場合には、メモ
リ12のリファレンスフレーム領域の古いデータが格納さ
れている方を更新するようにし、Bピクチャの画像デー
タである場合にはBフレーム領域に書き込む。
変長復号回路2より得る符号化情報の中の動きベクトル
情報を用い、動き補償データ読み出し制御回路8を介
し、メモリ12よりリファレンスピクチャの画像データを
読み出す。さらに該リファレンスピクチャの画像データ
は前記IDCT部で生成した画像データに加算して、復号デ
ータを得る。該復号データは、復号データ書き込み回路
9を介しメモリ12に書き込む。ただし復号データが前記I
ないしはPピクチャの画像データである場合には、メモ
リ12のリファレンスフレーム領域の古いデータが格納さ
れている方を更新するようにし、Bピクチャの画像デー
タである場合にはBフレーム領域に書き込む。
【００３１】さらに、復号化され、メモリ12に書き込ま
れた復号データは表示データ読み出し制御回路10を用い
て読み出し、表示回路5に送出する。この時同時にOSDデ
ータ読み出し回路11はメモリ12の後述するOSDデータ領
域からOSDデータを読み出し、表示回路5に送出する。な
おOSDデータは、図には記載していないOSDデータ生成回
路によって生成された後、メモリ12に書き込まれてい
る。
れた復号データは表示データ読み出し制御回路10を用い
て読み出し、表示回路5に送出する。この時同時にOSDデ
ータ読み出し回路11はメモリ12の後述するOSDデータ領
域からOSDデータを読み出し、表示回路5に送出する。な
おOSDデータは、図には記載していないOSDデータ生成回
路によって生成された後、メモリ12に書き込まれてい
る。
【００３２】表示回路5は、メモリ12から読み出した復
号データを、例えば画素レート変換処理などを行い、さ
らにOSDデータをオーバーレイ表示して、画像データと
して出力する。
号データを、例えば画素レート変換処理などを行い、さ
らにOSDデータをオーバーレイ表示して、画像データと
して出力する。
【００３３】図7および図8はメモリ12内の領域分割を示
す図である。メモリ12は16bitのデータ幅で、512ロウx2
048カラムの構造の16Mbitメモリである。図7は縦が480
ライン以下の画像に適用し、図8は480〜576ラインの画
像に適用する。該2つのメモリ分割は、前記図1のパーサ
および可変長復号回路2で符号化データのヘッダ部にあ
る符号化のモード情報の画像サイズ情報によって自動的
に切り替える。
す図である。メモリ12は16bitのデータ幅で、512ロウx2
048カラムの構造の16Mbitメモリである。図7は縦が480
ライン以下の画像に適用し、図8は480〜576ラインの画
像に適用する。該2つのメモリ分割は、前記図1のパーサ
および可変長復号回路2で符号化データのヘッダ部にあ
る符号化のモード情報の画像サイズ情報によって自動的
に切り替える。
【００３４】図7および図8おいて、121は第1のリファレ
ンスピクチャ領域、122は第2のリファレンスピクチャ領
域、123はBピクチャ領域、124はOSDデータ領域、125は
符号化データ領域である。
ンスピクチャ領域、122は第2のリファレンスピクチャ領
域、123はBピクチャ領域、124はOSDデータ領域、125は
符号化データ領域である。
【００３５】上記2つのメモリ領域分割方式において、
符号化データバッファ領域125は共通に割り当ててい
る。これにより、画像サイズの異なるデータシーケンス
の接続点においても、符号化データを連続して該符号化
データバッファ領域125に書き込み、さらに読み出すこ
とが可能となる。また該符号化データバッファ領域125
サイズは、2,621,440bit確保し、符号化遅れの影響や符
号化データの不連続による表示用画像データへの影響を
少なくすることが可能としている。
符号化データバッファ領域125は共通に割り当ててい
る。これにより、画像サイズの異なるデータシーケンス
の接続点においても、符号化データを連続して該符号化
データバッファ領域125に書き込み、さらに読み出すこ
とが可能となる。また該符号化データバッファ領域125
サイズは、2,621,440bit確保し、符号化遅れの影響や符
号化データの不連続による表示用画像データへの影響を
少なくすることが可能としている。
【００３６】また第1と第2のリファレンスピクチャ領域
121、122は、最大の画像サイズに適合するように容量が
割り当てられる。NTSC相当の画像サイズを上限とする図
7の例では、、2バイトx360カラムx(480x1.5)ロウ=4,14
7,200bitが各々のリファレンスピクチャ領域121、122の
容量であり、PAL相当の画像サイズを上限とする図8の例
では、2バイトx360カラムx(576x1.5)ロウ=4,976,640bit
が各々のリファレンスピクチャ領域121、122の容量であ
る。この上限より画像サイズが小さいときには左上詰め
にして画像データの格納がなされる。
121、122は、最大の画像サイズに適合するように容量が
割り当てられる。NTSC相当の画像サイズを上限とする図
7の例では、、2バイトx360カラムx(480x1.5)ロウ=4,14
7,200bitが各々のリファレンスピクチャ領域121、122の
容量であり、PAL相当の画像サイズを上限とする図8の例
では、2バイトx360カラムx(576x1.5)ロウ=4,976,640bit
が各々のリファレンスピクチャ領域121、122の容量であ
る。この上限より画像サイズが小さいときには左上詰め
にして画像データの格納がなされる。
【００３７】OSDデータ領域124も図7と図8とでほぼ共通
な領域が割り当てられる。OSD領域124の左上隅の位置な
らびに横のカラム数(76)は共通であり、縦は想定する画
像サイズの上限に合わせて、図7では240ロウ、図8では2
88ロウとしている。例えば1ロウを2ラインに対応させれ
ば、OSDサイズとして606画素x480/576ラインの画像の2
面分、2bitx303画素x480/576ラインの画像の2面分の領
域に相当する。
な領域が割り当てられる。OSD領域124の左上隅の位置な
らびに横のカラム数(76)は共通であり、縦は想定する画
像サイズの上限に合わせて、図7では240ロウ、図8では2
88ロウとしている。例えば1ロウを2ラインに対応させれ
ば、OSDサイズとして606画素x480/576ラインの画像の2
面分、2bitx303画素x480/576ラインの画像の2面分の領
域に相当する。
【００３８】図7および図8のメモリ領域分割方式おい
て、大きく異なっているにはBピクチャ領域である。図7
の領域分割方式では、Bピクチャの領域123は3箇所に別
れているが、メモリ容量は前記第1と第2のリファレンス
ピクチャと同じく４，１４７，２００ｂｉｔであり、完
全な３フレーム分が割り当てられている。該Bピクチャ
領域123への画像データの書き込み、読み出しは、前記
図6で述べた方法が適用でき、本方式ではBピクチャにて
もIピクチャやPピクチャと同様に、表示回路5はフィー
ルド間にまたがる処理が可能である。
て、大きく異なっているにはBピクチャ領域である。図7
の領域分割方式では、Bピクチャの領域123は3箇所に別
れているが、メモリ容量は前記第1と第2のリファレンス
ピクチャと同じく４，１４７，２００ｂｉｔであり、完
全な３フレーム分が割り当てられている。該Bピクチャ
領域123への画像データの書き込み、読み出しは、前記
図6で述べた方法が適用でき、本方式ではBピクチャにて
もIピクチャやPピクチャと同様に、表示回路5はフィー
ルド間にまたがる処理が可能である。
【００３９】図8の領域分割方式では、Bピクチャの領域
は1箇所であるが、その容量は3,317,760bitであり、1フ
レーム分の2/3になっている。このために後述する特別
の制御回路を前記復号データ書き込み回路10、表示デー
タ読み出し回路11に設けているが、本方式では、画像サ
イズが大きい場合でも、符号化データッバファ容量を大
き取ることができ、さらにOSDデータ領域を設けること
が可能である。
は1箇所であるが、その容量は3,317,760bitであり、1フ
レーム分の2/3になっている。このために後述する特別
の制御回路を前記復号データ書き込み回路10、表示デー
タ読み出し回路11に設けているが、本方式では、画像サ
イズが大きい場合でも、符号化データッバファ容量を大
き取ることができ、さらにOSDデータ領域を設けること
が可能である。
【００４０】図9は、前記復号データ書き込み回路9、表
示データ読み出し回路10の例を示す図であり、特に図8
のメモリ領域分割方式でBピクチャのデータを書き込ん
だり、読み出したりする機能を中心に説明する。復号デ
ータ書き込み回路9にて、91はバッファ回路、92はセグ
メント内アドレス発生回路、93は実アドレス発生回路、
94はセグメント境界検出回路、95メモリセグメント順序
制御回路であり、表示データ読み出し回路10にて、101
はバッファ回路、102は表示アドレス発生回路、103実ア
ドレス発生回路、104はセグメント境界検出回路、105メ
モリセグメント順序制御回路である。
示データ読み出し回路10の例を示す図であり、特に図8
のメモリ領域分割方式でBピクチャのデータを書き込ん
だり、読み出したりする機能を中心に説明する。復号デ
ータ書き込み回路9にて、91はバッファ回路、92はセグ
メント内アドレス発生回路、93は実アドレス発生回路、
94はセグメント境界検出回路、95メモリセグメント順序
制御回路であり、表示データ読み出し回路10にて、101
はバッファ回路、102は表示アドレス発生回路、103実ア
ドレス発生回路、104はセグメント境界検出回路、105メ
モリセグメント順序制御回路である。
【００４１】また図10ならびに図11は図9の回路の動作
を説明するための図であり、図10は画像データのセグメ
ント分割を示す図、図11はBピクチャ用メモリ領域のセ
グメント分割を示す図である。
を説明するための図であり、図10は画像データのセグメ
ント分割を示す図、図11はBピクチャ用メモリ領域のセ
グメント分割を示す図である。
【００４２】図10に示したように、Bピクチャの画像デ
ータは、第1フィールド、第2フィールドそれぞれを偶数
のデータセグメントに分割する。本図ではそれぞれのフ
ィールドを6データセグメントに、合計12セグメントに
分割している。
ータは、第1フィールド、第2フィールドそれぞれを偶数
のデータセグメントに分割する。本図ではそれぞれのフ
ィールドを6データセグメントに、合計12セグメントに
分割している。
【００４３】また図11に示したように、Bピクチャ用メ
モリ領域123は、前記Bピクチャの画像データの分割数4N
(Nは整数、図10ではN=3)に対し、(2N+1)/4Nの数(図では
8個)のメモリセグメントに分割する。該メモリセグメン
トの容量は、前記データセグメントのデータを格納可能
な容量であり、同一に選ぶのがメモリ容量が最小にな
る。
モリ領域123は、前記Bピクチャの画像データの分割数4N
(Nは整数、図10ではN=3)に対し、(2N+1)/4Nの数(図では
8個)のメモリセグメントに分割する。該メモリセグメン
トの容量は、前記データセグメントのデータを格納可能
な容量であり、同一に選ぶのがメモリ容量が最小にな
る。
【００４４】図9において、復号データ書き込み回路9に
は復号画像データ、復号画像データの画面位置を前記マ
クロブロック単位で示すマクロブロックアドレス、およ
び復号画像データのピクチャタイプ(I、P、Bピクチャの
区別および画像サイズ情報)を入力する。ピクチャタイ
プがIないしはPピクチャの場合、もしくはBピクチャで
画像サイズが480ライン以下の場合には、図7、図8で述
べたように、復号画像データを格納するメモリ領域は、
1フレーム容量分の大きさを有しており、画像データは
特にセグメント化して扱う必要はないし、本発明が画像
データをセグメント化して処理することに限定されるも
のではないが、本図の例では後述するBピクチャで画像
サイズが480ラインより大きい場合との処理の共通性を
考慮して、セグメント化して処理する場合を示してい
る。
は復号画像データ、復号画像データの画面位置を前記マ
クロブロック単位で示すマクロブロックアドレス、およ
び復号画像データのピクチャタイプ(I、P、Bピクチャの
区別および画像サイズ情報)を入力する。ピクチャタイ
プがIないしはPピクチャの場合、もしくはBピクチャで
画像サイズが480ライン以下の場合には、図7、図8で述
べたように、復号画像データを格納するメモリ領域は、
1フレーム容量分の大きさを有しており、画像データは
特にセグメント化して扱う必要はないし、本発明が画像
データをセグメント化して処理することに限定されるも
のではないが、本図の例では後述するBピクチャで画像
サイズが480ラインより大きい場合との処理の共通性を
考慮して、セグメント化して処理する場合を示してい
る。
【００４５】セグメント内アドレス発生回路92は前記マ
クロブロックアドレスから、復号画像データの画面位置
情報を得、データセグメント内のアドレス信号を発生す
る。該アドレス信号は実アドレス発生回路93に入力し、
実アドレス発生回路93は、前記アドレス信号、ピクチャ
タイプ情報のほか、Bピクチャで画像サイズが480ライン
より大きい場合にはを後述のメモリセグメント順序制御
回路95からのメモリセグメント番号をも加味して、前記
メモリ12の物理アドレスに変換する。
クロブロックアドレスから、復号画像データの画面位置
情報を得、データセグメント内のアドレス信号を発生す
る。該アドレス信号は実アドレス発生回路93に入力し、
実アドレス発生回路93は、前記アドレス信号、ピクチャ
タイプ情報のほか、Bピクチャで画像サイズが480ライン
より大きい場合にはを後述のメモリセグメント順序制御
回路95からのメモリセグメント番号をも加味して、前記
メモリ12の物理アドレスに変換する。
【００４６】バッファ回路91は、上記したメモリ12の物
理アドレス生成の遅れ等と整合を取るために、復号画像
データを一時蓄えておくものであり、場合によっては、
画像データの一部順序を並び変えることもある。
理アドレス生成の遅れ等と整合を取るために、復号画像
データを一時蓄えておくものであり、場合によっては、
画像データの一部順序を並び変えることもある。
【００４７】セグメント境界検出回路94ならびにメモリ
セグメント順序制御回路95は、前記復号画像データがB
ピクチャで画像サイズが480ラインより大きい場合のみ
有効である。セグメント境界検出回路94は、前記復号画
像データがデータセグメントの境界にあるとき、データ
セグメントの境界であることを示す境界信号をメモリセ
グメント順序制御回路95に与える。該メモリセグメント
順序制御回路95では該境界信号と表示データ読み出し回
路10からの読み出しメモリセグメント情報により、復号
済画像データを書き込むべきメモリセグメント番号を決
定し、該メモリセグメント番号を実アドレス発生回路93
に与える。
セグメント順序制御回路95は、前記復号画像データがB
ピクチャで画像サイズが480ラインより大きい場合のみ
有効である。セグメント境界検出回路94は、前記復号画
像データがデータセグメントの境界にあるとき、データ
セグメントの境界であることを示す境界信号をメモリセ
グメント順序制御回路95に与える。該メモリセグメント
順序制御回路95では該境界信号と表示データ読み出し回
路10からの読み出しメモリセグメント情報により、復号
済画像データを書き込むべきメモリセグメント番号を決
定し、該メモリセグメント番号を実アドレス発生回路93
に与える。
【００４８】また表示データ読みだし回路回路10には同
期情報、ピクチャタイプ情報を入力し、該回路10からは
表示用の画像データを出力する。表示アドレス発生回路
102は同期情報より表示アドレス信号を発生し、実アド
レス発生回路103に与える。実アドレス発生回路103は、
表示すべき画像データがBピクチャで画像サイズが480ラ
インより大きい場合を除き、該表示アドレス信号とピク
チャタイプ情報より前記メモリ12の物理アドレスを発生
する。
期情報、ピクチャタイプ情報を入力し、該回路10からは
表示用の画像データを出力する。表示アドレス発生回路
102は同期情報より表示アドレス信号を発生し、実アド
レス発生回路103に与える。実アドレス発生回路103は、
表示すべき画像データがBピクチャで画像サイズが480ラ
インより大きい場合を除き、該表示アドレス信号とピク
チャタイプ情報より前記メモリ12の物理アドレスを発生
する。
【００４９】バッファ回路101は、上記したメモリ12か
ら読み出した表示用画像データを一時蓄えておくもので
あり、画像データの一部順序を並び変えたり、情報レー
トの変換等を行う。
ら読み出した表示用画像データを一時蓄えておくもので
あり、画像データの一部順序を並び変えたり、情報レー
トの変換等を行う。
【００５０】セグメント境界検出回路104ならびにメモ
リセグメント順序制御回路105は、前記復号画像データ
がBピクチャで画像サイズが480ラインより大きい場合の
み有効である。セグメント境界検出回路104は、表示ア
ドレス信号より、表示す用に読み出す画像データがデー
タセグメントの境界にあるとき、データセグメントの境
界であることを示す境界信号をメモリセグメント順序制
御回路101に与える。該メモリセグメント順序制御回路1
05では該境界信号と前記復号データ書き込み回路9から
の書き込みメモリセグメント情報により、表示用画像デ
ータを読み出すべきメモリセグメント番号を決定し、該
メモリセグメント番号を実アドレス発生回路103に与え
る。
リセグメント順序制御回路105は、前記復号画像データ
がBピクチャで画像サイズが480ラインより大きい場合の
み有効である。セグメント境界検出回路104は、表示ア
ドレス信号より、表示す用に読み出す画像データがデー
タセグメントの境界にあるとき、データセグメントの境
界であることを示す境界信号をメモリセグメント順序制
御回路101に与える。該メモリセグメント順序制御回路1
05では該境界信号と前記復号データ書き込み回路9から
の書き込みメモリセグメント情報により、表示用画像デ
ータを読み出すべきメモリセグメント番号を決定し、該
メモリセグメント番号を実アドレス発生回路103に与え
る。
【００５１】図12は、前記メモリセグメント順序制御回
路95ならびに105の動作を説明するための図であり、各
々のメモリセグメントに対しどのデータセグメントの書
き込みが行われているのか、あるいは読み出しが行われ
ているのかの時間推移を示したものである。本図は前述
のようにメモリセグメント数が(2N+1)、データセグメン
ト数が4NのN=3の場合であり、画像データの1フィールド
期間は略6等分され、T1-T6が最初のフィールド、T7-T12
が2番目のフィールド、T13-T18が3番目のフィールド、T
19-T24が4番目のフィールドに対応する。
路95ならびに105の動作を説明するための図であり、各
々のメモリセグメントに対しどのデータセグメントの書
き込みが行われているのか、あるいは読み出しが行われ
ているのかの時間推移を示したものである。本図は前述
のようにメモリセグメント数が(2N+1)、データセグメン
ト数が4NのN=3の場合であり、画像データの1フィールド
期間は略6等分され、T1-T6が最初のフィールド、T7-T12
が2番目のフィールド、T13-T18が3番目のフィールド、T
19-T24が4番目のフィールドに対応する。
【００５２】また図13は、メモリセグメント数が(M+
1)、セグメント数が2M(但しMは奇数)の場合を示したも
のであり、図12に示したメモリセグメント数が(2N+1)、
セグメント数が4Nの場合との対比のために示したもので
ある。本図では、M=3であり、メモリセグメント数は6、
データセグメント数は8である。また本ケースにおいて
も、図12のケースと同様、Bピクチャ用メモリ領域の容
量は2/3フレームであり、図8に示したメモリ分割方式は
共通に用いられる。本ケースではメモリセグメント、デ
ータセグメントのサイズが図12のケースの2倍に、逆に
メモリセグメント、データセグメントの数が1/2になっ
ており、これゆえに図13に示したように1フィールド期
間は略3等分される。
1)、セグメント数が2M(但しMは奇数)の場合を示したも
のであり、図12に示したメモリセグメント数が(2N+1)、
セグメント数が4Nの場合との対比のために示したもので
ある。本図では、M=3であり、メモリセグメント数は6、
データセグメント数は8である。また本ケースにおいて
も、図12のケースと同様、Bピクチャ用メモリ領域の容
量は2/3フレームであり、図8に示したメモリ分割方式は
共通に用いられる。本ケースではメモリセグメント、デ
ータセグメントのサイズが図12のケースの2倍に、逆に
メモリセグメント、データセグメントの数が1/2になっ
ており、これゆえに図13に示したように1フィールド期
間は略3等分される。
【００５３】図12の説明を行う。T1-T6までの区間で
は、復号画像データ(Bピクチャ)の書き込みを行うだけ
で、読み出しは行っていない。該期間は図4に示したよ
うに、リファレンスピクチャデータの読み出しを行って
いる。図にて実線はデータの書き込みを、破線は読み出
しを示しており、該実線ならびに破線に付随した数字は
データセグメント番号を示している。図10に示したよう
に1-6が第1フィールドのデータ、7-12が第フィールドの
データである。
は、復号画像データ(Bピクチャ)の書き込みを行うだけ
で、読み出しは行っていない。該期間は図4に示したよ
うに、リファレンスピクチャデータの読み出しを行って
いる。図にて実線はデータの書き込みを、破線は読み出
しを示しており、該実線ならびに破線に付随した数字は
データセグメント番号を示している。図10に示したよう
に1-6が第1フィールドのデータ、7-12が第フィールドの
データである。
【００５４】区間T1-T6では、メモリセグメント1-6に順
次、最初の画像データ(データセグメント1、7、2、8、3、9)
が書き込まれる。この期間に書き込まれる画像データは
1/2フレーム分でありデータセグンメントの奇数番号が
第1フィールドの、偶数番号が第2フィールドのデータで
ある。。T7-T8の期間では、メモリセグメント7、8には
最初のデータ(デーダセグメント7、8)が書き込まれ、同
時にメモリセグメント1、3よりデータセグメント1、2の
データを読み出す。ここで読み出されたメモリセグメン
トの番号1、3が前記図9に示した読み出しメモリセグメ
ント情報である。この1、3以外のメモリセグメント内の
データは未読であるため、つぎのT9、T10の区間ではこ
のメモリセグメントに復号データを書き込むよう前記メ
モリセグメント順序制御回路95は、メモリセグメント番
号を決定する。さらに引き続くT9、T10の区間では、メ
モリセグメント5、7よりデータセグメント3、4を読み出
し、T13、T14の区間ではデータはメモリセグメントは
5、7に書き込む。この繰り返しにより、メモリセグメン
ト順序制御回路95は順次書き込むべきメモリセグメント
番号を決定して行く。
次、最初の画像データ(データセグメント1、7、2、8、3、9)
が書き込まれる。この期間に書き込まれる画像データは
1/2フレーム分でありデータセグンメントの奇数番号が
第1フィールドの、偶数番号が第2フィールドのデータで
ある。。T7-T8の期間では、メモリセグメント7、8には
最初のデータ(デーダセグメント7、8)が書き込まれ、同
時にメモリセグメント1、3よりデータセグメント1、2の
データを読み出す。ここで読み出されたメモリセグメン
トの番号1、3が前記図9に示した読み出しメモリセグメ
ント情報である。この1、3以外のメモリセグメント内の
データは未読であるため、つぎのT9、T10の区間ではこ
のメモリセグメントに復号データを書き込むよう前記メ
モリセグメント順序制御回路95は、メモリセグメント番
号を決定する。さらに引き続くT9、T10の区間では、メ
モリセグメント5、7よりデータセグメント3、4を読み出
し、T13、T14の区間ではデータはメモリセグメントは
5、7に書き込む。この繰り返しにより、メモリセグメン
ト順序制御回路95は順次書き込むべきメモリセグメント
番号を決定して行く。
【００５５】また前記書き込みメモリセグメント情報
は、データセグメント番号がどのメモリセグメントに書
き込まれたのかを対応付ける情報であり、例えばT1、T2
ならびにT13、T14の区間では、第`1フィールドのデータ
セグメント1とデータセグメント7とがいずれかのメモリ
セグメントに書き込まれるが、この時メモリセグメント
順序制御回路105は、該書き込みメモリセグメント番号
(T1、T2では1と2、T13、T14では1と7)を書き込みメモリ
セグメント情報として受け、その対応関係を回路内に設
けてあるテーブルに書き込む。例えばT15、T16の区間は
データセグメント9ならびに10を読み出すべき区間であ
るが、データセグメント9がメモリセグメント6に書かれ
ていることは既に区間T5、T6で前記テーブルに登録済み
であり、データセグメント10がメモリセグメント8に書
かれていることは既に区間T7、T8で同様に前記テーブル
に登録済みである。こうしてメモリセグメント順序制御
回路105はフレーム内の区間の位置からどのデータセグ
メントを読み出すべきかを求め、データセグメントとメ
モリセグメントの対応テーブルから読み出すべきデータ
が格納されているメモリセグメント番号を決定する。
は、データセグメント番号がどのメモリセグメントに書
き込まれたのかを対応付ける情報であり、例えばT1、T2
ならびにT13、T14の区間では、第`1フィールドのデータ
セグメント1とデータセグメント7とがいずれかのメモリ
セグメントに書き込まれるが、この時メモリセグメント
順序制御回路105は、該書き込みメモリセグメント番号
(T1、T2では1と2、T13、T14では1と7)を書き込みメモリ
セグメント情報として受け、その対応関係を回路内に設
けてあるテーブルに書き込む。例えばT15、T16の区間は
データセグメント9ならびに10を読み出すべき区間であ
るが、データセグメント9がメモリセグメント6に書かれ
ていることは既に区間T5、T6で前記テーブルに登録済み
であり、データセグメント10がメモリセグメント8に書
かれていることは既に区間T7、T8で同様に前記テーブル
に登録済みである。こうしてメモリセグメント順序制御
回路105はフレーム内の区間の位置からどのデータセグ
メントを読み出すべきかを求め、データセグメントとメ
モリセグメントの対応テーブルから読み出すべきデータ
が格納されているメモリセグメント番号を決定する。
【００５６】図13にても、図12と同じ規則でメモリセグ
メントの使い分けが行われる。図13と図12における動作
の違いは、読み出しと書き込みの競合が発生する箇所に
ある。図12での競合箇所は区間T12であり、これは前記
図4に示したBピクチャ用に1フレーム容量分割り与える
例と、フレームの最後の区間にて競合が発生していると
いうことにおいて一致している。一方図13の例での競合
はフレームの始めT7、フレームの終わりT12のみならず
画面真ん中に相当するT5の区間でも発生している。この
ことは読み出しを優先させると、書き込み区間を減少さ
せなければならないことを意味しており、Bピクチャの
場合とI、Pピクチャの場合で書き込み、即ち復号のタイ
ミングを変更しなくてはならない。一方図12に示した例
では、データセグメント分割数、メモリセグメント分割
数を図13の場合の倍にしており、Bピクチャの場合でも
I、Pピクチャの場合で書き込み、即ち復号のタイミング
を同一にすることができる。
メントの使い分けが行われる。図13と図12における動作
の違いは、読み出しと書き込みの競合が発生する箇所に
ある。図12での競合箇所は区間T12であり、これは前記
図4に示したBピクチャ用に1フレーム容量分割り与える
例と、フレームの最後の区間にて競合が発生していると
いうことにおいて一致している。一方図13の例での競合
はフレームの始めT7、フレームの終わりT12のみならず
画面真ん中に相当するT5の区間でも発生している。この
ことは読み出しを優先させると、書き込み区間を減少さ
せなければならないことを意味しており、Bピクチャの
場合とI、Pピクチャの場合で書き込み、即ち復号のタイ
ミングを変更しなくてはならない。一方図12に示した例
では、データセグメント分割数、メモリセグメント分割
数を図13の場合の倍にしており、Bピクチャの場合でも
I、Pピクチャの場合で書き込み、即ち復号のタイミング
を同一にすることができる。
【００５７】なお、図12、図13ではメモリ容量が2/3フ
レームの場合を示したが、よりメモリ容量を少なくする
ためにデータセグメント分割数を16、メモリセグメント
分割数を9とすれば9/16フレームのメモリ容量ですむこ
とは明らかである。また本実施例では、輝度信号と色信
号の両方に適用しメモリ容量を削減する場合について説
明したが、輝度信号のみに適用して、色信号は1フレー
ム容量の割り当てるようすることも可能である。
レームの場合を示したが、よりメモリ容量を少なくする
ためにデータセグメント分割数を16、メモリセグメント
分割数を9とすれば9/16フレームのメモリ容量ですむこ
とは明らかである。また本実施例では、輝度信号と色信
号の両方に適用しメモリ容量を削減する場合について説
明したが、輝度信号のみに適用して、色信号は1フレー
ム容量の割り当てるようすることも可能である。
【００５８】
【発明の効果】以上説明したように本発明によれば、16
bit容量の枠の中で、PAL方式に相当する様な画像サイズ
の大きい画像に対しても符号化データのバッファ領域を
十分に大きく取ることができると共に、OSD用のデータ
領域も確保可能となる。
bit容量の枠の中で、PAL方式に相当する様な画像サイズ
の大きい画像に対しても符号化データのバッファ領域を
十分に大きく取ることができると共に、OSD用のデータ
領域も確保可能となる。
【００５９】また異なる画像サイズの符号化データに対
しても符号化データバッファ領域を同一空間に設定する
ことができ、画像サイズのことなるシーケンスの接続点
においてもスムーズな復号動作が可能となる。
しても符号化データバッファ領域を同一空間に設定する
ことができ、画像サイズのことなるシーケンスの接続点
においてもスムーズな復号動作が可能となる。
【図１】本発明による画像復号装置の例
【図２】画像符号化方式を説明する図
【図３】符号化する画像の大きさを示す図
【図４】復号と表示のタイミングを示す図
【図５】画像復号装置のメモリ領域分割方式の例
【図６】Ｂピクチャ復号時のメモリの書き込みと読み出
しの関係を示す図
しの関係を示す図
【図７】本発明による画像復号装置の第１のメモリ領域
分割方式の例
分割方式の例
【図８】本発明による画像復号装置の第２のメモリ領域
分割方式の例
分割方式の例
【図９】復号データ書き込み回路および表示データ読み
出し回路の例
出し回路の例
【図１０】Ｂピクチャデータのデータセグメント分割の
例
例
【図１１】Ｂピクチャ用メモリ領域のメモリセグメント
分割の例
分割の例
【図１２】本発明によるBピクチャ復号時のメモリの書
き込みと読み出しの関係を示す図
き込みと読み出しの関係を示す図
【図１３】Bピクチャ復号時のメモリの書き込みと読み
出しの関係を示す他の例
出しの関係を示す他の例
【符号の説明】 9…復号データ書き込み回路、10…表示データ読み出し
回路、11…OSDデータ読み出し回路、12…メモリ、95、1
05…メモリセグメント順序制御回路、121、122…リファ
レンスピクチャ領域、123…Bピクチャ領域、124…OSDデ
ータ領域、125…符号化データバッファ領域
回路、11…OSDデータ読み出し回路、12…メモリ、95、1
05…メモリセグメント順序制御回路、121、122…リファ
レンスピクチャ領域、123…Bピクチャ領域、124…OSDデ
ータ領域、125…符号化データバッファ領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 五十嵐 善信 東京都小平市上水本町五丁目20番１号株式 会社日立製作所半導体事業部内
Claims (9)
- 【請求項１】インタレース画像をフレーム間符号化して
得る符号化データの画像復号装置に用いるメモリ制御方
式であって、 少なくとも1フレーム容量の参照画像データ領域を2面
と、フレーム構造データをフィールド構造データに変換
するための表示用データ領域と、符号化データを一時格
納する符号化データバッファ領域と、復号した画像に多
重等を行うオンスクリーンデータのためのOSDデータ領
域とを1つのメモリの中に分割して配置させると共に、 該メモリのメモリ分割パターンを、符号化された画像の
サイズに依存して複数種類備え、 画像サイズが小さい場合には、前記表示用データ領域を
少なくとも1フレーム容量とし、 画像サイズが大きい場合には、前記表示用データ領域の
容量を1フレームより小さくしたことを特徴とするメモ
リ制御方式。 - 【請求項２】請求項1に記載のメモリ制御方式であっ
て、前記複数種類のメモリ分割パターンに共通に、符号
化データバッファ領域のアドレス空間を配置することを
特徴とするメモリ制御方式。 - 【請求項３】請求項1に記載のメモリ制御方式であっ
て、前記複数種類のメモリ分割パターンにおいて、最も
画像サイズの大きい場合に対応するメモリ分割パターン
のOSDデータ領域のアドレス空間が、画像サイズが小さ
い場合に対応するメモリ分割パターンのOSDデータ領域
のアドレス空間を完全に包含させると共に、OSDデータ
領域の大きさを符号化された画像サイズに略比例させる
ことを特徴とするメモリ制御方式。 - 【請求項４】請求項1に記載のメモリ制御方式であっ
て、画像サイズが大きい場合に対応するメモリ分割パタ
ーンにおいて、前記表示用データ領域を2N+1(Nは整数)
個のセグメントに分割し、1/4Nフレーム分の画像データ
単位で該セグメントに書き込みおよび読み出し動作を行
い、表示用データ領域の容量を1フレームの(2N+1)/4Nと
することを特徴とするメモリ制御方式。 - 【請求項５】インタレース画像をフレーム間符号化して
得る符号化データの画像復号装置あって、 少なくとも1フレーム容量の参照画像データ領域を2面
と、フレーム構造データをフィールド構造データに変換
するための表示用データ領域と、符号化データを一時格
納する符号化データバッファ領域と、復号した画像に多
重等を行うオンスクリーンデータのためのOSDデータ領
域とを1つのメモリの中に分割して配置させると共に、 該メモリのメモリ分割パターンを、符号化された画像の
サイズに依存して複数種類備え、 画像サイズが小さい場合には、前記表示用データ領域を
少なくとも1フレーム容量とし、 画像サイズが大きい場合には、前記表示用データ領域の
容量を1フレームより小さくするメモリ制御方式に基づ
いたメモリ制御手段を備えたことを特徴とする画像復号
装置。 - 【請求項６】請求項5に記載の画像復号装置であって、
前記複数種類のメモリ分割パターンに共通して、符号化
データバッファ領域を同一のアドレス空間に配置するメ
モリ制御方式に基づいたメモリ制御手段を備えたことこ
とを特徴とする画像復号装置。 - 【請求項７】請求項5に記載の画像復号装置であって、
前記複数種類のメモリ分割パターンにおいて、最も画像
サイズの大きい場合に対応するメモリ分割パターンのOS
Dデータ領域のアドレス空間がは、画像サイズが小さい
場合に対応するメモリ分割パターンのOSDデータ領域の
アドレス空間を完全に包含するメモリ制御方式に基づく
メモリ制御手段を備えた画像復号装置。 - 【請求項８】請求項5に記載の画像復号装置であって、
画像サイズが大きい場合に対応するメモリ分割パターン
において、前記表示用データ領域を2N+1(Nは整数)個の
セグメントに分割し、1/4Nフレーム分の画像データ単位
で該セグメントに書き込みおよび読み出し動作を行い、
表示用データ領域の容量を1フレームの(2N+1)/4Nとする
メモリ制御方式に基づくメモリ制御手段を備えたことを
特徴とする画像復号装置。 - 【請求項９】請求項５に記載の画像復号装置であって、
復号データの書き込み手段と表示データの読み出し手段
を備え、復号データの書き込み手段から表示データの読
み出し手段に対し、前記セグメントの書き込み情報を供
給し、表示データの読み出し手段から復号データの書き
込み手段へはセグメントの読み出し情報を供給し、復号
データの書き込み手段と表示データの読み出し手段いず
れもこれらセグメント情報を利用して、書き込みあるい
は読み出しセグメントを決定するセグメント順序の制御
手段を含むことを特徴とする画像復号装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3491095A JP3694912B2 (ja) | 1995-02-23 | 1995-02-23 | メモリ制御方法及び画像復号装置 |
| EP19960102086 EP0729276B1 (en) | 1995-02-23 | 1996-02-13 | Memory control system and video decoder using the same |
| DE1996627920 DE69627920T2 (de) | 1995-02-23 | 1996-02-13 | Speichersteuerungsanordnung und Bilddekodierer damit |
| KR1019960004071A KR100201981B1 (ko) | 1995-02-23 | 1996-02-21 | 메모리제어장치 및 그것을 사용한 화상디코더 |
| US08/606,535 US5729303A (en) | 1995-02-23 | 1996-02-23 | Memory control system and picture decoder using the same |
| TW85102190A TW289894B (ja) | 1995-02-23 | 1996-02-26 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3491095A JP3694912B2 (ja) | 1995-02-23 | 1995-02-23 | メモリ制御方法及び画像復号装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08237664A true JPH08237664A (ja) | 1996-09-13 |
| JP3694912B2 JP3694912B2 (ja) | 2005-09-14 |
Family
ID=12427367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3491095A Expired - Fee Related JP3694912B2 (ja) | 1995-02-23 | 1995-02-23 | メモリ制御方法及び画像復号装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5729303A (ja) |
| EP (1) | EP0729276B1 (ja) |
| JP (1) | JP3694912B2 (ja) |
| KR (1) | KR100201981B1 (ja) |
| DE (1) | DE69627920T2 (ja) |
| TW (1) | TW289894B (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08289302A (ja) * | 1995-04-14 | 1996-11-01 | Toshiba Corp | 画像復号化装置 |
| US5907372A (en) * | 1996-06-28 | 1999-05-25 | Hitachi, Ltd. | Decoding/displaying device for decoding/displaying coded picture data generated by high efficiency coding for interlace scanning picture format |
| US6256348B1 (en) * | 1996-08-30 | 2001-07-03 | Texas Instruments Incorporated | Reduced memory MPEG video decoder circuits and methods |
| JPH10143131A (ja) * | 1996-11-06 | 1998-05-29 | Toshiba Corp | 復号画像表示装置とその表示メモリ制御方法 |
| CN1217852A (zh) * | 1997-02-13 | 1999-05-26 | 三菱电机株式会社 | 动态图象预测方式 |
| US6128340A (en) * | 1997-03-14 | 2000-10-03 | Sony Corporation | Decoder system with 2.53 frame display buffer |
| FR2764156B1 (fr) * | 1997-05-27 | 1999-11-05 | Thomson Broadcast Systems | Dispositif de pretraitement pour codage mpeg ii |
| US6215822B1 (en) * | 1997-12-30 | 2001-04-10 | Sony Corporation | Motion compensated digital video decoding and buffer memory addressing therefor |
| DE69839908D1 (de) | 1997-09-26 | 2008-10-02 | Matsushita Electric Industrial Co Ltd | Verfahren und empfänger zur verarbeitung eines fernsehsignals |
| US7061543B1 (en) * | 1998-09-23 | 2006-06-13 | Micronas Gmbh | Method and circuit for image-in-image overlay |
| KR20000060997A (ko) * | 1999-03-22 | 2000-10-16 | 구자홍 | 프레임 메모리 구조와 이를 이용한 프레임 메모리 할당 방법 |
| US6658056B1 (en) | 1999-03-30 | 2003-12-02 | Sony Corporation | Digital video decoding, buffering and frame-rate converting method and apparatus |
| KR20020029290A (ko) * | 2000-10-20 | 2002-04-18 | 황영복 | 자연 연소식 왕겨 보일러 |
| US6658546B2 (en) | 2001-02-23 | 2003-12-02 | International Business Machines Corporation | Storing frame modification information in a bank in memory |
| KR100959969B1 (ko) | 2002-07-11 | 2010-05-27 | 파나소닉 주식회사 | 화상 부호화 방법 및 화상 복호화 방법 |
| US7864865B2 (en) * | 2003-08-14 | 2011-01-04 | Broadcom Corporation | Line address computer for calculating the line addresses of decoded video data |
| KR20060127170A (ko) * | 2004-03-03 | 2006-12-11 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 비디오 스트림 처리 회로 및 방법 |
| US7505073B2 (en) * | 2004-11-17 | 2009-03-17 | Seiko Epson Corporation | Apparatus and method for displaying a video on a portion of a display without requiring a display buffer |
| US10283091B2 (en) * | 2014-10-13 | 2019-05-07 | Microsoft Technology Licensing, Llc | Buffer optimization |
| US10599656B1 (en) | 2016-03-04 | 2020-03-24 | Twitter, Inc. | Indexing and data storage for realtime and contemporaneous content suggestions |
| CN114051142B (zh) * | 2022-01-13 | 2022-04-29 | 深圳市麦谷科技有限公司 | 硬件多路编码防抖方法、装置、智能终端及存储介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5968040A (ja) * | 1982-10-11 | 1984-04-17 | Fujitsu Ltd | カード様式変更処理方法 |
| JP2796329B2 (ja) * | 1989-02-08 | 1998-09-10 | 株式会社日立製作所 | 表示メモリとそれを備えた画像処理装置 |
| KR940008811B1 (ko) * | 1991-10-17 | 1994-09-26 | 삼성전자 주식회사 | 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법 |
| FR2703535A1 (fr) * | 1993-03-31 | 1994-10-07 | Philips Electronique Lab | Procédé et dispositif pour décoder des images comprimées. |
| US5386233A (en) * | 1993-05-13 | 1995-01-31 | Intel Corporation | Method for efficient memory use |
| DE69420116T2 (de) * | 1993-06-28 | 2000-02-10 | Sony Corp., Tokio/Tokyo | Einrichtung zum dekodieren eines sich zeitlich ändernden bildes |
| FR2707118B1 (fr) * | 1993-06-30 | 1995-10-06 | Sgs Thomson Microelectronics | Système à processeur, notamment de traitement d'image, comprenant un bus mémoire de taille variable. |
| US5623314A (en) * | 1994-05-18 | 1997-04-22 | Zoran Microelectronics Ltd. | MPEG decoder memory data storage and transfer |
| US5646693A (en) * | 1994-11-04 | 1997-07-08 | Cismas; Sorin | Memory utilization for video decoding and display with 3:2 pull-down |
-
1995
- 1995-02-23 JP JP3491095A patent/JP3694912B2/ja not_active Expired - Fee Related
-
1996
- 1996-02-13 DE DE1996627920 patent/DE69627920T2/de not_active Expired - Fee Related
- 1996-02-13 EP EP19960102086 patent/EP0729276B1/en not_active Expired - Lifetime
- 1996-02-21 KR KR1019960004071A patent/KR100201981B1/ko not_active Expired - Fee Related
- 1996-02-23 US US08/606,535 patent/US5729303A/en not_active Expired - Fee Related
- 1996-02-26 TW TW85102190A patent/TW289894B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69627920D1 (de) | 2003-06-12 |
| KR100201981B1 (ko) | 1999-06-15 |
| KR960033131A (ko) | 1996-09-17 |
| US5729303A (en) | 1998-03-17 |
| DE69627920T2 (de) | 2004-05-13 |
| EP0729276A3 (en) | 1999-04-14 |
| TW289894B (ja) | 1996-11-01 |
| EP0729276A2 (en) | 1996-08-28 |
| EP0729276B1 (en) | 2003-05-07 |
| JP3694912B2 (ja) | 2005-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08237664A (ja) | メモリ制御方式ならびにこれを用いた画像復号装置 | |
| JP3943129B2 (ja) | ３：２のプルダウンで映像をデコードしそして表示するメモリ利用法 | |
| JP3395166B2 (ja) | 統合ビデオ復号化システム、フレーム・バッファ、符号化ストリーム処理方法、フレーム・バッファ割当て方法及び記憶媒体 | |
| US6104416A (en) | Tiling in picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| US5675387A (en) | Method and apparatus for efficient addressing of DRAM in a video decompression processor | |
| KR100298533B1 (ko) | Mpeg비디오압축해제용방법및장치 | |
| CN100466744C (zh) | 帧间预测编码、译码装置 | |
| US5880786A (en) | Apparatus for picture decoding having frame memories commonly connected to one data bus and one address bus | |
| US5841475A (en) | Image decoding with dedicated bidirectional picture storage and reduced memory requirements | |
| US20010007576A1 (en) | Device and method for decoding video signal | |
| US6028612A (en) | Picture memory mapping to minimize memory bandwidth in compression and decompression of data sequences | |
| US6320909B1 (en) | Picture decoding and display unit including a memory having reduce storage capacity for storing pixel data | |
| KR0157570B1 (ko) | 복수경로를 통해 mpeg2 비트열을 복호하는 복호화장치 | |
| US6205181B1 (en) | Interleaved strip data storage system for video processing | |
| JPH08294115A (ja) | Ｍｐｅｇ復号化器及びその復号化方法 | |
| KR100472564B1 (ko) | 화상처리장치 | |
| JP3869038B2 (ja) | 復号化方法及び受信装置 | |
| EP0732671B1 (en) | Video decoder system | |
| JPH0865686A (ja) | 画像復号化装置 | |
| JP2863096B2 (ja) | 並列処理による画像復号装置 | |
| US6452968B2 (en) | Circuitry and apparatus for converting a decoded image with a macroblock/raster scan conversion capability | |
| JPH10145237A (ja) | 圧縮データ復号装置 | |
| KR100248085B1 (ko) | 영상 관련 데이터를 저장하기 위한 메모리 맵 구조를 가지는 에스디램 | |
| JP3297309B2 (ja) | 符号化画像データの復号および表示装置 | |
| JPH08298666A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050607 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |