JPH0823792B2 - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH0823792B2 JPH0823792B2 JP1085705A JP8570589A JPH0823792B2 JP H0823792 B2 JPH0823792 B2 JP H0823792B2 JP 1085705 A JP1085705 A JP 1085705A JP 8570589 A JP8570589 A JP 8570589A JP H0823792 B2 JPH0823792 B2 JP H0823792B2
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- power supply
- turn
- signals
- change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に使用する電源制御装置に関
し、特に上位制御装置からの複数の投入／切断信号を受
けて電源に投入／切断の制御信号を送出するマイクロプ
ロセツサを用いた電源制御装置に関するものである。
し、特に上位制御装置からの複数の投入／切断信号を受
けて電源に投入／切断の制御信号を送出するマイクロプ
ロセツサを用いた電源制御装置に関するものである。
従来、この種の電源制御装置は、上位制御装置からの
複数の投入／切断信号に対して、一定の順序で複数の投
入／切断信号の各々の変化を検出していた。そのため、
優先順位の低い投入／切断信号の変化を検出して誤つた
シーケンスで電源制御信号を送出することがあるので、
これを防ぐため、変化した投入／切断信号の現在の状態
から投入シーケンスか切断シーケンスかを判断し、検出
した投入／切断信号より高い優先順位を持つ投入／切断
信号の変化を調べるようになつていた。
複数の投入／切断信号に対して、一定の順序で複数の投
入／切断信号の各々の変化を検出していた。そのため、
優先順位の低い投入／切断信号の変化を検出して誤つた
シーケンスで電源制御信号を送出することがあるので、
これを防ぐため、変化した投入／切断信号の現在の状態
から投入シーケンスか切断シーケンスかを判断し、検出
した投入／切断信号より高い優先順位を持つ投入／切断
信号の変化を調べるようになつていた。
上述した従来の電源制御装置は、上位制御装置からの
複数の投入／切断信号の変化を検出するとき、一定の順
序で検出した後、変化があつた投入／切断信号より高い
優先順位を持つ投入／切断信号の変化を調べるので、投
入／切断信号が変化してから電源にシリアルデータバス
方式で送信するまでに時間がかかるという問題があつ
た。
複数の投入／切断信号の変化を検出するとき、一定の順
序で検出した後、変化があつた投入／切断信号より高い
優先順位を持つ投入／切断信号の変化を調べるので、投
入／切断信号が変化してから電源にシリアルデータバス
方式で送信するまでに時間がかかるという問題があつ
た。
このような問題点を解決するため、本発明の電源制御
装置は、上位制御装置から出力される複数の投入／切断
信号を入力しその信号をデータとして格納するメモリ部
と、このデータ格納動作を繰り返して行い、前回入力し
たデータと現在入力したデータとを比較して前記複数の
投入／切断信号の変化を求め、その変化に応じた電源制
御信号を、情報処理装置を構成する論理素子に接続され
る複数の電源にシリアル・データバス方式にて送信する
演算手段とを具備し、前記上位制御装置から送られてく
る複数の投入／切断信号が現在投入／切断どちらのシー
ケンスで動いているかの判断を最初に行い、それが投入
シーケンス中なら前記複数の投入／切断信号の各々は
「１」から「０」へ変化し、切断シーケンス中なら
「０」から「１」へ変化するべく設定して、この入力し
たデータが投入シーケンスか切断シーケンスかを判断
し、該投入シーケンスまたは切断シーケンスの各々に予
め決められた優先順位の高い順に前記複数の投入／切断
信号の各の変化を検出することにより、前記論理素子の
要求する電源の投入／切断順序に対応するシリアル・デ
ータバス方式の電源制御信号を前記電源へ送出するよう
にしたものである。
装置は、上位制御装置から出力される複数の投入／切断
信号を入力しその信号をデータとして格納するメモリ部
と、このデータ格納動作を繰り返して行い、前回入力し
たデータと現在入力したデータとを比較して前記複数の
投入／切断信号の変化を求め、その変化に応じた電源制
御信号を、情報処理装置を構成する論理素子に接続され
る複数の電源にシリアル・データバス方式にて送信する
演算手段とを具備し、前記上位制御装置から送られてく
る複数の投入／切断信号が現在投入／切断どちらのシー
ケンスで動いているかの判断を最初に行い、それが投入
シーケンス中なら前記複数の投入／切断信号の各々は
「１」から「０」へ変化し、切断シーケンス中なら
「０」から「１」へ変化するべく設定して、この入力し
たデータが投入シーケンスか切断シーケンスかを判断
し、該投入シーケンスまたは切断シーケンスの各々に予
め決められた優先順位の高い順に前記複数の投入／切断
信号の各の変化を検出することにより、前記論理素子の
要求する電源の投入／切断順序に対応するシリアル・デ
ータバス方式の電源制御信号を前記電源へ送出するよう
にしたものである。
ここで、情報処理装置を構成する論理素子は一般的に
複数の電圧種別の電源端子を有しており、投入シーケン
スは、電源投入において出力電圧の低い電圧から出力電
圧の高い電源へ順次電源投入するものとし、また切断シ
ーケンスは、電源切断において出力電圧の高い電源から
出力電圧の低い電源へ順次切断するものとする。
複数の電圧種別の電源端子を有しており、投入シーケン
スは、電源投入において出力電圧の低い電圧から出力電
圧の高い電源へ順次電源投入するものとし、また切断シ
ーケンスは、電源切断において出力電圧の高い電源から
出力電圧の低い電源へ順次切断するものとする。
本発明においては、複数の投入／切断信号を入力した
データ前回入力したとき格納したデータから投入シーケ
ンスか切断シーケンスかを判断することにより、最初に
投入シーケンスか切断シーケンスかを判断でき、これに
よつて、各シーケンスごとに優先順位の高い順に複数の
投入／切断信号の各々の変化を検出することができる。
データ前回入力したとき格納したデータから投入シーケ
ンスか切断シーケンスかを判断することにより、最初に
投入シーケンスか切断シーケンスかを判断でき、これに
よつて、各シーケンスごとに優先順位の高い順に複数の
投入／切断信号の各々の変化を検出することができる。
以下、本発明について図面を参照して説明する。第１
図は本発明の一実施例を示す電源制御システムの概略構
成図である。同図において、11はマイクロプロセツサ11
aを有する上位制御装置、12は同じくマイクロプロセツ
サ12aを有する電源制御装置であり、上位制御装置11か
ら出力される複数の投入／切断信号151〜15nが電源制御
装置12に入力される。この電源制御装置12は、複数の投
入／切断信号151〜15nを入力データとしてマイクロプロ
セツサ12a内のメモリ部に格納し、そのデータ格納動作
を繰り返して行うと共に、前回入力したデータと現在入
力したデータとを比較して複数の投入／切断信号の変化
を求めることにより、その変化に応じた電源制御信号
を、シリアル・データバス16を介して情報処理装置を構
成する各種論理素子14に接続される複数の電源131〜13n
にシリアルデータバス方式にて送信するものとなつてい
る。
図は本発明の一実施例を示す電源制御システムの概略構
成図である。同図において、11はマイクロプロセツサ11
aを有する上位制御装置、12は同じくマイクロプロセツ
サ12aを有する電源制御装置であり、上位制御装置11か
ら出力される複数の投入／切断信号151〜15nが電源制御
装置12に入力される。この電源制御装置12は、複数の投
入／切断信号151〜15nを入力データとしてマイクロプロ
セツサ12a内のメモリ部に格納し、そのデータ格納動作
を繰り返して行うと共に、前回入力したデータと現在入
力したデータとを比較して複数の投入／切断信号の変化
を求めることにより、その変化に応じた電源制御信号
を、シリアル・データバス16を介して情報処理装置を構
成する各種論理素子14に接続される複数の電源131〜13n
にシリアルデータバス方式にて送信するものとなつてい
る。
次に、上記実施例の動作を第２図に示す流れ図を参照
して説明する。ここで、電源投入においては出力電圧の
低い電源から出力電圧の高い電源へ順次電源投入し（投
入シーケンス）、また、電源切断においては出力電圧の
高い電源から出力電圧の低い電源へ順次切断（切断シー
ケンス）する必要があるため、上位制御装置11からの複
数の投入／切断信号151〜15nの各々には投入すべき出力
電圧を対応させることにより、投入シーケンスでは低い
出力電圧に対応した投入／切断信号から優先して検出す
るように優先順位が決まり、切断シーケンスでは高い出
力に対応した投入／切断信号から優先して検出するよう
に、優先順位が決められているものとする。
して説明する。ここで、電源投入においては出力電圧の
低い電源から出力電圧の高い電源へ順次電源投入し（投
入シーケンス）、また、電源切断においては出力電圧の
高い電源から出力電圧の低い電源へ順次切断（切断シー
ケンス）する必要があるため、上位制御装置11からの複
数の投入／切断信号151〜15nの各々には投入すべき出力
電圧を対応させることにより、投入シーケンスでは低い
出力電圧に対応した投入／切断信号から優先して検出す
るように優先順位が決まり、切断シーケンスでは高い出
力に対応した投入／切断信号から優先して検出するよう
に、優先順位が決められているものとする。
しかして、上位制御装置11から出力される複数の投入
／切断信号151〜15nが電源制御装置12に入力されると、
この電源制御装置12は、現在の複数の投入／切断信号の
データつまり現在データ（以後NEWDATAという）をその
マイクロプロセツサ12a内のレジスタ（R1）に入れ（ス
テツプ51）、前回の複数の投入／切断信号のデータつま
り前回データ（以後OLDDATAという）を同じくマイクロ
プロセツサ12a内のレジスタ（R2）に入れる（ステツプ5
2）。すると、これらレジスタ（R1）と（R2）の排他論
理和（XOR）により、複数の投入／切断信号の変化分
（以後DELTAという）が得られる（ステツプ53）。この
とき、その変化分（DELTA）は変化した投入／切断信号
の位置が「１」となり、それ以外は「０」である。さら
に、上記変化分（DELTA）と前回データ（OLDDATA）との
論理積（AND）によつて変化の方向（以後DIRECTとす
る）が得られる（ステツプ54）。ここで、変化した投入
／切断信号が前回データ（OLDDATA）のときに「０」の
状態なら「０」，「１」の状態なら「１」となり、変化
のない投入／切断信号は「０」となる。このことから、
その方向（DIRECT）の全てが「０」なら投入／切断信号
は「０」から「１」に変化したことになり、それ以外の
ときは「１」から「０」に変化したことがわかる。そし
て演算の結果、全てが「０」ならフラグが「１」にな
り、それ以外のときはフラグが「０」となるフラグＺを
検査することで、投入シーケンスに変化しているか切断
シーケンスに変化しているかがわかる（ステツプ55）。
ここで、複数の投入／切断信号が「１」から「０」に変
化したとき電源投入の意味を持ち、「０」から「１」に
変化したとき電源切断の意味を持つとすると、Ａが投入
シーケンス、Ｂが切断シーケンスとなり、各シーケンス
A,Bごとに優先順位の高い順に複数の投入／切断信号の
各々の変化を見るプログラムを持つことで、各シーケン
スどうりに電源の投入または切断を行うことができる。
／切断信号151〜15nが電源制御装置12に入力されると、
この電源制御装置12は、現在の複数の投入／切断信号の
データつまり現在データ（以後NEWDATAという）をその
マイクロプロセツサ12a内のレジスタ（R1）に入れ（ス
テツプ51）、前回の複数の投入／切断信号のデータつま
り前回データ（以後OLDDATAという）を同じくマイクロ
プロセツサ12a内のレジスタ（R2）に入れる（ステツプ5
2）。すると、これらレジスタ（R1）と（R2）の排他論
理和（XOR）により、複数の投入／切断信号の変化分
（以後DELTAという）が得られる（ステツプ53）。この
とき、その変化分（DELTA）は変化した投入／切断信号
の位置が「１」となり、それ以外は「０」である。さら
に、上記変化分（DELTA）と前回データ（OLDDATA）との
論理積（AND）によつて変化の方向（以後DIRECTとす
る）が得られる（ステツプ54）。ここで、変化した投入
／切断信号が前回データ（OLDDATA）のときに「０」の
状態なら「０」，「１」の状態なら「１」となり、変化
のない投入／切断信号は「０」となる。このことから、
その方向（DIRECT）の全てが「０」なら投入／切断信号
は「０」から「１」に変化したことになり、それ以外の
ときは「１」から「０」に変化したことがわかる。そし
て演算の結果、全てが「０」ならフラグが「１」にな
り、それ以外のときはフラグが「０」となるフラグＺを
検査することで、投入シーケンスに変化しているか切断
シーケンスに変化しているかがわかる（ステツプ55）。
ここで、複数の投入／切断信号が「１」から「０」に変
化したとき電源投入の意味を持ち、「０」から「１」に
変化したとき電源切断の意味を持つとすると、Ａが投入
シーケンス、Ｂが切断シーケンスとなり、各シーケンス
A,Bごとに優先順位の高い順に複数の投入／切断信号の
各々の変化を見るプログラムを持つことで、各シーケン
スどうりに電源の投入または切断を行うことができる。
例として８ビツトの信号で考えると、下記第１表に示
すように、前回データ（OLDSTS）が「FF」で現在データ
（NEWSTS）が「00」のときその変化分（DELTA）は「F
F」となり、前回データ（OLDSTS）と変化分（DELTA）の
結果は「FF」なので、Ｚフラグは「１」にならない。こ
のときビツトの変化は「１」から「０」となることがわ
かり、投入シーケンス中の変化であると判断ができる。
すように、前回データ（OLDSTS）が「FF」で現在データ
（NEWSTS）が「00」のときその変化分（DELTA）は「F
F」となり、前回データ（OLDSTS）と変化分（DELTA）の
結果は「FF」なので、Ｚフラグは「１」にならない。こ
のときビツトの変化は「１」から「０」となることがわ
かり、投入シーケンス中の変化であると判断ができる。
〔発明の効果〕 以上説明したように本発明は、最初に投入シーケンス
か切断シーケンスかを判断することにより、各シーケン
スごとに決めた優先順位で複数の投入／切断信号の各々
の変化を検出することができ、投入／切断信号が変化し
てから電源にシリアルデータバス方式で電源制御信号を
送出するまでの時間を短縮できる効果がある。
か切断シーケンスかを判断することにより、各シーケン
スごとに決めた優先順位で複数の投入／切断信号の各々
の変化を検出することができ、投入／切断信号が変化し
てから電源にシリアルデータバス方式で電源制御信号を
送出するまでの時間を短縮できる効果がある。
第１図は本発明の一実施例を示す概略構成図、第２図は
この実施例の動作説明に供する流れ図である。 11……上位制御装置、12……電源制御装置、12a……マ
イクロプロセツサ、131〜13n……電源、14……論理素
子、151〜15n……投入／切断信号、16……シリアル・デ
ータバス。
この実施例の動作説明に供する流れ図である。 11……上位制御装置、12……電源制御装置、12a……マ
イクロプロセツサ、131〜13n……電源、14……論理素
子、151〜15n……投入／切断信号、16……シリアル・デ
ータバス。
Claims (1)
- 【請求項１】上位制御装置から出力される複数の投入／
切断信号を入力しその信号をデータとして格納するメモ
リ部と、このデータ格納動作を繰り返して行い、前回入
力したデータと現在入力したデータとを比較して前記複
数の投入／切断信号の変化を求め、その変化に応じた電
源制御信号を、情報処理装置を構成する論理素子に接続
される複数の電源にシリアル・データバス方式にて送信
する演算手段とを具備し、前記上位制御装置から送られ
てくる複数の投入／切断信号が現在投入／切断どちらの
シーケンスで動いているかの判断を最初に行い、それが
投入シーケンス中なら、前記複数の投入／切断信号の各
々は「１」から「０」へ変化し、切断シーケンス中なら
「０」から「１」へ変化すべく設定して、この入力した
データが投入シーケンスか切断シーケンスかを判断し、
該投入シーケンスまたは切断シーケンスの各々に予め決
められた優先順位の高い順に前記複数の投入／切断信号
の各々の変化を検出することにより、前記論理素子の要
求する電源の投入／切断順序に対応するシリアル・デー
タバス方式の電源制御信号を前記電源へ送出するように
したことを特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085705A JPH0823792B2 (ja) | 1989-04-06 | 1989-04-06 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085705A JPH0823792B2 (ja) | 1989-04-06 | 1989-04-06 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02266409A JPH02266409A (ja) | 1990-10-31 |
| JPH0823792B2 true JPH0823792B2 (ja) | 1996-03-06 |
Family
ID=13866238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1085705A Expired - Lifetime JPH0823792B2 (ja) | 1989-04-06 | 1989-04-06 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823792B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5098330B2 (ja) | 2006-12-28 | 2012-12-12 | 富士通株式会社 | 電源制御回路，電源制御装置，電源制御システム，および情報処理装置 |
-
1989
- 1989-04-06 JP JP1085705A patent/JPH0823792B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02266409A (ja) | 1990-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7672738B2 (en) | Programmable controller for use with monitoring device | |
| US7290170B2 (en) | Arbitration method and system for redundant controllers, with output interlock and automatic switching capabilities | |
| CA1056458A (en) | Common diagnostic bus for computer systems to enable testing concurrently with normal system operation | |
| US3831149A (en) | Data monitoring apparatus including a plurality of presettable control elements for monitoring preselected signal combinations and other conditions | |
| CN112100007A (zh) | 一种多控制器存储设备中主控制器的切换方法和系统 | |
| EP0164421B1 (en) | Programmable controller | |
| US5070476A (en) | Sequence controller | |
| JPH0823792B2 (ja) | 電源制御装置 | |
| US4807178A (en) | Programmable sequence controller having indirect and direct input/output apparatus | |
| JP3403347B2 (ja) | キースイッチ回路 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JP2004013812A (ja) | 拡張カードの実装認識装置、拡張カードおよび拡張カードの実装検知方法 | |
| JP2826781B2 (ja) | データ転送方式 | |
| JPH08153017A (ja) | ポート接続確認方法 | |
| EP0371296B1 (en) | Microcomputer interface arrangement | |
| JP2502012B2 (ja) | スイッチ状態検出装置 | |
| JP2531615B2 (ja) | 集積回路 | |
| JPS61815A (ja) | シ−ケンス回路の異常個所発見装置 | |
| JPS629442A (ja) | 誤り検出回路 | |
| JP2539079B2 (ja) | カラムデ―タ選択処理回路 | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JP2008234266A (ja) | 障害処理方式、電子機器、および障害処理方法 | |
| JPH04256005A (ja) | 電源制御装置 | |
| JPH09288584A (ja) | 状態検出回路 | |
| JPH0243682A (ja) | 回路デバッグ方式 |