JPH02266409A - 電源制御装置 - Google Patents
電源制御装置Info
- Publication number
- JPH02266409A JPH02266409A JP1085705A JP8570589A JPH02266409A JP H02266409 A JPH02266409 A JP H02266409A JP 1085705 A JP1085705 A JP 1085705A JP 8570589 A JP8570589 A JP 8570589A JP H02266409 A JPH02266409 A JP H02266409A
- Authority
- JP
- Japan
- Prior art keywords
- sequence
- signals
- disconnection
- power supply
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000013500 data storage Methods 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract 1
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理装置に使用する電源制御装置に関し、
特に上位制御装置からの複数の投入／切断信号を受けて
電源に投入／切断の制御信号を送出するマイクロプロセ
ッサを用いた電源制御装置に関するものである。
特に上位制御装置からの複数の投入／切断信号を受けて
電源に投入／切断の制御信号を送出するマイクロプロセ
ッサを用いた電源制御装置に関するものである。
従来、この種の電源制御装置は、上位制御装置からの複
数の投入／切断信号に対して、一定の順序で複数の投入
／切断信号の各々の変化を検出していた。そのため、優
先順位の低い投入／切断信号の変化を検出して誤ったシ
ーケンスで電源制御信号を送出することがあるので、こ
れを防ぐため、変化した投入／切断信号の現在の状態か
ら投入シーケンスか切断シーケンスかを判断し、検出し
た投入／切断信号ニジ高い優先順位を持つ投入／切断信
号の変化ｔｍべるようになっていた。
数の投入／切断信号に対して、一定の順序で複数の投入
／切断信号の各々の変化を検出していた。そのため、優
先順位の低い投入／切断信号の変化を検出して誤ったシ
ーケンスで電源制御信号を送出することがあるので、こ
れを防ぐため、変化した投入／切断信号の現在の状態か
ら投入シーケンスか切断シーケンスかを判断し、検出し
た投入／切断信号ニジ高い優先順位を持つ投入／切断信
号の変化ｔｍべるようになっていた。
上述した従来のＮ源制御装置は、上位制御装置からの複
数の投入／切断信号の変化を検出するとき、一定の順序
で検出した後、変化があった投入／切断信号より高い優
先順位を持つ投入／切断信号の変化１！：調べるので、
投入／切断信号が変化してから電源にシリアルデータバ
ス方式で送信するまでに時間がかかるという問題があっ
た。
数の投入／切断信号の変化を検出するとき、一定の順序
で検出した後、変化があった投入／切断信号より高い優
先順位を持つ投入／切断信号の変化１！：調べるので、
投入／切断信号が変化してから電源にシリアルデータバ
ス方式で送信するまでに時間がかかるという問題があっ
た。
このような問題点を解決するため、本発明の電源制御装
置は、上位制御装置から出力される複数の投入／切断信
号を入力しその信号をデータとして格納するメモリ部と
、このデータ格納動作を繰り返して行い、前回入力した
データと現在入力したデータとを比較して前記複数の投
入／切断信号の変化を求め、その変化に応じた電源制御
信号を、情報処理装置を構成する論理素子に接続される
複数の電源にシリアル・データバス方式にて送信する演
算手段とを具備し、前記上位制御装置からの前記複数の
投入／切断信号の各々には投入シーケンス、または切断
シーケンスごとに処理されるべき優先順位を決定したう
え、該上位制御装置から送られてくる複数の投入／切断
信号が現在どちらのシーケンスで動いているかの判断を
最初に行い、それが投入シーケンス中なら前記複数の投
入／切断信号の各々は「１」から「０」へ変化し、切断
シーケンス中なら「０」から「１」へ変化するべく設定
して、この入力したデータが投入シーケンスか切断シー
ケンスかを判断し、該投入シーケンスまたは切断シーケ
ンスの各々に予め決められた優先順位の高い順に前記複
数の投入／切断信号の各々の変化を検出することＫより
、前記論理素子の要求する電源の投入／切断順序に対応
するシリアル・データバス方式の電源制御信号を前記電
源へ送出するようにしたものである。
置は、上位制御装置から出力される複数の投入／切断信
号を入力しその信号をデータとして格納するメモリ部と
、このデータ格納動作を繰り返して行い、前回入力した
データと現在入力したデータとを比較して前記複数の投
入／切断信号の変化を求め、その変化に応じた電源制御
信号を、情報処理装置を構成する論理素子に接続される
複数の電源にシリアル・データバス方式にて送信する演
算手段とを具備し、前記上位制御装置からの前記複数の
投入／切断信号の各々には投入シーケンス、または切断
シーケンスごとに処理されるべき優先順位を決定したう
え、該上位制御装置から送られてくる複数の投入／切断
信号が現在どちらのシーケンスで動いているかの判断を
最初に行い、それが投入シーケンス中なら前記複数の投
入／切断信号の各々は「１」から「０」へ変化し、切断
シーケンス中なら「０」から「１」へ変化するべく設定
して、この入力したデータが投入シーケンスか切断シー
ケンスかを判断し、該投入シーケンスまたは切断シーケ
ンスの各々に予め決められた優先順位の高い順に前記複
数の投入／切断信号の各々の変化を検出することＫより
、前記論理素子の要求する電源の投入／切断順序に対応
するシリアル・データバス方式の電源制御信号を前記電
源へ送出するようにしたものである。
ここで、情報処理装置を構成する論理素子は一般的に複
数の電圧種別の電源端子を有しており、投入シーケンス
は、電源投入において出力電圧の低い電源から出力電圧
の高い電源へ順次電源投入するものとし、また切断シー
ケンスは、電源切断において出力電圧の高い電源から出
力電圧の低い電源へ順次切断するものとする。
数の電圧種別の電源端子を有しており、投入シーケンス
は、電源投入において出力電圧の低い電源から出力電圧
の高い電源へ順次電源投入するものとし、また切断シー
ケンスは、電源切断において出力電圧の高い電源から出
力電圧の低い電源へ順次切断するものとする。
本発明においては、複数の投入／切断信号を入力したデ
ータと前回入力したとき格納したデータから投入シーケ
ンスか切断シーケンスかを判断することにより、最初に
投入シーケンスか切断シーケンスかを判断でき、これに
よって、各シーケンスごとに優先順位の高い順に複数の
投入／切断信号の各々の変化を検出することができる。
ータと前回入力したとき格納したデータから投入シーケ
ンスか切断シーケンスかを判断することにより、最初に
投入シーケンスか切断シーケンスかを判断でき、これに
よって、各シーケンスごとに優先順位の高い順に複数の
投入／切断信号の各々の変化を検出することができる。
以下、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す電源制御システムの概
略構成図である。同図において、１１はマイクロプロセ
ッサ１１＆を有する上位制御装置、１２は同じくマイク
ロプロセッサ１２Ｍを有する電源制御装置であり、上位
制御装置１１から出力される複数の投入／切断信号１５
１〜１５．が電源制御装置１２に入力される。この電源
制御装置１２は、複数の投入／切断信号１５１〜１５．
を人力データとしてマイクロプロセッサ１２ａ内のメモ
リ部に格納し、そのデータ格納動作を繰り返して行うと
共Ｋ、前回入力したデータと現在入力したデータとを比
較して複数の投入／切断信号の変化を求めることにより
、その変化に応じた電源制御信号を、シリアル・データ
バス１６ｔ−介して情報処理装置全構成する各徨論理素
子１４に接続される複数のｔ＠１３１〜１３ｎにシリア
ルデータバス方式にて送信するものとなっている。
略構成図である。同図において、１１はマイクロプロセ
ッサ１１＆を有する上位制御装置、１２は同じくマイク
ロプロセッサ１２Ｍを有する電源制御装置であり、上位
制御装置１１から出力される複数の投入／切断信号１５
１〜１５．が電源制御装置１２に入力される。この電源
制御装置１２は、複数の投入／切断信号１５１〜１５．
を人力データとしてマイクロプロセッサ１２ａ内のメモ
リ部に格納し、そのデータ格納動作を繰り返して行うと
共Ｋ、前回入力したデータと現在入力したデータとを比
較して複数の投入／切断信号の変化を求めることにより
、その変化に応じた電源制御信号を、シリアル・データ
バス１６ｔ−介して情報処理装置全構成する各徨論理素
子１４に接続される複数のｔ＠１３１〜１３ｎにシリア
ルデータバス方式にて送信するものとなっている。
次に、上記実施例の動作を第２図に示す流れ図を参照し
て説明する。ここで、電源投入においては出力電圧の低
い電源から出力電圧の高い電源へ順次電源投入しく投入
シーケンス）、また１！源切断においては出力電圧の高
い電源から出力電圧の低い電源へ順次切断（切断シーケ
ンス）する必要があるため、上位制御装置１１からの複
数の投入／切断信号１５１〜１５ｎの各々には投入シー
ケンスまたは切断シーケンスととに処理されるべき優先
順位が決められているものとする。
て説明する。ここで、電源投入においては出力電圧の低
い電源から出力電圧の高い電源へ順次電源投入しく投入
シーケンス）、また１！源切断においては出力電圧の高
い電源から出力電圧の低い電源へ順次切断（切断シーケ
ンス）する必要があるため、上位制御装置１１からの複
数の投入／切断信号１５１〜１５ｎの各々には投入シー
ケンスまたは切断シーケンスととに処理されるべき優先
順位が決められているものとする。
しかして、上位制御装置１１から出力される複数の投入
／切断信号１５１〜１５ｎが電源制御装置１２に入力さ
れると、この電源制御装置１２は、現在の複数の投入／
切断信号Ｏｆ−夕つまり現在データ（以後ＮＥＷＤＡＴ
Ａという）全そのマイクロプロセッサ１２＆内のレジス
タ（Ｒ１）に入れ（ステップ５１）、前回の複数の投入
／切断信号のデータつまジ前回データ（以後０ＬＤＤＡ
ＴＡという）を同じくマイクロプロセッサ１２＆内のレ
ジスタ（Ｒ２）に入れる（ステップ５２〕。すると、こ
れらレジスタ（Ｒ１）と（Ｒ２）の排他論理和（ＸＯＲ
）によジ、複数の投入／切断信号の変化分（以後ＤＥＬ
ＴＡという）が得られる（ステップ５３）。このとき、
その変化分（ＤＥＬＴＡ）は変化した投入／切断信号の
位置が「１」となｐ、それ以外はｒＯＪである。さらに
、上記変化分（ＤＥＬＴＡ）と前回データ（ＯＬＤＤＡ
ＴＡ）との論理積（ＡＮＤ） Ｉｃよって変化の方向（
以後ＤＩＲＥＣＴとする）が得られる（ステップ５４）
。
／切断信号１５１〜１５ｎが電源制御装置１２に入力さ
れると、この電源制御装置１２は、現在の複数の投入／
切断信号Ｏｆ−夕つまり現在データ（以後ＮＥＷＤＡＴ
Ａという）全そのマイクロプロセッサ１２＆内のレジス
タ（Ｒ１）に入れ（ステップ５１）、前回の複数の投入
／切断信号のデータつまジ前回データ（以後０ＬＤＤＡ
ＴＡという）を同じくマイクロプロセッサ１２＆内のレ
ジスタ（Ｒ２）に入れる（ステップ５２〕。すると、こ
れらレジスタ（Ｒ１）と（Ｒ２）の排他論理和（ＸＯＲ
）によジ、複数の投入／切断信号の変化分（以後ＤＥＬ
ＴＡという）が得られる（ステップ５３）。このとき、
その変化分（ＤＥＬＴＡ）は変化した投入／切断信号の
位置が「１」となｐ、それ以外はｒＯＪである。さらに
、上記変化分（ＤＥＬＴＡ）と前回データ（ＯＬＤＤＡ
ＴＡ）との論理積（ＡＮＤ） Ｉｃよって変化の方向（
以後ＤＩＲＥＣＴとする）が得られる（ステップ５４）
。
ここで、変化した投入／切断信号が前回データ（Ｏｆ、
ＤＤＡＴＡ） ｃｒ）ときＫｒＯゴの状態すＩＥ、 ｒ
ＯＪ 、 ｒＩＪの状態なら「１」となり、変化のない
投入／切断信号は「０」となる。このことから、その方
向（ＤＩＲＥ’ＣＴ）の全てが「０」なら投入／切断信
号は「０」から「１」に変化したことＫなジ、それ以外
のときは「１」がら「０」に変化したことがわかる。そ
して演算の結果、全てが「０」ならフラグが「１」にな
り、それ以外のときはフラグが「０」となるフラグｚを
検査することで、投入シーケンスに変化しているか切断
シーケンスに変化しているかがわかる（ステップ５５）
。ここで、複数の投入／切断信号が「１」から「０」Ｋ
変化したとき電源投入の意味を持ち、「０」から「１」
に変化したとき電源切断の意味を持つとすると、Ａが投
入シーケンス、Ｂが切断シーケンスとなり、各シーケン
スＡ、Ｂごとに優先順位の高い順に複数の投入／切断信
号の各々の変化を見るプログラムを持つことで、各シー
ケンスどうりに電源の投入または切断を行うことができ
る。
ＤＤＡＴＡ） ｃｒ）ときＫｒＯゴの状態すＩＥ、 ｒ
ＯＪ 、 ｒＩＪの状態なら「１」となり、変化のない
投入／切断信号は「０」となる。このことから、その方
向（ＤＩＲＥ’ＣＴ）の全てが「０」なら投入／切断信
号は「０」から「１」に変化したことＫなジ、それ以外
のときは「１」がら「０」に変化したことがわかる。そ
して演算の結果、全てが「０」ならフラグが「１」にな
り、それ以外のときはフラグが「０」となるフラグｚを
検査することで、投入シーケンスに変化しているか切断
シーケンスに変化しているかがわかる（ステップ５５）
。ここで、複数の投入／切断信号が「１」から「０」Ｋ
変化したとき電源投入の意味を持ち、「０」から「１」
に変化したとき電源切断の意味を持つとすると、Ａが投
入シーケンス、Ｂが切断シーケンスとなり、各シーケン
スＡ、Ｂごとに優先順位の高い順に複数の投入／切断信
号の各々の変化を見るプログラムを持つことで、各シー
ケンスどうりに電源の投入または切断を行うことができ
る。
例として８ビツトの信号で考えると、下記第１表に示す
ように、前回データ（Ｏ［、ＤＳＴＳ）が「ＦＦ Ｊで
現在データ（ＮＥＷＳＴＳ）が「００」のときその変化
分（ＤＥＬＴＡ ）は「ＦＦ」となり、前回データ（Ｏ
ＬＩ）ＳＴＳ） と変化分（ＤＥＬＴＡ）の結果は「
ＦＦＪなので、２フラグは「１」にならない。このとき
ビットの変化は「１」から「０」となることがわかり、
投入シーケンス中の変化であると判断ができる。
ように、前回データ（Ｏ［、ＤＳＴＳ）が「ＦＦ Ｊで
現在データ（ＮＥＷＳＴＳ）が「００」のときその変化
分（ＤＥＬＴＡ ）は「ＦＦ」となり、前回データ（Ｏ
ＬＩ）ＳＴＳ） と変化分（ＤＥＬＴＡ）の結果は「
ＦＦＪなので、２フラグは「１」にならない。このとき
ビットの変化は「１」から「０」となることがわかり、
投入シーケンス中の変化であると判断ができる。
第１表
〔発明の効果〕
以上説明したように本発明は、最初に投入シーケンスか
切断シーケンスかを判断することＫよジ、各シーケンス
ととに決めた優先順位で複数の投入／切断信号の各々の
変化を検出することができ、投入／切断信号が変化して
から電源にシリアルデータバス方式で電源制御信号を送
出するまでの時間を短縮できる効果がある。
切断シーケンスかを判断することＫよジ、各シーケンス
ととに決めた優先順位で複数の投入／切断信号の各々の
変化を検出することができ、投入／切断信号が変化して
から電源にシリアルデータバス方式で電源制御信号を送
出するまでの時間を短縮できる効果がある。
第１図は本発明の一実施例を示す概略構成図、第２図は
この実施例の動作説明に供する流れ図である。 １１・・・・上位制御装置、１２・・・・を源制御装置
、１２ａ・・・・マイクロプロセッサ、１３１〜１３ｎ
・・・・電源、１４・・・・論理素子、１５ｘ〜１５ｎ
・・・・投入／切断信号、１６・・・・シリアル・デー
タバス。 特許出願人 甲府日本電気株式会社
この実施例の動作説明に供する流れ図である。 １１・・・・上位制御装置、１２・・・・を源制御装置
、１２ａ・・・・マイクロプロセッサ、１３１〜１３ｎ
・・・・電源、１４・・・・論理素子、１５ｘ〜１５ｎ
・・・・投入／切断信号、１６・・・・シリアル・デー
タバス。 特許出願人 甲府日本電気株式会社
Claims (1)
- 上位制御装置から出力される複数の投入／切断信号を入
力しその信号をデータとして格納するメモリ部と、この
データ格納動作を繰り返して行い、前回入力したデータ
と現在入力したデータとを比較して前記複数の投入／切
断信号の変化を求め、その変化に応じた電源制御信号を
、情報処理装置を構成する論理素子に接続される複数の
電源にシリアル・データバス方式にて送信する演算手段
とを具備し、前記上位制御装置からの前記複数の投入／
切断信号の各々には投入シーケンスまたは切断シーケン
スごとに処理されるべき優先順位を決定したうえ、該上
位制御装置から送られてくる複数の投入／切断信号が現
在どちらのシーケンスで動いているかの判断を最初に行
い、それが投入シーケンス中なら前記複数の投入／切断
信号の各々は「１」から「０」へ変化し、切断シーケン
ス中なら「０」から「１」へ変化するべく設定して、こ
の入力したデータが投入シーケンスか切断シーケンスか
を判断し、該投入シーケンスまたは切断シーケンスの各
々に予め決められた優先順位の高い順に前記複数の投入
／切断信号の各々の変化を検出することにより、前記論
理素子の要求する電源の投入／切断順序に対応するシリ
アル・データバス方式の電源制御信号を前記電源へ送出
するようにしたことを特徴とする電源制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085705A JPH0823792B2 (ja) | 1989-04-06 | 1989-04-06 | 電源制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1085705A JPH0823792B2 (ja) | 1989-04-06 | 1989-04-06 | 電源制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02266409A true JPH02266409A (ja) | 1990-10-31 |
| JPH0823792B2 JPH0823792B2 (ja) | 1996-03-06 |
Family
ID=13866238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1085705A Expired - Lifetime JPH0823792B2 (ja) | 1989-04-06 | 1989-04-06 | 電源制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823792B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7992012B2 (en) | 2006-12-28 | 2011-08-02 | Fujitsu Limited | Power source control circuit, power source control device, power source control system, and information processing device |
-
1989
- 1989-04-06 JP JP1085705A patent/JPH0823792B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7992012B2 (en) | 2006-12-28 | 2011-08-02 | Fujitsu Limited | Power source control circuit, power source control device, power source control system, and information processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823792B2 (ja) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0225761B1 (en) | Apparatus and method for calculating cyclical redundancy codes | |
| US7681073B2 (en) | Arbitration system for redundant controllers, with output interlock and automatic switching capabilities | |
| US7672738B2 (en) | Programmable controller for use with monitoring device | |
| US4720830A (en) | CRC calculation apparatus having reduced output bus size | |
| US20060288177A1 (en) | Memory mirroring apparatus and method | |
| US5577199A (en) | Majority circuit, a controller and a majority LSI | |
| EP0843893B1 (en) | A microcontroller having an n-bit data bus width with less than n i/o pins | |
| EP0225763B1 (en) | CRC calculation machine and method for CRC calculation | |
| JPH02266409A (ja) | 電源制御装置 | |
| JPS5853383B2 (ja) | デ−タ処理システムにおける情報転送機構 | |
| JPH10143445A (ja) | 衛星回線接続装置 | |
| CN114462344B (zh) | 模拟信号的修复电路以及修复方法 | |
| JPH07271625A (ja) | 情報処理装置 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| JPH0581138A (ja) | マイクロプログラム制御装置 | |
| KR100318925B1 (ko) | 교환기의 피-버스 채널 선택장치 | |
| JPS63273141A (ja) | 誤り自己訂正プロセッサ−とその駆動方法 | |
| JPH0243682A (ja) | 回路デバッグ方式 | |
| CN114462344A (zh) | 模拟信号的修复电路以及修复方法 | |
| JPH01251146A (ja) | ビットエラー訂正装置 | |
| JPS63106838A (ja) | デ−タバツフアチエツク回路 | |
| JPS60113392A (ja) | 半導体メモリ装置 | |
| JPH02220159A (ja) | アダプタ制御方式 | |
| JPS602705B2 (ja) | オプシヨン接続方式 | |
| JPS60218135A (ja) | デ−タ処理装置 |