JPH0823854B2

JPH0823854B2 - 制御装置

Info

Publication number: JPH0823854B2
Application number: JP62195885A
Authority: JP
Inventors: 光代倉科
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-08-05
Filing date: 1987-08-05
Publication date: 1996-03-06
Anticipated expiration: 2011-03-06
Also published as: JPS6438856A

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術発明が解決しようとする問題点問題点を解決するための手段作用実施例発明の効果〔概要〕機能別に区分された複数の機能単位により構成され、
該機能単位からアクセスされる共用メモリを備えた装置
で、各機能単位からのアクセスを制御する該共用メモリ
のポートが、障害の発生した機能単位に占有され続ける
ことを防止する制御装置に関し、サービスアダプタが障害の発生した機能単位が結合し
ているポートを検出して、該ポートに障害の発生してい
る機能単位との結合を解除するコマンドを送出して、装
置の処理能力低下を防止することを目的とし、機能単位毎に夫々該サービスアダプタが送出するコマ
ンドを解析する命令解析手段と、命令解析手段の指示に
基づき、保持している機能単位毎に定まる発信元アドレ
スと、結合している前記ポートのアドレスとを送出する
アドレス送出手段とを設け、機能単位から障害発生を通
知されたサービスアダプタが送出するコマンドを解析し
た前記命令解析手段の指示で、アドレス送出手段が送出
するアドレスに基づき、サービスアダプタが障害の発生
した機能単位の代わりに、障害の発生した機能単位が結
合しているポートに対し、結合解除のコマンドを送出す
る構成とする。

〔産業上の利用分野〕

本発明は機能別に区分された複数の機能単位により構
成され、該機能単位からアクセスされる共用メモリを備
えた装置に係り、特に各機能単位からのアクセスを制御
する該共用メモリのポートが、障害の発生した機能単位
に占有され続けることを防止する制御装置に関する。

情報処理システムにおける中央処理装置の高性能化、
高速化は著しいものがあり、当然データの処理件数も多
くなるため、そのデータを蓄えるための多くのファイル
が必要となると共に、このファイルは複数の中央処理装
置から使用出来ることが不可欠となって来た。

ところで、情報処理システムの外部記憶装置として使
用される例えばディスク装置は、システム用常駐ファイ
ル、仮想記憶用のページファイルとして必要不可欠であ
り、更に莫大な情報を格納するためのデータファイルと
しても数多く使用される。

ところで、このような要求を実現するためのディスク
制御装置は、一つのプロセッサで数多くのチャネル径路
でディスク装置を制御管理することが困難になりつつあ
る。そこで、考えられたのが、チャネルに対応する機能
単位とディスク装置に対応する機能単位と、これら複数
の機能単位がアクセスする共用メモリと、総ての機能単
位を管理する機能単位と、各機能単位の障害解析を行う
機能単位で構成し、各機能単位を共通バスで接続したデ
ィスク制御装置がある。

このような機能単位で構成されたディスク制御装置で
は、各機能単位が共用するメモリに対するアクセスに対
し、競合が発生するため、このアクセスを制御する複数
のポートを共用メモリに備え、アクセスの順位に従っ
て、このポートを割当てることで、効率良く競合を避け
るようにしているが、機能単位の障害発生により、割当
てたポートが占有されたままとなることは、防止される
必要がある。

〔従来の技術〕

第３図は従来の技術を説明するブロック図である。

第３図は機能単位により構成されたディスク制御装置
の一例を示す。１は共用メモリでポート2,3,4を経て共
通バス12と接続され、共通バス12に接続された他の機能
単位からアクセスされてデータ転送を行う。

２〜４はポートで５は自動割当制御回路であり、第４
図に示す如く構成され、ポート2,3,4は同一構成であ
る。

従って、ポート２を主として、その動作を説明する。
共通バス12から他の機能単位が送出するコマンドと、該
コマンドの出先を示す機能単位のアドレスと、宛先を示
す共通メモリ１に対するアドレスとが入力する。

デコーダ15には、例えばデータの書込み又は読出しを
指示するコマンドが入力し、比較回路13には宛先を示す
アドレスが入力し、ポートアドレス14が保持するポート
アドレスと比較され、一致するとデコーダ15に有効を示
す信号が送出される。

デコーダ15はデコードした内容が有効となると、“1"
をAND回路16に送出する。フリップフロップ18は初期時
はセットされていないため、AND回路16に“1"を送出し
ており、AND回路16は“1"をAND回路17に送出する。従っ
て、AND回路17はデコーダ15が送出する“1"をフリップ
フロップ18に送出し、フリップフロップ18はセットされ
て、自動割当制御回路５のAND回路26と27に“1"を送出
し、AND回路16には“0"を送出する。

従って、AND回路17は再び“0"をフリップフロップ18
に送出するが、フリップフロップ18はリセットされるま
で、“1"をAND回路26と27に送出している。

アドレスレジスタ20はAND回路16が“1"を送出したこ
とで、イネーブルとなり、ポート２をアクセスした機能
単位のアドレスを記憶し、比較回路21に送出する。比較
回路21は機能単位がデータ転送を要求する度に、該機能
単位のアドレスを共通バス12に送出するため、共通バス
12から入力する機能単位のアドレスが、アドレスレジス
タ20の記憶しているアドレスと一致すると、“1"をAND
回路22に送出する。

従って、AND回路22はデコーダ15が送出する“1"をデ
ータバッファ23とアドレスレジスタ25に送出し、データ
バッファ23とアドレスレジスタ25をイネーブルとして、
後述する如くコマンドバッファ24を経て、アドレスレジ
スタ25に入力した共用メモリ１のアドレスを送出させ、
データバッファ23を介して、共用メモリ１と共通バス12
の間のデータ転送を行わせる。

ポート２をアクセスして、共用メモリ１とデータ転送
を行った機能単位が、データ転送が完了し、ポート２と
の結合を解除するコマンドを送出すると、デコーダ15は
このコマンドをデコードする。

比較回路21はアドレスレジスタ20のアドレスと比較
し、一致したことから、デコーダ15のデコードしたコマ
ンドを有効とするため、デコーダ15は“0"を送出する。
従って、NOT回路19は“1"をフリップフロップ18に送出
して、フリップフロップ18をリセットするため、フリッ
プフロップ18は、AND回路16に再び“1"を送出する。

又、アドレスレジスタ20は、デコーダ15が“0"を送出
すると、リセットされ記憶している機能単位のアドレス
を消去する。

ポート２以外のポート3,4のデコーダ15も、デコード
した内容が有効となると、“1"をポート３と４のAND回
路16に夫々送出し、ポート３と４のフリップフロップ18
が夫々“1"を送出しているため、ポート３のAND回路16
は“1"を自動割当制御回路５のAND回路26に送出する
が、この時ポート２のフリップフロップ18が自動割当制
御回路５のAND回路26に未だ“1"を送出していないた
め、AND回路26はポート３のAND回路17に“1"を送出しな
い。

従って、ポート３のアドレスレジスタ20はイネーブル
とはならず、又、自動割当制御回路５のAND回路27も
“0"を送出したままであるため、ポート４のアドレスレ
ジスタ20もイネーブルとはならず、ポートをアクセスし
てきた機能単位のアドレスは、ポート２のアドレスレジ
スタ20にのみ記憶される。

ポート２が占有されている時、続いてポートをアクセ
スする機能単位があった場合、ポート２のデコーダ15が
デコードして“1"を送出しても、ポート２のAND回路16
はポート２のフリップフロップ18が“0"を送出している
ため、ポート２のAND回路16は“0"を送出したままであ
る。

従って、ポート２のアドレスレジスタ20は新たな機能
単位のアドレスを記憶することは無い。

しかし、自動割当制御回路５のAND回路26は、ポート
２のフリップフロップ18が“1"を送出しているため、ポ
ート３のデコーダ15が“1"を送出し、ポート３のAND回
路16が“1"を送出すると、“1"をポート３のAND回路17
とアドレスレジスタ20に送出する。従って、ポート３の
アドレスレジスタ20はイネーブルとなって、新たな機能
単位のアドレスを記憶する。

同時に、ポート３のフリップフロップ18は“1"を自動
割当制御回路５のAND回路27に送出する。従って、ポー
ト４のデコーダ15が“1"を送出すると、前記同様に、ポ
ート４のフリップフロップ18は“1"をAND回路27に送出
する。

この時ポート２のフリップフロップ18も“1"をAND回
路27に送出しているため、AND回路27は“1"を送出す
る。従って、ポート４のアドレスレジスタ20はイネーブ
ルとなり、次にポートをアクセスしてきた機能単位のア
ドレスを記憶する。

そして、ポート４のフリップフロップ18は“1"を共通
バス12に送出し、ポート２〜４まで、総て使用中である
ことを示すビジー信号とする。

コマンドバッファ24には、宛先を示す共用メモリ１の
アドレスが記憶されており、前記の如くAND回路22が
“1"を送出するとアドレスレジスタ25がイネーブルとな
り、共用メモリ１のアドレスが送出される。従って、宛
先を示すアドレスに続いて機能単位が送出するデータ
は、前記の如くAND回路22が送出する“1"によりイネー
ブルとなるデータバッファ23を経て共用メモリ１に転送
され、共用メモリ１に書込まれる。又、共用メモリ１か
らデータを読出す場合、アドレスレジスタ25の送出する
アドレスで、データバッファ23に読出されたデータが、
共通バス12に送出される。

このようにポート2,3,4は共用メモリ１に対する他の
機能単位からのアクセスを、自動割当制御回路５が定め
た優先順に従って制御する。

7,8はチャネルアダプタで、第５図に示す如く構成さ
れ、プロセッサ30は制御記憶31からプログラムを読出し
て動作し、インタフェース回路28を経て、上位装置であ
るチャネルからのスタートI/O命令の受領と、チャネル
との間のデータ転送を行うと共に、共通バス制御回路29
を制御して、共通バス12を経てポート２〜４にアドレス
（このポートアドレスは総て同じアドレスである）を送
出し、共用メモリ１との間のデータ転送を行う。

又、チャネルアダプタ7,8の内部で障害を発生した
時、図示省略した検出回路から専用信号線を経て、サー
ビスアダプタ11に障害発生を通知する。

9,10はデバイスアダプタで、第５図に示す如く構成さ
れ、プロセッサ30は制御記憶31からプログラムを読出し
て動作し、インタフェース回路28を経て、ディスク装置
に命令を送出して、ディスク装置との間のデータ転送を
行うと共に、共通バス制御回路29を制御して、共通バス
12を経てポート２〜４にアドレス（このポートアドレス
は総て同じアドレスである）を送出し、共用メモリ１と
の間のデータ転送を行う。

又、デバイスアダプタ9,10の内部で障害を発生した
時、図示省略した検出回路から専用信号線を経て、サー
ビスアダプタ11に障害発生を通知する。

６はリソースマネージャで、第６図に示す如く構成さ
れ、プロセッサ33は制御記憶32からプログラムを読出し
て動作し、共通バス制御回路34を制御して、共通バス12
を経てチャネルアダプタ７及び８が送出するチャネルか
らの全てスタートI/O命令を受領して、RAM35に格納し、
このスタートI/O命令を集中管理する。

そして、各スタートI/O命令毎にチャネルアダプタ7,8
とデバイスアダプタ9,10に処理の指示を行う。又、受領
した全スタートI/O命令毎の制御情報や、チャネル径路
毎の制御情報、ディスク装置毎の制御情報を集中して記
憶しており、RAMアクセス制御回路36を経て他の機能単
位がRAM35をアクセスし、上記制御情報を読出すことを
可能としている。

11はサービスアダプタで、第７図に示す如く構成さ
れ、プロセッサ38は制御記憶37からプログラムを読出し
て動作し、周辺機器制御回路40を経てチャネルアダプタ
７、８とデバイスアダプタ9,10から専用信号線で通知さ
れる障害発生を検知し、共通バス制御回路39を経て、共
通バス12に例えば機能単位の切替えを指示するコマンド
を送出する。

このように構成されたディスク制御装置で、例えば、
チャネルアダプタ７が上位装置のチャネルから選択さ
れ、スタートI/O命令を受領すると、リソースマネージ
ャ６の指示に従い、指定されたディスク装置を接続して
いる例えばデバイスアダプタ９と、共通バス12を経て結
合し、ディスク装置との間でデータの転送を行う。この
場合チャネルアダプタ７とデバイスアダプタ９は共用メ
モリ１に転送するデータを一旦記憶させるため、ポート
のアドレスを含む共用メモリ１のアドレスを送出し、自
動割当制御回路５が定める優先順に従って割当てられた
ポート２〜４の一つを経て共用メモリ１をアクセスす
る。

〔発明が解決しようとする問題点〕

上記の如く従来は自動割当制御回路５が定める優先順
に、チャネルアダプタ7,8とデバイスアダプタ9,10がポ
ート２〜４の中の一つを占有して共用メモリ１をアクセ
スしているが、例えば、ポート２を占有しているチャネ
ルアダプタ７が障害となって、ポート２との結合を解除
するコマンドを送出しない場合、ポート２のアドレスレ
ジスタ20に記憶されたチャネルアダプタ７のアドレスは
消去されない。

従って、ポート２は他の機能単位からのアクセスを受
付けず、ポート２の使用効率が低下し、他の機能単位が
使用出来るポートの数も減少するため、ディスク制御装
置の処理能力が低下するという問題がある。

本発明はサービスアダプタ11が障害発生の通知に基づ
き、障害の発生した機能単位が結合しているポートを検
出して、該ポートに障害の発生している機能単位との結
合を解除するコマンドを送出するようにして、ポートの
使用効率を向上させ、ディスク制御装置の処理能力低下
を防止することを目的としている。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図である。

サービスアダプタ11は専用信号線を経て、機能単位41
又は42から障害発生の通知を受けると、情報抽出信号線
を経て、障害発生を通知した機能単位41又は42の命令解
析手段44にコマンドを送出し、アドレス送出手段43か
ら、障害の発生した機能単位のアドレスと、共用メモリ
１に対して送出している宛先アドレス（各ポートに対し
て共通なポートアドレス）とを共通バス12に送出させ
る。

サービスアダプタ11は共通バス12から障害発生の機能
単位のアドレスと、宛先アドレスを受領すると、正常な
機能単位がデータ転送終了に伴い送出するコマンドフレ
ームと同様に、発信元を示す機能単位のアドレスと、宛
先アドレンと、データ転送終了に伴う結合解除の指示を
行うデータを共通バス12に送出する。

このコマンドフレームを受信したポート２又は３は、
第４図で説明した如く、アドレスレジスタ20の記憶して
いる機能単位のアドレスを消去するため、障害発生の機
能単位との結合を解除することが出来る。

〔作用〕

上記の如く構成することにより、命令解析手段44はサ
ービスアダプタ11が送出するコマンドを解析し、アドレ
ス送出手段43に発信元アドレスと、宛先アドレスの送出
を指示するため、サービスアダプタ11は、障害の発生し
た機能単位の代わりにデータ転送終了に伴う結合解除を
ポート２又は３に送出することが可能となり、障害発生
の機能単位に占有されたポート２又は３を解放して、デ
ィスク制御装置の処理効率低下を防止することが出来
る。

〔実施例〕

第２図は本発明の一実施例を示す回路のブロック図で
ある。

第２図は第５図に示す共通バス制御回路29に設けられ
ているもので、デコーダ45と信号線51を追加したもので
ある。

発信元アドレスレジスタ48は機能単位自身に割付けら
れたアドレスを記憶しており、共通バス12から入力する
他の各機能単位の送出する宛先アドレスが、宛先アドレ
スレジスタ50に格納されると、この宛先アドレスと自身
のアドレスを比較回路49で比較し、一致したならば自分
がデータ転送すべき相手であることを認識し、データバ
ッファ46をイネーブルとして、データの転送を行なわせ
る。

又、データを転送したい相手の機能単位のアドレスを
宛先アドレスレジスタ47に格納して、共通バス12に送出
している。

第１図で説明した如く、サービスアダプタ11は機能単
位から障害発生を通知されると、情報抽出信号線を経て
デコーダ45にコマンドを送出する。デコーダ45はこのコ
マンドをデコードして“1"を宛先アドレスレジスタ47
と、発信元アドレスレジスタ48に送出し、発信元アドレ
スレジスタ48と宛先アドレスレジスタ47をイネーブルと
し、記憶している発信元アドレスと宛先アドレスとを共
通バス12に送出させる。

従って、第１図で説明した如く、サービスアダプタ11
は、この障害を発生した機能単位を示す発信元アドレス
と宛先アドレスを用いて、障害発生の機能単位に代わ
り、占有しているポートの結合を解除する。

〔発明の効果〕

以上説明した如く、本発明はサービスアダプタが障害
を発生した機能単位の代わりに、該機能単位が結合した
ままとなっているポートを解放するため、装置の処理効
率を高めることが出来る。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明の一実施例を示す回路のブロック図、第３図は従来の技術を説明するブロック図、第４図はポートと自動割当制御回路の一例を示すブロッ
ク図、第５図はチャネルアダプタ及びデバイスアダプタの一例
を示すブロック図、第６図はリソースマネージャの一例を示すブロック図、第７図はサービスアダプタの一例を説明するブロック図
である。図において、１は共用メモリ、2,3,4はポート、５は自動割当制御回
路、６はリソースマネージャ、7,8はチャネルアダプ
タ、9,10はデバイスアダプタ、11はサービスアダプタ、
12は共通バス、13,21,49は比較回路、14はポートアドレ
ス、15,45はデコーダ、16,17,22,26,27はAND回路、18は
フリップフロップ、19はNOT回路、20,25はアドレスレジ
スタ、23,46はデータバッファ、24はコマンドバッフ
ァ、28はインタフェース回路、29,34,39は共通バス制御
回路、30,33,38はプロセッサ、31,32,37は制御記憶、35
はRAM、36はRAMアクセス制御回路、40は周辺機器制御回
路、41,42は機能単位、43はアドレス送出手段、44は命
令解析手段、47は宛先アドレスレジスタ、48は発信元ア
ドレスレジスタ、50は宛先アドレスレジスタである。

Claims

【特許請求の範囲】

【請求項１】機能別に区分された機能単位（41）（42）
と、該機能単位相互間で転送されるデータを一時記憶す
る共用メモリに対するアクセスを、該アクセスを要求し
た機能単位と結合することで、他の機能単位からのアク
セスと区別して制御する複数のポート（２）（３）と、
該機能単位（41）（42）の障害発生を検出して、情報収
集のコマンドを送出するサービスアダプタ（11）とを、
共通バス（12）に接続した制御装置において、該機能単位（41）（42）毎に夫々該サービスアダプタ
（11）が送出するコマンドを解析する命令解析手段（4
4）と、該命令解析手段（44）の指示に基づき、機能単位（41）
（42）毎に設定された発信元アドレスと、該機能単位
（41）（42）が結合している前記ポート（２）（３）の
アドレスとを送出するアドレス送出手段（43）とを設
け、前記サービスアダプタ（11）は、一つの機能単位から障
害発生を通知された時、障害発生を通知した該機能単位
の前記命令解析手段（44）にコマンドを送出し、該コマ
ンドを受けて解析した該命令解析手段（44）の指示によ
り、前記アドレス送出手段（43）が送出する前記発信元
アドレスとポートのアドレスとを受けて、前記サービス
アダプタ（11）が前記障害を発生した機能単位の代わり
に、機能単位が通常の処理においてデータ転送の終了時
にポートとの結合を解除するため実行すると同一の手順
で、障害の発生した機能単位が結合しているポートに対
し、前記発信元アドレスとポートのアドレスを添えて結
合解除のコマンドを送出することを特徴とする制御装
置。