JPH0823856B2 - コンピュータシステムおよびその動作方法 - Google Patents

コンピュータシステムおよびその動作方法

Info

Publication number
JPH0823856B2
JPH0823856B2 JP3329140A JP32914091A JPH0823856B2 JP H0823856 B2 JPH0823856 B2 JP H0823856B2 JP 3329140 A JP3329140 A JP 3329140A JP 32914091 A JP32914091 A JP 32914091A JP H0823856 B2 JPH0823856 B2 JP H0823856B2
Authority
JP
Japan
Prior art keywords
card
value
cards
pos
combination type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3329140A
Other languages
English (en)
Other versions
JPH0736817A (ja
Inventor
ジェフリー、ダグラス、ハーパー
ジェームズ、チェスター、ピーターソン
ジェームズ、デール、トーチトン
ウェンデル、グレン、ボイグト
グレゴリー、マイケル、ブラナ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0736817A publication Critical patent/JPH0736817A/ja
Publication of JPH0823856B2 publication Critical patent/JPH0823856B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Debugging And Monitoring (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的には、ハードウ
エア・デバイス識別及びシステム・セットアップがプロ
グラマブル・オプション選択（Programmable Option Se
lect，ＰＯＳ）機能を使用して自動的に遂行されるコン
ピュータシステムに関する。このようなシステムの一例
としては、市販のＩＢＭ ＰＳ／２ モデル７０、パー
ソナル演算システムがある（用語、ＩＢＭ及びＩＢＭ
ＰＳ／２は、インターナショナル ビジネス マシーン
ズ コーポレーションの登録商標である）。このシステ
ムにおいては、（１）周辺デバイスをシステムに結合す
る各々のアダプタカード上のソフトウエアによって書き
込み可能なラッチがカード／デバイス構成情報を格納
し、（２）一意の“カードタイプ”ＰＯＳ ＩＤ値がカ
ードのタイプ及びシステムに接続された関連する周辺デ
バイスを識別するために各々のカード上にハードワイヤ
接続される。このＰＯＳ機能は、デバイス・セットアッ
プの目的で手動スイッチを使用する必要性を排除する。
【０００２】本発明はより詳細には、マルチカード・ア
ダプタ（接続された子カードを持つアダプタ、ここで
は、しばしば接続された二次カードとも呼ばれる）、及
び／あるいはマルチカード・プレーナ複合体（差し込み
可能なプロセッサ複合体及び／あるいはＩ／Ｏライザを
持つシステムボード）を含むコンピュータシステム内に
おいて自動ハードウエア・デバイス識別及びシステムセ
ットアップを遂行するための方法及び装置に関する。よ
り具体的には、一意の”組合わせタイプ（combination
type）”ＰＯＳ ＩＤを使用して前述のマルチカード・
デバイスを一意に識別するための方法及び装置が開示さ
れる。ここで、組合わせタイプＰＯＳ ＩＤとは、単一
タイプのカードにではなくカードの組合わせに対して事
前に割り当てられたＰＯＳ ＩＤである。
【０００３】本発明によると、この一意の組合わせタイ
プＰＯＳ ＩＤはカードの組合わせ間で分割される（例
えば、各々のカードにハードワイヤ接続される）。これ
らカードが組合わせられたとき、こうして分割されたＩ
Ｄが合成され、システムに提供される。この組合わせタ
イプＩＤは、システムによって、カードタイプＩＤがＰ
ＯＳ タイプ機能をサポートする従来のシステム内にお
いて個々の機能カードを識別及び構成するのと同様の方
法にてマルチカード・デバイス組合わせを自動的に識別
及び構成し、診断などを遂行するために使用される。
【０００４】
【従来の技術】ハードウエア・デバイスの識別及びシス
テムセットアップが自動的に遂行されるコンピュータシ
ステムが知られている。上に述べたように、このような
システムの一例は、ハードウエアの識別及びシステムセ
ットアップのために前述のＰＯＳ ＩＤ概念を使用する
市販のＩＢＭ ＰＳ／２ モデル７０である。このＰＯ
Ｓ ＩＤ概念については、１９８９年１月６日に出願さ
れ、参考のためにここに編入された現在継続中の合衆国
特許出願第０７／２９６，３８７号において詳細に説明
されている。
【０００５】デバイス識別及びシステムセットアップの
目的でＩＤを使用する他のシステムには、それぞれカプ
リオ（Caprio）ら及びジンドリック（Jindrick）らに交
付された合衆国特許第４，５５６，９５３号及び第４，
６８３，５５０号において開示されるシステムが含まれ
る。カプリオらの特許においては、各々がシステム構成
の目的でＩＤ信号を生成するセットのインターフェース
回路カードを含むデータ処理システムが開示される。各
々のカードは、それ自体のＩＤを持つが、ただし、任意
のカードのＩＤを変えるため、あるいは特定のカードの
組合わせを識別するために新たなＩＤを生成するための
手段は持たない。
【０００６】ジンドリックらの特許はデジタル部分及び
セグメント化されたアナログ部分を持つ計器バスを含む
モジュール型差し込み計器システムを開示する。バスに
接続された各々のアナログ・モジュールは、識別レジス
タを含み、これは、システムに接続された特定のアナロ
グ計器モジュールの特性を識別するために必要なＩＤコ
ードを生成するように結ばれた入力を持つ。ここでも、
ある与えられたモジュールＩＤを変更するため、あるい
は特定のモジュールの組合わせを識別するために新たな
ＩＤを生成するための手段は提供されない。
【０００７】前述したように、ＩＢＭ ＰＳ／２ モデ
ル７０は、システム・ボード上の物理デバイススイッチ
及び機能カードをソフトウエア書き込み可能ラッチ（so
ftware-writeable latch）にて置換する。モデル７０の
ようなシステムにおいては、機能カードは一意のカード
タイプＩＤ番号によって識別され、システムはこれを読
み出し、翻訳する。システムは次にオプション選択をオ
プションラッチに書き込む。システム情報は、非揮発性
ＲＡＭ内に格納され、各々のパワーアップの度にシステ
ムセットアップ・プログラムに供給される。
【０００８】ＰＳ／２ モデル７０内のＰＯＳ機能は、
システムボード及び機能カードからの物理デバイススイ
ッチの排除を助けるばかりでなく、複数の同一の機能カ
ードを組み込み、任意のカードをそれが組み込まれたス
ロットによって識別し、資源の割り当て衝突を解決する
ことを可能にする。
【０００９】後に説明されるように、各々のカードタイ
プにはそのカードにハードワイヤ接続された一意のＩＤ
が提供される。編入された特許文献において開示される
この発明の一つの好ましい実施例においては、レジスタ
の形式を持つソフトウエア書き込み可能ラッチがパラメ
ータ （構成）データを格納する。このデータには、例えば、
（要求されたときカードのＩ／Ｏアドレス空間をプログ
ラム的に変更するための）アドレスファクタ、優先デー
タ、状態情報、及びシステムプロセッサとカード（ある
いはカード間）のデータの効率的な転送を可能にするた
めの他のシステム情報が含まれる。
【００１０】ここに編入された特許文献において開示さ
れる発明の一つの好ましい実施例、及びマイクロチャネ
ル・アーキテクチャを持つＩＢＭパーソナルコンピュー
タ製品に付属するサポート資料によると、これらのシス
テムの任意の特定の機能を提供するために初期化が必要
な各々のデバイス（及び関連する機能カード）は、２バ
イトの１６進ＰＯＳ ＩＤ番号によって一意的に識別さ
れる（“マイクロチャネル（Micro Channel ）”はイン
ターナショナル・ビジネス・マシーンズ・コーポレーシ
ョンの登録商標である）。マイクロチャネル製品におけ
る自動構成及びセットアップの目的のためのサポートコ
ードは２バイトＩＤ慣習に沿って設計される。
【００１１】ここに編入された特許文献及び前述のサポ
ート資料は、ＰＯＳ ＩＤ番号が構成及びセットアップ
プログラムによって与えられたデバイスのアダプタ記述
ファイル（Adapter Description File，ＡＤＦ）の位置
を検出するために使用されることを教示する。ＡＤＦ
は、実際には、与えられたデバイスと関連する特定の構
成パラメータを含む。ＰＯＳ ＩＤはまた診断コードに
よってテスト下のデバイスを識別するために使用するの
にも適すると教示されている。
【００１２】システムボード（プレーナ）複合体に対す
るプロセッサ複合体カード、Ｉ／Ｏライザの導入および
使用、コンピュータシステム内でのより複雑な機能を提
供するための二次（子）カード及びマルチアダプタ・カ
ードの導入及び使用が進むにつれて、ここに編入された
特許文献において記述されるＰＯＳＩＤメカニズムが複
数のデバイス組合わせを収容及び識別できるように拡張
されることが必要となってきた。
【００１３】好ましくは、ＩＤが自動システム構成及び
セットアップのためにＰＯＳ ＩＤを使用する現存のシ
ステム構成及びセットアップ・メカニズム（コード）と
互換性を保つように、個々のタイプのマルチデバイス組
合わせに対して、一意の２バイト”組合わせタイプ（co
mbination type）”ＩＤが生成される。より一般的に
は、ｎ−バイト幅組合わせタイプＩＤを生成することが
要求される。ここで、ｎは与えられたシステム内に使用
される基本となるＰＯＳ ＩＤメカニズムと互換性を持
つ。
【００１４】
【発明が解決しようとする課題】また与えられたシステ
ム内において、どのような組合わせが存在するかを決定
するために論理遅延手段を要求することなく、複数のデ
バイス組合わせの可能性に対して一意の組合わせタイプ
ＩＤを提供することが望ましい。
【００１５】さらに、ＰＯＳ ＩＤ当り１カードと言う
思想に基づいてカード組合わせの位置を決定し、これを
読み出し、識別するための決定論的コード（determinis
tic code）に対する負担をできるだけ小さくすることが
望ましい。ＰＯＳ ＩＤ当り１カードと言う思想は、特
にシステムボード複合体等への前述のプロセッサ複合体
カード、Ｉ／Ｏライザの導入の観点からは、ＰＯＳ Ｉ
Ｄを倍増し、これの管理及び使用を直ちに困難なものに
する。
【００１６】にもかかわらず、（現存のシステムとの互
換性の前述の目的のために）単一カードに対して使用さ
れるＰＯＳ ＩＤメカニズムをマルチカード組合わせに
適用することが必要となる。より具体的には、（主アダ
プタカードのような）単一カードに対して使用されるＰ
ＯＳ ＩＤを、ＩＤを所定の幅（例えば、２バイト幅）
にとどめたままでマルチカード組合わせ間で分割するこ
とが要求される。デバイス識別に対するこのようなアプ
ローチは第一のＩＤ値を与えられたカード（例えば、主
アダプタカード）に割り当て、一方、第二の明らかに弁
別可能な組合わせタイプＩＤをこの与えられたカードを
含む事前に決定されたカードの組合わせ（例えば、子カ
ードと結合された主アダプタカード）に割り当てること
を可能にする。この第二のＩＤ値は、システムによっ
て、例えば、この与えられたカードが事前に決定される
組合わせを形成するためにもう一つのカード（あるいは
セットのカード）と組合わせられる都度、第一のＩＤを
所定の方法で修正することによって得られる。
【００１７】さらに、セットのカード間で値が最初に分
割された（結果として分配された）ときにセットの組合
わせカードに対して事前に割り当てられた組合わせタイ
プＰＯＳ ＩＤ値をカードが物理的に組合わせられた後
に自動的に“合成し”、システムに対して供給するため
の方法及び装置を提供することが必要となる。“合成”
とは、ここでは、セットのカード間で分割された事前に
定義された組合わせタイプＰＯＳ ＩＤの部分を取り、
分割されたこれら要素部分からそのＩＤを再形成するこ
とを意味する。
【００１８】本発明の一つの目的は、要求される識別を
遂行するための論理遅延手段を使用することなく、様々
なマルチカード・デバイス組合わせを自動的に識別する
ための方法及び装置を提供することにある。
【００１９】本発明のさらにもう一つの目的は、要求さ
れる識別を遂行するために物理デバイス スイッチを手
動作により遂行することなく、様々なマルチカード・デ
バイス組合わせを自動的に識別するための方法及び装置
を提供することにある。
【００２０】本発明のさらにもう一つの目的は、現在一
意の（組合わせタイプとは対象的な意味での）デバイス
・タイプＩＤ（例えば、ＩＢＭ ＰＳ／２モデル７０に
よって使用されるＰＯＳ ＩＤ）を使用して自動システ
ム構成及びセットアップを遂行することが可能なデータ
処理システム内のシステム構成及びセットアップ・メカ
ニズム（典型的には、コード）を変更することなく、様
々なマルチカードデバイス組合わせを自動的に識別する
ための方法及び装置を提供することにある。
【００２１】さらに、本発明の一つの目的は、決定論的
コードに頼ることなく一意のＩＤを使用して効果的にマ
ルチカード組合わせを識別することにある。
【００２２】本発明のさらにもう一つの目的は、セット
のカードが物理的に結合する都度、そのセットのカード
間で分布していた任意の分割組合わせタイプＩＤを自動
的に合成し、システムに供給することにある。
【００２３】
【課題を解決するための手段】本発明の一つの実施例に
よると、必要な”組合わせタイプ”ＰＯＳ ＩＤ値が任
意のシステムによってサポートされる個々の組合わせタ
イプに対して事前に決定される。組合わせタイプＩＤは
こうして二つあるいはそれ以上のカードの正当な組合わ
せに対してのみ割り当てられる。次に、ＰＯＳ ＩＤ自
体に要求されるバンド幅（例えば、２バイト）が与えら
れると、以降、主アダプタ・カードと定義される他のア
ダプタ・カードと組み合わされなくても機能できる任意
のアダプタ・カードに、主（元のカードタイプ）ＰＯＳ
ＩＤ値が割り当てられる。主アダプタ・カードの一例
は、システムカードに直接に接続でき、完全に機能する
ようなカードである。
【００２４】主ＰＯＳ ＩＤの事前に定義された部分
（例えば、一例としての２バイトＩＤ内の事前に選択さ
れたｍ−ビット）が主カードに正当に接続することがで
きる任意のカード（あるいはカードの組合わせ）と関連
する事前に決定されたｍ−ビット分割ＰＯＳ ＩＤ値の
関数として修正可能であると指定される。主カードに接
続されたカードのｍ−ビット値は、カードの正当な組合
わせが形成される度に、主カードによって出力されるＰ
ＯＳ ＩＤ値がこのカード組合わせ間で分割された前記
当する事前に定義された組合わせタイプＰＯＳ ＩＤを
反映するような値である。
【００２５】本発明の一観点によれば、複数のカードか
ら構成される少なくとも一つのマルチカード・デバイス
を含む自動システム構成及びセットアップがＰＯＳ Ｉ
Ｄを使用して遂行されるコンピュータシステムが開示さ
れるが、このシステムは、（ａ）前記複数のカード間で
一意の事前に定義された組合わせタイプＰＯＳ ＩＤ値
を分割するための手段；（ｂ）前記複数のカードが結合
される度に前記分割されたＰＯＳ ＩＤ値を合成するた
めの手段；及び（ｃ）前記複数のカードの組合わせと関
連する合成されたＰＯＳ ＩＤ値を選択的に出力し、こ
れによってマルチカード・デバイス組合わせをシステム
に対して識別するための手段を含む。
【００２６】本発明のもう一つの実施態様においては、
主ＩＤ値がシステムカード自体（並びにこのシステムカ
ードに接続された任意の主アダプタカード）に割り当て
られ、組合わせタイプ ＰＯＳ ＩＤ値がプロセッサ複
合体の任意の正当な組合わせ及び／あるいはこのシステ
ムカードに接続されたＩ／Ｏライザに割り当てられる。
このような組合わせに割り当てられた組合わせタイプ
ＰＯＳ ＩＤ値をこの組合わせ間で分割することによ
り、この組合わせは、その要素が結合されたとき識別で
き、システムによってそのデバイス組合わせに対する構
成情報を知る事が可能になる。
【００２７】本発明の特徴には、（１）主カードに接続
されたカードによって供給される分割ＰＯＳ ＩＤ値に
基づいて主ＰＯＳ ＩＤ値を直接にあるいは間接的に修
正できる能力；（２）決定論的コード、論理遅延、その
他を必要とすることなく、カードの事前に定義された組
合わせを一意的に識別できる能力；（３）マルチカード
・デバイス組合わせを正しく識別するために現存のＰＯ
Ｓ ＩＤメカニズム（１ＰＯＳ ＩＤ構成に対して１カ
ードの背景で適用されるメカニズム）を使用できる能
力；及び（４）システムカードと結合されたプロセッサ
複合体及び／あるいはＩ／Ｏライザを一意的に識別でき
る能力が含まれる。
【００２８】本発明のこれら及び他の目的及び特徴、並
びにこれらを実現する方法が当業者においては明らかと
なるが、本発明自体は、以下の詳細な説明を付属の図面
を参照にしながら読むことによって一層明白となるもの
である。
【００２９】
【発明の実施例】本発明が解説の目的でＩＢＭ ＰＳ／
モデル７０パーソナル・コンピュータの背景にて説明さ
れるが、ここでは、２バイト カードタイプＰＯＳ Ｉ
Ｄメカニズムがシステムの構成、セットアップ及び診断
を自動的に遂行するために使用される。ここに示される
教えはＰＯＳタイプＩＤに対するビットあるいはバイト
の割り当てが異なる幅あるいはフィールド構造を持つコ
ンピュータシステムにも簡単に適用できる。
【００３０】図１はアダプタカード１００上にＡＢＣＤ
（１６進）の値を持つ一例としての２バイトＰＯＳ Ｉ
Ｄ、１０１を示す。このＰＯＳ ＩＤは、解説のみの目
的で、その最下位バイトが０を持つように格納されたと
ころを示す。
【００３１】一例としての２バイトＰＯＳ ＩＤシステ
ムで現存のハードウェア及びソフトウエアとの互換性を
保持するためには、マルチカード・アダプタ（接続され
た子カードを持つアダプタ）及びマルチカード・プレー
ナ複合体システム（差し込み可能なプロセッサ複合体及
び／あるいはＩ／Ｏライザーを持つボード）もまたこの
システムにカードの各々の正当な組合わせに対して一意
の２バイトＰＯＳ ＩＤを提供することを要求される。
【００３２】可能な全ての組合わせに対して一意のＰＯ
Ｓ ＩＤを持つようにマルチカード・アダプタ及びプレ
ーナ複合体に対する要求される融通性を提供し、しか
も、構成及びセットアップ・コードの変更、あるいはど
のような組合わせが存在するかを決定するための論理遅
延の使用を要求しないようにするために、カードのある
一つの組合わせに対するＰＯＳ ＩＤは、本発明によれ
ば、複数のカード間で分割される。
【００３３】要求される組合わせタイプＰＯＳ ＩＤ分
割を遂行するための方法及び装置について以下に詳細に
説明される。ただし、どのように組合わせタイプ（及び
単一デバイス・タイプ）のＰＯＳ ＩＤが自動システム
構成、セットアップ等に使用されるかについては、本発
明の譲渡人と同一譲渡人の前述の特許文献が参照され
る。
【００３４】前述の如く、元のＰＯＳ ＩＤ概念はカー
ドタイプ当りに一つのＰＯＳ ＩＤと言う考えに基づ
く。この思想は、システム・プレーナ・ボードを識別す
るためのマイクロチャネル・アーキテクチュアＰＳ／２
システムにも使用される。
【００３５】さらに、前述のように、新しい設計戦略の
進展、及びアダプタ及びシステム・プレーナ・ボードの
両方の機能の増加とともに、マルチカード・アダプタ及
びプレーナ複合体の使用がますます増加している。当分
野におけるこのような技術の進歩から、いつまでもカー
ドタイプ当り一つのＰＯＳ ＩＤを使用するという思想
は、現存する様々なＰＯＳ ＩＤに基づく、組合わせの
位置を決定し、読み出し、これを識別するための決定コ
ードにますます大きな負担を掛ける。
【００３６】ＰＯＳ ＩＤの分割はこのような問題を解
決する。つまり、図２との関連で示される例によって図
解されるようにカードの任意の組合わせに対して一つの
組合わせタイプＰＯＳ ＩＤを使用することを可能にす
る。図２には、ＰＯＳ ＩＤ分割が複数の接続された子
カードを持つアダプタに対して示される。
【００３７】図２に示されるテーブルは、基本通信機能
を提供することを想定された主アダプタカード”Ａ”を
示す。子カード”１”から”４”は、アダプタ”Ａ”に
接続された場合、追加の機能を提供する。テーブルは、
各々のカード上にどのようなＩＤが存在するか、及びシ
ステムによって任意のアダプタ／子カードの組合わせが
問合わされたとき現われるＰＯＳ ＩＤを示す。一例と
して、”Ｆ”（１６進）は、子カードが存在しないこと
を示すために使用される。
【００３８】図２は、本発明に従って、システムに提供
されるＰＯＳ ＩＤが主アダプタカードに接続された子
カード（あるいは子カードの不在）によって決定され；
アダプタによるその組わせによってどのような機能が存
在するかの自己評価によって決定されるのではないこと
を示す。
【００３９】さらに、図２に示される本発明の図示され
た実施例によると、主アダプタカードには“ＡＢＣー”
の一つの２バイト値が割り当てられる。ここで、“−”
は主カードに接続された特定の子カード（存在する場
合）に基づいて修正された主アダプタカードＰＯＳ Ｉ
Ｄのフィールド部分を示す。こうして、本発明のこの一
例としての実施例によると、主アダプタカードに対する
２バイトＰＯＳ ＩＤ（ｎ＝２を持つ前述のｎ−バイト
ＰＯＳ ＩＤ）内の４ビット欄（つまり、ｍ＝４を持
つ前述のｍ−ビット欄）は、分割された組合わせタイプ
ＩＤの関数としてカード組合わせを正しく識別する組合
わせタイプＰＯＳ ＩＤを形成するように修正される。
【００４０】図３には、図２に示されるものの図形表現
が示される。カード３０１として示される主アダプタカ
ード“Ａ”は、カード上に格納されたＰＯＳ ＩＤの
“ＡＢＣ−”部分によって識別される。このカードタイ
プ（つまり、子カードが接続されてないタイプ）に対す
るＰＯＳ ＩＤは、“ＡＢＣＦ”である。ここでも、カ
ード３０１と関連するＩＤはその最下位バイトが０を持
つように格納されていることに注意する。編入された特
許文献に示されているように、カード３０１は、典型的
には、セットの事前にワイヤ接続されたドライバ回路を
使用してＩＤを生成する。
【００４１】主アダプタ回路３０１に接続されるセット
の子カード（図２に示されるテーブルからの子カード”
１”から”４”）は図３においては３０２から３０５ま
でに示される。子カード”１”（ユニット３０２）は、
１６進値”Ｅ”を”格納”（あるいは生成）するように
示される。これはカード３０１と結合されたカード３０
２を識別する（図２に示される）組合わせタイプＰＯＳ
ＩＤ”ＡＢＣＤ”の分割された部分に対応する。
【００４２】同様に、カード３０３（子カード”２”）
は１６進値”Ｄ”を”格納”するように示され；カード
３０４は、１６進値”Ｃ”を格納するように示され；そ
してカード３０５は１６進値”Ｂ”を格納するように示
される。
【００４３】図３に示される任意の子カードが主カード
と組合わせられ、結果としての組合わせタイプ ＰＯＳ
ＩＤ値は、図２との関連で前に示されたようにこの組
合わせを一意に記述する。
【００４４】ＰＯＳ ＩＤ分割概念は、最終的にそれら
が組み込まれるシステムによって自動的に識別されるプ
レーナ複合体の設計戦略にも適用できる。プレーナ複合
体は、単に、システムボード、プロセッサ複合体カード
及び／あるいはＩ／Ｏライザカードの組合わせである。
【００４５】マルチ分割ＰＯＳ ＩＤ（つまり、様々な
要素から形成されるが、ただし、各々が共通の要素、例
えば、システムボードを含む組合わせタイプＰＯＳ Ｉ
Ｄ）は、後に示されるように、（１）差し込まれた複数
の可能なＩ／Ｏライザカードの一つ；（２）接続された
複数の可能な二次カードの一つを持つ差し込まれた複数
の可能なプロセッサ複合体カードの一つを持つシステム
ボードを一意に識別するために使用される。
【００４６】解説の目的で、新たなシステムボードが二
つの新たなシステム内に使用されるように設計されるも
のと想定する。システム”Ａ”は卓上システムであり；
システム”Ｂ”は床に据え付けられるシステムである。
この二つのシステム間の差異は、パッケージング及びサ
ポートされるＩ／Ｏである（つまり、これらシステムは
異なるＩ／Ｏライザを含む）。
【００４７】さらに、システム”Ａ”及びシステム”
Ｂ”の両方とも、二つのモデル：つまり、２５ＭＨｚに
て動作するプロセッサ複合体を持つモデル”Ｃ”及び３
０ＭＨｚにて動作するプロセッサ複合体を持つモデル”
Ｄ”を持つものと想定する。モデル”Ｄ”はまた二次
“子”カード“Ｅ”上に接続されたオプションのプロセ
ッサと協力して動作するように設計される。
【００４８】上に説明の様々なシステム、モデル及びオ
プションをサポートするＰＯＳ ＩＤ分割が図４及び図
５に示される。
【００４９】システムボードには、この例においては、
“９−−−”の分割されたＰＯＳＩＤ値（全ての値は１
６進）が事前に割り当られ；システム“Ａ”に対するＩ
／Ｏライザカードには分割されたＰＯＳ ＩＤ値“−Ａ
−−”が事前に割り当てられ；システム“Ｂ”に対する
Ｉ／Ｏライザカードには分割されたＰＯＳ ＩＤ値”−
Ｂ−−”が事前に割り当てられ；プロセッサ複合体
“Ｃ”には分割されたＰＯＳ ＩＤ値“−−Ｃ−”が事
前に割り当てられ；プロセッサ複合体”Ｄ”には、分割
されたＰＯＳ ＩＤ値“−−Ｄ−”が事前に割り当てら
れ；そして二次カード“Ｅ”には、分割されたＰＯＳ
ＩＤ値“−−−Ｅ”が事前に割り当てられる。分割され
たＰＯＳ ＩＤ値の組合わせられる様々な要素へのこの
割り当てが図４に示される。
【００５０】図５はカードの様々な組合わせを図解し、
またいかにマルチ分割ＰＯＳ ＩＤ値が図５内にリスト
されるシステムタイプの組合わせの各々を一意に識別す
るために組み合わされるかを示す。ここでも、本発明の
一例としての実施例においては、組合わせタイプＰＯＳ
ＩＤの”Ｆ”の部分は、主あるいはシステムカードに
接続される任意のカードの不在を意味することに注意す
る。
【００５１】ここに示されるＰＯＳ ＩＤ分割の概念
は、任意のカードによるトータルＰＯＳ ＩＤの部分に
よって明示的に表わされるもの（explicit representat
ion ）に依存せず、また依存することを意図するもので
もない。例えば、子カードによって表わされる値は、主
アダプタカードあるいはプレーナー カード上のＰＯＳ
ＩＤ検索テーブル内の一つの位置を表わす。ＰＯＳ Ｉ
Ｄのこの暗黙の表現（implicit representation ）は、
可能なアダプタ／子カードあるいはプレーナ複合体組合
わせに非連続的なＰＯＳ ＩＤを割り当てることを可能
にする。
【００５２】この点をさらに明らかにし、また、カード
が結合されたとき、組合わせタイプＩＤを直接及び（例
えば、テーブル検索を介して）間接的に形成するための
一例としての手段を示すために、図６及び７の説明に入
る。
【００５３】図６は、本発明の一つの実施例に従って、
組合わせタイプＰＯＳ ＩＤを分割し、第二のカード
（例えば、子カード）と結合されたとき、第一のカード
（例えば、主アダプタカード）に割り当てられた分割Ｐ
ＯＳ ＩＤ値を修正し、結果として、分割された組合わ
せタイプＰＯＳ ＩＤを合成するために使用される装置
を示す。
【００５４】図７は、特定のカード組合わせと関連すべ
き組合わせタイプＰＯＳ ＩＤを間接的に決定するため
に使用される装置を示す。
【００５５】図６において、主カード５０１は、リンク
５０５（これらの１６個）を介してデータバス５１０に
結合される。主カードは、説明の目的上、”９Ａ−Ｃ”
のＰＯＳ ＩＤを持つものと想定される。対応するビッ
ト形式（１６進プレースホルダ当り４ビット）での表現
は１００１１０１０−−−−１１００である。
【００５６】主カード５０１はまた１６個の３状態ドラ
イバ（各々がドライバ５１５に類似する）；アドレス復
号及びドライバ制御論理（５１６）（これらの機能につ
いては、編入された文献において詳細に説明されてい
る）；ドライバ５１５の入力（５３５Ａ及び５３５Ｂ）
にハードワイヤーされたＰＯＳ ＩＤ番号（１００１１
０１０−−−−１１００）；子カードコネクタ（５１
７）；及び＋５ボルト（５１９）に繋れたセットのピン
（５１８）を含むように示される。ハードワイヤ接続さ
れたＰＯＳ ＩＤ番号（値）は、ドライバへの接続を５
３５Ａ及び５３５Ｂと示されるブロック内の（“１”に
対する）＋５ボルト及び（“０”に対する）アースに結
び付けることによって生成される。
【００５７】コネクタ５１７を介して主カード５０１に
接続される子カードが図６にカード５２５として示され
る。
【００５８】子カードが存在しない場合、アドレス復号
及びドライバ制御論理（５１６）がシステムからの”Ｐ
ＯＳ ＩＤ ＲＥＡＤ”を認識すると、これはドライバ
（５１５）を起動し、”９ＡＦＣ”がデータバス５１０
上にドライブされる。”Ｆ”は＋５ボルト（５１９）に
結ばれているように示されるピン５１８から来る。子カ
ード５２５が主カード５０１に差し込まれると、（”
Ｆ”に対応する）ビットパターン”１１１１”が、結果
的に、”０１１０”に変えられる。カード５２５は、ド
ライバ５３０及び５３３がアースに接続され；ドライバ
５３１及び５３２が＋５ボルト（ソース５９０）に接続
されることにより、欄”０１１０”を直接に生成するよ
うに示される。ＰＯＳ ＩＤ ＲＥＡＤ”が次に起こる
と、”９Ａ６Ｃ”がデータバス５１０上にドライブされ
る。
【００５９】組合わせタイプＰＯＳ ＩＤ”９Ａ６Ｃ”
は、カード５０１及び５２５間で分割され、カードが結
合されたとき、直接に合成される。
【００６０】図７には、組合わせタイプＰＯＳ ＩＤを
分割し、次に合成するためのもう一つの構成が示され
る。主カード６０１は、セットの３状態ドライバ（各々
がドライバ６１５に類似するこれらの１６個）及び各々
がリンク６０５に類似するセットのリンクを介してバス
６１０に結合するように示される。
【００６１】主カード６０１は、（図６の論理５１６に
類似する）アドレス復号及びドライバー制御論理６１
６；主カードに接続された任意のカードの関数として主
カードのＰＯＳ ＩＤを修正するために使用されるｍ−
ビット欄（あるいはビット組合わせ）の少なくとも一つ
（場合によっては複数）を格納する読出し専用メモリー
（ＲＯＭ）６１７；子カードコネクタ６１８；及び各々
が（ソース６２０のような）＋５ボルトソースに結合さ
れたセットのＲＯＭインデックス・ピン（６１９）を含
むように示される。
【００６２】コネクタ６１８を介して主カード６０１に
接続される子カードが図７にまたカード６２５として示
される。
【００６３】子カードがコネクタ６１８に差し込まれて
ないときは、インデックス・ピン（６１９）は”Ｆ（１
１１１）の値を持つ。解説の目的上、ＲＯＭ内のＰＯＳ
ＩＤ”９ＡＢＣ”が”Ｆ”にインデックスされているも
のと想定する。アドレス復号及びドライバ制御論理（６
１６）がシステムからの”ＰＯＳ ＩＤ ＲＥＡＤ”を
認識すると、これは、ドライバ６１５を起動し、”９Ａ
ＢＣ”がリンク６０５と類似するリンクを通じてデータ
バス６１０上に駆動される。
【００６４】子カード６２５がコネクタ６１８内に差し
込まれると、インデックス・ピン６１９は、子カード６
２５上に分割された値を取る。この例においては、子カ
ードＩＤ（実際には、カード６０１上のＲＯＭへのイン
デックス）は、カード６２５上に示されるドライバ（６
５０）によって、ブロック６７５内の論理の制御下にお
いて生成されるものと想定される。これらドライバが要
求されるＩＤを生成するためにどのようにアースあるい
は＋５ボルトに接続されるかの例は既に図５の説明との
関連で示された。
【００６５】ここでも解説の目的上、ＰＯＳ ＩＤ ”
ＣＤＥＦ”がドライバ６５０を介して提供される子カー
ドＩＤの値にＲＯＭ内においてインデックスされるもの
と想定する。”ＰＯＳ ＩＤ ＲＥＡＤ”が次に起こる
と、”ＣＤＥＦ”がカード６０１を介してデータバス６
１０上にドライバされる。
【００６６】この組合わせタイプＰＯＳ ＩＤ”ＣＤＥ
Ｆ”はカード６０１及び６２５間で分割され、カードが
結合されたとき間接的に合成される。
【００６７】当業者においては、ＰＯＳ ＩＤ分割が単
一の主カードに接続された一つあるいは複数のカードの
組み合わされたカードの積み重ね（２、３あるいはそれ
以上の層）を含む様々なカードの組合わせを識別するた
めに使用できることを容易に理解できるものである。
【００６８】以上、本発明の目的の全てを満たす方法及
び装置について説明したが、当業者においては、上の記
述が単に図解及び説明のためのものであることを認識で
きるものである。本発明を開示される形式に制限する意
図は全くなく、上記の教示から多くの修正及び変形が可
能なことは明白である。
【００６９】例えば、ＰＯＳ ＩＤ分割の概念は、分割
境界を特定のビット数に制限するものではない。示され
た例は、４ビット分割を使用して単純化されたが、異な
る可能な組合わせの一意的な識別が維持される限り任意
の数の分割が可能である。
【００７０】ここに示された実施例及び例は本発明の原
理、及びこの実際的な用途を最もうまく説明し、これに
よって、当業者が本発明を目標とされる特定の用途に合
った様々な実施例にて最も良く利用できるように示され
たものである。
【００７１】
【発明の効果】本発明によれば、マルチカード・デバィ
ス組合せを自動的に識別するための方法および装置を提
供することができる。
【図面の簡単な説明】
【図１】市販のシステム、例えば、ＩＢＭ ＰＳ／２
モデル７０ パーソナルコンピュータ内で使用される一
例としての２バイト ＰＯＳ ＩＤ構成を示す。
【図２】本発明の好ましい実施態様に従うＰＯＳ ＩＤ
分割の例をテーブル形式で示す図表。
【図３】図２に示されるテーブル内に示されるＩＤと対
応する分割組合わせタイプ ＰＯＳ ＩＤを持つ主アダ
プタカード及び４つの子カードの一例を示す説明図。
【図４】システムボードがＩ／Ｏライザカード、プロセ
ッサ複合体カード及び二次カードといかに組み合わされ
るか（あるいは組み合わされないか）の様々な組合わせ
を示すために分割されたＰＯＳ ＩＤのもう一つの例を
テーブル形式で示す図表。
【図５】システムボードがＩ／Ｏライザカード、プロセ
ッサ複合体カード及び二次カードといかに組み合わされ
るか（あるいは組み合わされないか）の様々な組合わせ
を示すために分割されたＰＯＳ ＩＤのもう一つの例を
テーブル形式で示す図表。
【図６】本発明の一つの実施態様に従う組合わせタイプ
ＰＯＳ ＩＤを分割し、第一のカード（例えば、主アダ
プタカード）に割り当てられた分割ＰＯＳ ＩＤ値を第
二のカード（例えば、子カード）と結合されたとき、分
割された組合わせタイプＰＯＳ ＩＤを結果として合成
し（そしてシステムに供給できるように）直接に修正す
るために使用される装置の構成図。
【図７】特定のカード組合わせと関連されるべき組合わ
せタイプＰＯＳ ＩＤを間接的に決定するために使用さ
れる装置の構成図。
【符号の説明】
１００，３０１ アダプタカード １０１ ＰＯＳ ＩＤ ３０２，３０３，３０４，３０５ 子カード ５０１，６０１ 主カード ５０５，６０５ リンク ５１０，６１０ データバス ５１５，６１５ ドライバ ５１６，６１６ トライバ制御論理
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ、チェスター、ピーターソン アメリカ合衆国テキサス州、ラウンド、ロ ック、プリムローズ、トレイル、2107 (72)発明者 ジェームズ、デール、トーチトン アメリカ合衆国フロリダ州、ダビー、サウ スウェスト、トウェンティーフォー、スト リート、8191 (72)発明者 ウェンデル、グレン、ボイグト アメリカ合衆国テキサス州、オースチン、 ダバル、ロード、ナンバー、2520、3220 (72)発明者 グレゴリー、マイケル、ブラナ アメリカ合衆国テキサス州、オースチン、 モラド、サークル、ナンバー、721、10610

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】プログラマブル・オプション選択（ＰＯ
    Ｓ）ＩＤ値を使用して自動システム構成及びセットアッ
    プが遂行される複数のカードから構成される少なくとも
    一つのデバイスを含むコンピュータシステムを動作する
    方法において、前記方法が： （ａ）前記複数のカード間で前記複数のカードを組合わ
    せることによって形成されるマルチカード・デバイスと
    関連する一意の事前に定義された組合わせタイプＰＯＳ
    ＩＤ値を分割するステップ；及び （ｂ）前記複数のカードが結合されるたびに前記分割さ
    れたＰＯＳ ＩＤ値を合成するステップを含むことを特
    徴とする方法。
  2. 【請求項２】前記マルチカード・デバイスと関連する合
    成されたＰＯＳ ＩＤ値を選択的に出力し、これによっ
    て前記マルチカード・デバイス組合わせを前記システム
    の他の部分として識別するステップがさらに含まれるこ
    とを特徴とする請求項１に記載の方法。
  3. 【請求項３】前記分割ステップがさらに： （ａ）前記事前に定義された組合わせタイプＰＯＳ Ｉ
    Ｄ値の最初の部分を前記複数のカードの第一のカード上
    に格納するステップ；及び （ｂ）前記事前に定義された組合わせタイプＰＯＳ Ｉ
    Ｄ値の第二の部分を前記複数のカードの第二のカード上
    に格納するステップを含むことを特徴とする請求項１に
    記載の方法。
  4. 【請求項４】前記合成ステップがさらに前記第一及び第
    二のカードが結合される度に前記事前に定義された組合
    わせタイプＰＯＳ ＩＤ値の前記格納された第一と第二
    の部分を結合するステップがさらに含まれることを特徴
    とする請求項３に記載の方法。
  5. 【請求項５】前記合成ステップがさらに： （ａ）前記複数のカードの第一のカード上に位置する第
    一の出力手段を介して、前記第一と第二のカードが結合
    されたとき、少なくとも一部が前記複数のカードの第二
    のカードによって提供される制御信号に応答して、所定
    の組合わせタイプＰＯＳ ＩＤ値を生成するステップ；
    及び （ｂ）前記複数のカードの第二のカード上に位置する第
    二の出力手段を介して前記制御信号の少なくとも一部を
    生成するステップを含むことを特徴とする請求項１に記
    載の方法。
  6. 【請求項６】前記分割ステップがさらに前記第一のカー
    ド上にセットの事前に定義された組合わせタイプＰＯＳ
    ＩＤ値を格納するステップを含むことを特徴とする請
    求項５に記載の方法。
  7. 【請求項７】前記合成ステップがさらに前記制御信号に
    応答して前記第一のカード上に格納されたセットの値か
    ら所定の組合わせタイプＰＯＳ ＩＤ値を選択的に検索
    及び出力するステップを含むことを特徴とする請求項６
    に記載の方法。
  8. 【請求項８】自動システム構成及びセットアップがプロ
    ラマブル・オプション選択（ＰＯＳ）ＩＤ値を介して遂
    行される複数のカードから構成される少なくとも一つの
    デバイスを含むコンピュータシステムにおいて、前記シ
    ステムが： （ａ）前記複数のカード間で前記複数のカードを結合す
    ることによって形成されるマルチカード・デバイスと関
    連する一意の事前に定義された組合わせタイプＰＯＳ
    ＩＤ値を分割するための手段； （ｂ）前記複数のカードが結合される度に前記分割され
    たＰＯＳ ＩＤ値を合成するための手段；及び （ｃ）前記マルチカード・デバイスと関連する合成され
    たＰＯＳ ＩＤ値を選択的に出力し、これによって前記
    システムの他の部分に前記マルチカード・デバイスの組
    合わせを識別するための手段を含むことを特徴とするシ
    ステム。
  9. 【請求項９】前記分割するための手段がさらに： （ａ）前記複数のカードの第一のカード上に位置する前
    記事前に定義された組合わせタイプＰＯＳ ＩＤ値の第
    一の部分を格納するための手段；及び （ｂ）前記複数のカードの第二のカード上に位置する前
    記事前に定義された組合わせタイプＰＯＳ ＩＤ値を格
    納するための手段を含むことを特徴とする請求項８のシ
    ステム。
  10. 【請求項１０】前記合成手段がさらに前記第一のカード
    上に位置する前記第一のセットのドライバの出力を前記
    第一と第二のカードが結合される度に前記第二のセット
    のドライバの出力と直接に結合するための手段を含むこ
    とを特徴とする請求項９に記載のシステム。
  11. 【請求項１１】前記合成手段がさらに： （ａ）前記複数のカードの第一のカードと第二のカード
    が結合されたとき、少なくとも一部が前記複数のカード
    の前記第二のカードによって提供される制御信号に応答
    して、所定の組合わせタイプＰＯＳ ＩＤ値を生成する
    ための、前記複数のカードの第一のカード上に位置する
    第一の出力手段；及び （ｂ）前記制御信号の前記一部を生成し、これによっ
    て、少なくとも前記第一及び第二のカード間で、前記組
    合わせタイプＰＯＳ ＩＤを分割するための、前記複数
    のカードの第二のカード上に位置する第二の出力手段を
    含むことを特徴とする請求項８に記載のシステム。
  12. 【請求項１２】前記分割手段がさらに前記第一のカード
    上に位置するセットの事前に定義された組合わせタイプ
    ＰＯＳ ＩＤ値を格納するための記憶手段を含むことを
    特徴とする請求項１１に記載のシステム。
  13. 【請求項１３】前記合成手段がさらに前記第一のカード
    上に位置する少なくとも一部前記第二のカードによって
    供給されるインデックス値に応答して前記第一のカード
    上に格納された前記セットの値から所定の組合わせタイ
    プＰＯＳ ＩＤ値を選択的に検索及び出力するための手
    段を含むことを特徴とする請求項１２に記載のシステ
    ム。
  14. 【請求項１４】前記制御信号が前記記憶手段にアクセス
    するためのインデックス値として使用されることを特徴
    とする請求項１３に記載のシステム。
  15. 【請求項１５】前記記憶手段がさらに読み出し専用メモ
    リ（ＲＯＭ）から構成されることを特徴とする請求項１
    ３に記載のシステム。
  16. 【請求項１６】コンピュータシステム内のマルチカード
    ・デバイスの識別を助けるための装置において、前記シ
    ステムによってサポートされる各々のマルチカード・デ
    バイスがそれに割り当てられた事前に指定されたハード
    ウエア・デバイスＩＤ値を持ち、前記装置が： （ａ）前記マルチカード・デバイス内の複数のカードの
    第一のカード上に与えられたマルチカード・デバイスＩ
    Ｄ値の第一の分割された部分を格納するための手段；及
    び （ｂ）前記第一のカードと第二のカードが結合される度
    に前記ＩＤ値の前記第一の分割された部分と前記マルチ
    カード・デバイス内の複数のカードの第二のカード上の
    前記ＩＤ値の第二の分割された部分とを選択的に結合す
    るための手段を含むことを特徴とする装置。
  17. 【請求項１７】前記マルチカード・デバイスが主アダプ
    タカード及び少なくとも一つの子カードから構成される
    ことを特徴とする請求項１６に記載の装置。
  18. 【請求項１８】コンピュータシステム内のマルチカード
    ・デバイスの識別を助けるための装置において、前記シ
    ステムによってサポートされる各々のマルチカード・デ
    バイスがそれに割り当られた事前に指定されたハードウ
    エア・デバイスＩＤ値を持ち、前記装置が： （ａ）第一のカードタイプＩＤ値を前記マルチカード・
    デバイス内の複数のカードの第一のカード上に格納する
    ための手段； （ｂ）前記カードタイプＩＤ値を前記システムに、前記
    第一のカードが他の任意のカードと結合されることなく
    それに接続されている限り、選択的に出力するための手
    段；及び （ｃ）前記第一のカードが少なくとも一つの他のカード
    と結合され、与えられたマルチ カード組合わせが形成
    される度に、前記カードタイプＩＤ値を前記与えられた
    マルチ カード組合わせに割り当てられた事前に指定さ
    れた組わせタイプＩＤ値と交換するための手段を含むこ
    とを特徴とする装置。
  19. 【請求項１９】前記マルチカード・デバイスが主アダプ
    タカード及び少なくとも一つの子カードから構成される
    ことを特徴とする請求項１８の装置。
  20. 【請求項２０】コンピュータシステム内のマルチカード
    ・デバイスの識別を助けるための方法において、前記シ
    ステムによってサポートされる各々のマルチカード・デ
    バイスがそれに割り当てられた事前に指定されたハード
    ウエア・デバイスＩＤ値を持ち、前記方法が： （ａ）与えられたマルチカード・デバイスＩＤ値の第一
    の分割された部分を前記マルチカード・デバイス内の複
    数のカードの第一のカード上に格納するステップ；及び （ｂ）前記第一のカードと第二のカードが結合される度
    に前記ＩＤ値の前記第一の分割された部分を前記マルチ
    カード・デバイス内の前記複数のカードの第二のカード
    上の前記ＩＤ値の第二の分割された部分と選択的に結合
    するステップを含むことを特徴とする方法。
  21. 【請求項２１】コンピュータシステム内のマルチカード
    ・デバイスの識別を助けるための方法において、前記シ
    ステムによってサポートされる各々のマルチカード・デ
    バイスがそれに割り当てられた事前に指定されたハード
    ウエア・デバイスＩＤ値を持ち、前記方法が： （ａ）前記マルチカード・デバイス内の複数のカードの
    第一のカード上に第一のカードタイプＩＤ値を格納する
    ステップ； （ｂ）前記第一のカードが任意の他のカードと結合され
    ることなく前記システムに接続されている限り、前記カ
    ードタイプＩＤ値を前記システムに選択的に出力するス
    テップ；及び （ｃ）前記第一のカードが少なくとも一つの他のカード
    と結合されあるマルチカード組合わせが形成される度に
    前記カードタイプＩＤ値を前記あるマルチカード組合わ
    せに指定された事前に割り当てられた組合わせタイプＩ
    Ｄ値と交換するステップを含むことを特徴とする方法。
  22. 【請求項２２】マルチカード・デバイス及び関連する周
    辺デバイスをコンピュータシステムに結合するために使
    用される複数のＩ／Ｏスロットの一つに差し込み可能な
    少なくとも一つのマルチカード・デバイスを含むコンピ
    ュータシステムにおいて、前記システムが： （ａ）前記マルチカード・デバイス組合わせ及び関連す
    る周辺デバイスを一意的に識別する一組の識別信号を前
    記コンピュータシステムに送信するための手段；及び （ｂ）前記マルチカード・デバイス組合わせ内に含まれ
    るカード間で前記セットの一意の識別信号を分割するた
    めの手段を含むことを特徴とするシステム。
  23. 【請求項２３】前記一組の識別信号を送信する手段が一
    組のトライステートドライバを有することを特徴とする
    請求項２２に記載のシステム。
  24. 【請求項２４】少なくとも一つの差し込み可能なプロセ
    ッサ複合体と結合されたシステム・ボードを含む少なく
    とも一つのマルチカード・プレーナ複合体を含むコンピ
    ュータシステムにおいて、前記システムが： （ａ）前記少なくとも一つのマルチカード・プレーナ複
    合体の与えられた一つ内に含まれるカード間で前記与え
    られたマルチカード・プレーナ複合体と関連する一意の
    事前に定義された組合わせタイプＰＯＳ ＩＤ値を分割
    するための手段；及び （ｂ）前記与えられたマルチカード・プレーナ複合体内
    に含まれるシステムボードが前記与えられたマルチカー
    ド・プレーナ複合体内に含まれる少なくとも一つの差し
    込み可能プロセッサ複合体と結合される度に前記分割さ
    れたＰＯＳ ＩＤ値を合成するための手段を含むことを
    特徴とするシステム。
  25. 【請求項２５】少なくとも一つのＩ／Ｏライザと結合さ
    れたシステムボードを含む少なくとも一つのマルチカー
    ド・プレーナ複合体を含むコンピュータシステムにおい
    て、前記システムが： （ａ）前記少なくとも一つのマルチカード・プレーナ複
    合体の与えられた一つ内に含まれるカード間で前記与え
    られたマルチカード・プレーナ複合体と関連する一意の
    事前に定義された組合わせタイプＰＯＳ ＩＤ値を分割
    するための手段；及び （ｂ）前記与えられたマルチカード・プレーナ複合体内
    に含まれるシステムボードが前記与えられたマルチカー
    ド・プレーナ複合体内に含まれる少なくとも一つのＩ／
    Ｏライザーと結合される度に前記分割されたＰＯＳ Ｉ
    Ｄ値を合成するための手段を含むことを特徴とするシス
    テム。
  26. 【請求項２６】少なくとも一つのＩ／Ｏライザ及び少な
    くとも一つのプロセッサ複合体と結合されたシステムボ
    ードを含む少なくとも一つのマルチカード複合体を含む
    コンピュータシステムにおいて、前記システムが： （ａ）前記少なくとも一つのマルチカード・プレーナ複
    合体の与えられた一つ内に含まれるカード間で前記与え
    られたマルチカード・プレーナ複合体と関連する一意の
    事前に定義された組合わせタイプＰＯＳ ＩＤ値を分割
    するための手段；及び （ｂ）前記与えられたマルチカード・プレーナ複合体内
    に含まれるシステムボードが前記与えられたマルチカー
    ド・プレーナ複合体内に含まれる前記少なくとも一つの
    Ｉ／Ｏライザ及び前記少なくとも一つのプロセッサ複合
    体と結合されたとき前記分割されたＰＯＳ ＩＤ値を合
    成するための手段を含むことを特徴とするシステム。
JP3329140A 1991-02-22 1991-12-12 コンピュータシステムおよびその動作方法 Expired - Lifetime JPH0823856B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US65966191A 1991-02-22 1991-02-22
US659661 1991-02-22

Publications (2)

Publication Number Publication Date
JPH0736817A JPH0736817A (ja) 1995-02-07
JPH0823856B2 true JPH0823856B2 (ja) 1996-03-06

Family

ID=24646268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3329140A Expired - Lifetime JPH0823856B2 (ja) 1991-02-22 1991-12-12 コンピュータシステムおよびその動作方法

Country Status (2)

Country Link
US (1) US5530887A (ja)
JP (1) JPH0823856B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732280A (en) * 1994-07-15 1998-03-24 International Business Machines Corp. Method and apparatus for dynamically assigning programmable option select identifiers
JPH08123917A (ja) * 1994-09-02 1996-05-17 Mitsubishi Electric Corp Ｉｃカード及びｉｃカードシステム
US5815682A (en) * 1994-12-13 1998-09-29 Microsoft Corporation Device independent modem interface
US5948091A (en) * 1995-12-01 1999-09-07 Texas Instruments Incorporated Universal digital display interface
US5948087A (en) * 1996-12-16 1999-09-07 Nexar Technologies, Inc. Computer architecture having platform-dependent and platform-independent boards forming the motherboard
US6055600A (en) * 1996-12-19 2000-04-25 International Business Machines Corporation Method and apparatus for detecting the presence and identification of level two cache modules
KR100216870B1 (ko) 1997-05-28 1999-09-01 윤종용 컴퓨터의 바이오스 공용 장치 및 공용 방법
US6119185A (en) * 1997-11-25 2000-09-12 Ncr Corporation Computer system configuration apparatus and method that performs pre-assignment conflict analysis
US6573620B1 (en) * 1997-12-31 2003-06-03 Intel Corporation Method and apparatus for automatically identifying a central processing unit
EP0933711B1 (de) * 1998-01-29 2006-12-20 Infineon Technologies AG Anordnung und Verfahren zum Bereitstellen von Daten zur Charakterisierung von verschiedenen Einheiten an einem Bussystem
US6059842A (en) * 1998-04-14 2000-05-09 International Business Machines Corp. System and method for optimizing computer software and hardware
US6356959B1 (en) * 1998-07-21 2002-03-12 Gateway, Inc. Stackable PCI peripheral devices
US6170056B1 (en) * 1998-09-09 2001-01-02 At&T Corp. Method and apparatus for identifying a computer through BIOS scanning
US6314482B1 (en) * 1999-03-19 2001-11-06 International Business Machines Corporation Method and system for indexing adapters within a data processing system
US6275884B1 (en) * 1999-03-25 2001-08-14 International Business Machines Corporation Method for interconnecting components within a data processing system
US6611912B1 (en) * 2000-02-04 2003-08-26 Advanced Micro Devices, Inc. Method and apparatus having a system BIOS write configuration data of a riser card to a controller configuration space when connecting the riser card to a motherboard
US6789148B1 (en) * 2000-06-06 2004-09-07 Crystal Group Inc. Single extender card method and system for troubleshooting a personal computer
US6725291B2 (en) * 2002-01-18 2004-04-20 Key Technology Corporation Detection method used in adaptor capable of inserting various kinds of memory cards
US7478229B2 (en) * 2003-03-11 2009-01-13 Hewlett-Packard Development Company, L.P. Apparatus and methods for device configuration and management
US7693811B2 (en) * 2006-02-28 2010-04-06 International Business Machines Corporation Generating unique identifiers for logical partitions
US7631176B2 (en) * 2006-07-24 2009-12-08 Standard Microsystems Corporation Resistor/capacitor based identification detection
US7840732B2 (en) * 2006-09-25 2010-11-23 Honeywell International Inc. Stacked card address assignment
US10436838B2 (en) * 2017-03-23 2019-10-08 Intel Corporation Automated semiconductor platform testing
US11790372B2 (en) 2019-07-26 2023-10-17 Stripe, Inc. Architectures, systems, and methods for card based transactions
US20210390070A1 (en) * 2020-06-16 2021-12-16 Hewlett Packard Enterprise Development Lp Universal industrial i/o interface bridge

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE31318E (en) * 1973-09-10 1983-07-19 Computer Automation, Inc. Automatic modular memory address allocation system
US3898631A (en) * 1973-12-13 1975-08-05 Ibm Storage indicator
JPS55110355A (en) * 1979-02-16 1980-08-25 Toshiba Corp Memory board and selection system for it
US4281392A (en) * 1979-05-01 1981-07-28 Allen-Bradley Company Memory circuit for programmable machines
US4266285A (en) * 1979-06-28 1981-05-05 Honeywell Information Systems, Inc. Row selection circuits for memory circuits
JPS57101957A (en) * 1980-12-17 1982-06-24 Hitachi Ltd Storage control device
US4670855A (en) * 1982-02-24 1987-06-02 Digital Equipment Corporation Interchangeable interface circuit structure
US4556953A (en) * 1982-02-24 1985-12-03 Caprio A Ronald Interchangeable interface circuitry arrangements for use with a data processing system
US4566082A (en) * 1983-03-23 1986-01-21 Tektronix, Inc. Memory pack addressing system
US4545010A (en) * 1983-03-31 1985-10-01 Honeywell Information Systems Inc. Memory identification apparatus and method
US4679167A (en) * 1983-07-29 1987-07-07 Hewlett-Packard Company Apparatus for locating a memory module within a memory space
US4683550A (en) * 1984-07-30 1987-07-28 Burr-Brown Corporation Personal computer instrumentation system including carrier board having bus-oriented plug-in instrumentation modules
US4970644A (en) * 1987-01-02 1990-11-13 Schlumberger Technology Corporation Reconfigurable well logging system
US4899272A (en) * 1987-10-23 1990-02-06 Chips & Technologies, Inc. Addressing multiple types of memory devices
US5034882A (en) * 1987-11-10 1991-07-23 Echelon Corporation Multiprocessor intelligent cell for a network which provides sensing, bidirectional communications and control
US5067105A (en) * 1987-11-16 1991-11-19 International Business Machines Corporation System and method for automatically configuring translation of logical addresses to a physical memory address in a computer memory system
US5148389A (en) * 1988-04-05 1992-09-15 Convergent Technologies, Inc. Modular expansion bus configuration
US5111423A (en) * 1988-07-21 1992-05-05 Altera Corporation Programmable interface for computer system peripheral circuit card
US4956852A (en) * 1988-08-30 1990-09-11 Universal Data Systems, Inc. Method for remote configuration of a modem
US4999805A (en) * 1988-09-09 1991-03-12 Compaa Computer Corporation Extended input/output circuit board addressing system
US5138706A (en) * 1989-02-21 1992-08-11 Compaq Computer Corporation Password protected enhancement configuration register for addressing an increased number of adapter circuit boards with target machine emulation capabilities
US5179558A (en) * 1989-06-22 1993-01-12 Digital Equipment Corporation Routing apparatus and method for high-speed mesh connected local area network
US5201038A (en) * 1989-12-06 1993-04-06 Videologic Limited Address bus for stackable computer board connectors
US5287531A (en) * 1990-10-31 1994-02-15 Compaq Computer Corp. Daisy-chained serial shift register for determining configuration of removable circuit boards in a computer system

Also Published As

Publication number Publication date
US5530887A (en) 1996-06-25
JPH0736817A (ja) 1995-02-07

Similar Documents

Publication Publication Date Title
JPH0736817A (ja) コンピュータシステムおよびその動作方法
US6347367B1 (en) Data bus structure for use with multiple memory storage and driver receiver technologies and a method of operating such structures
JP4086472B2 (ja) システム・コンフィギュレーションを決定するための方法、システム、及びプログラム
US5261077A (en) Configurable data path arrangement for resolving data type incompatibility
US6438625B1 (en) System and method for automatically identifying slots in a backplane
US4780812A (en) Common memory system for a plurality of computers
US5043877A (en) Architecture converter for slave elements
US11409679B2 (en) System component and use of a system component
US5796750A (en) Method for programming a programmable logic device in an automatic tester
US5375218A (en) DMA channel control apparatus capable of assigning independent DMA transfer control line to respective expansion slots
JPS63116258A (ja) デ−タ処理システム
US5450552A (en) Expanded address bus system for providing address signals to expanding devices
JPH03204749A (ja) プログラマブルコネクタ装置
EP0357342A1 (en) Processor array system
US5640594A (en) Method and system for assigning peripheral device addresses
JPS6112304B2 (ja)
KR100876208B1 (ko) 디바이스 식별
US5159674A (en) Method for supplying microcommands to multiple independent functional units having a next microcommand available during execution of a current microcommand
US5263141A (en) Microprocessor with an exclusive address terminal for selecting at least one part of a peripheral device
JP3477306B2 (ja) 拡張入出力インターフェイス
WO1992008231A1 (en) Rom patch device
DE60122968T2 (de) Rekonfigurierbare Speicherabbildung für ein System auf einem Chip
US6711658B2 (en) Architecture and configuring method for a computer expansion board
JP3220026B2 (ja) マスタスレーブ自動設定システム
JPS60207918A (ja) プログラマブルコントロ−ラ