JPH0824111B2 - 半導体デバイスの接触部形成方法 - Google Patents

半導体デバイスの接触部形成方法

Info

Publication number
JPH0824111B2
JPH0824111B2 JP5179854A JP17985493A JPH0824111B2 JP H0824111 B2 JPH0824111 B2 JP H0824111B2 JP 5179854 A JP5179854 A JP 5179854A JP 17985493 A JP17985493 A JP 17985493A JP H0824111 B2 JPH0824111 B2 JP H0824111B2
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
silicon
doped
undoped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5179854A
Other languages
English (en)
Other versions
JPH06112152A (ja
Inventor
レール ジークフリート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH06112152A publication Critical patent/JPH06112152A/ja
Publication of JPH0824111B2 publication Critical patent/JPH0824111B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4451—Semiconductor materials, e.g. polysilicon

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Conductive Materials (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は半導体デバイスのため
の導電性接触部の形成方法に関し、特に集積回路のよう
な半導体デバイスのためのキャップ付き縁無し接触部の
形成方法に関する。
【０００２】
【従来の技術】半導体デバイスの接触部は基体又は基体
中の導電性領域に対し電気的接触を形成するような半導
体基体表面上の導電性領域である。キャップ付き接触部
は絶縁材料により完全に囲まれている接触部である。縁
無し接触部は半導体デバイスの絶縁領域又はゲート領域
の上に重なる接触部である。ＤＲＡＭのような高密度の
集積回路に対してこの種のキャップ付き縁無し接触部
は、特に等倍露光製造方法において非常に困難である。
しかしながらこの種の接触部はＤＲＡＭのような高密度
の集積回路に必要である。特に転送トランジスタから記
憶電極への内部節点接触にはかかるキャップ付き縁無し
接触部が必要である。例えばＤＲＡＭメモリ中でビット
線により要求されるように、キャップは別の導電性層が
接触領域を横切ることができるようにするために必要で
ある。キャップ付き縁無し接触部を形成するための一つ
の技術はドープされた多結晶シリコンの接触部を形成す
ることである。ドープされた多結晶シリコン接触部領域
はドープされていない（真性の）多結晶シリコンの孔の
中に形成される。ドープされていない多結晶シリコンは
重ね合わせ又は縁無し性を可能にするためにゲート被覆
部又は絶縁部に対し選択的に容易にエッチングすること
ができる。しかしながらその際ドープされていない多結
晶シリコンを除去して二酸化シリコンのような低い比誘
電率の絶縁材料と置き替えなければならない。ドープさ
れた多結晶シリコン接触部領域を損なうことなくドープ
されていない多結晶シリコンを除去するための標準マス
キング装置は、制御が困難であるか又は特殊な選択性エ
ッチング剤を必要とする。
【０００３】
【発明が解決しようとする課題】この発明の課題は、実
行が比較的簡単でありかつ製造過程で容易に用いること
ができるような、ドープされた多結晶シリコンから成る
キャップ付き縁無し接触部を形成する方法を提供するこ
とにある。
【０００４】
【課題を解決するための手段】この課題はこの発明に基
づき、基体の表面上にドープされていない多結晶シリコ
ンの層を形成する工程と、ドープされていない多結晶シ
リコン層を貫き基体の表面へ至る孔を形成する工程と、
ドープされた多結晶シリコンによりこの孔を充填する工
程と、ドープされた多結晶シリコン及びドープされてい
ない多結晶シリコン上に二酸化シリコンの層を成長さ
せ、この二酸化シリコン層はドープされた多結晶シリコ
ン上ではドープされていない多結晶シリコン上より厚く
する工程と、ドープされていない多結晶シリコン上から
すべての二酸化シリコンを除去し、ドープされた多結晶
シリコン上には二酸化シリコンの部分を残す工程と、ド
ープされていない多結晶シリコン層を除去する工程とを
含むことを特徴とする半導体材料の基体上に半導体デバ
イスの導電性接触部を形成する方法により解決される。
【０００５】またこの課題はこの発明に基づき、ドープ
されていない多結晶シリコンの層を基体の表面上に析出
する工程と、ドープされていない多結晶シリコン層を貫
き基体の表面へ至る孔を形成する工程と、窒化シリコン
の層により孔の側壁を被覆する工程と、ドープされた多
結晶シリコンにより孔の残部を充填する工程と、ドープ
された多結晶シリコン上ではドープされていない多結晶
シリコン上より厚い二酸化シリコンの層を成長させるた
めに酸化性雰囲気中でドープされた及びドープされてい
ない多結晶シリコンを加熱する工程と、ドープされてい
ない多結晶シリコン上の二酸化シリコン層の部分を除去
し、ドープされた多結晶シリコン上の二酸化シリコン層
の部分を残すように二酸化シリコン層をエッチングする
工程と、ドープされていない多結晶シリコンを除去する
工程と、ドープされた多結晶シリコンを囲んで基体表面
上に誘電体材料の層を形成する工程とを含むことを特徴
とする半導体材料の基体表面に導電性接触部を形成する
方法によっても解決される。
【０００６】この発明の一つの特徴は、二酸化シリコン
の自己整合形マスキング層がドープされた多結晶シリコ
ン上に形成されるようにした、ドープされていない多結
晶シリコンの孔の中にドープされた多結晶シリコンの縁
無し接触部を形成する方法を指向している。このことは
ドープされた及びドープされていない両多結晶シリコン
上に二酸化シリコンを熱的に成長させることにより達成
され、その際二酸化シリコン層の厚さはドープされた多
結晶シリコン上ではドープされていない多結晶シリコン
上より厚くなる。そしてドープされていない多結晶シリ
コン上の二酸化シリコンの薄い方の部分はエッチングに
より容易に除去することができ、他方ではドープされた
多結晶シリコン上の二酸化シリコンの部分を依然として
残す。
【０００７】
【実施例】次にこの発明に基づく接触部形成方法の一実
施例の各工程における半導体デバイスの要部断面図によ
り、この発明を詳細に説明する。
【０００８】図１には、縁無し接触部を形成するための
この発明に基づく方法の一実施例の第１の工程後に生じ
るＭＯＳ電界効果トランジスタの要部断面図が示されて
いる。トランジスタ１０は表面１４を有する単結晶シリ
コンのような半導体材料の基体１２を備える。表面１４
の一部上には導電性多結晶シリコンのような導電性材料
のゲート１６が設けられている。ゲート１６は一般に二
酸化シリコンから成る薄いゲート絶縁層１８により表面
１４から絶縁されている。ゲート１６は一般に二酸化シ
リコンから成る被覆層１７により覆われ、また各側面に
沿って一般に同じく二酸化シリコンから成る側壁スペー
サ１９を有する。基体１２中にかつ表面１４の下に所望
の導電形のソース及びドレーン領域２０、２２が設けら
れている。ソース及びドレーン領域２０、２２はゲート
１６の両側に分かれている。説明のためにトランジスタ
１０はｐ導電形の基体を有するｎチャネル絶縁ゲート電
界効果トランジスタであり、ソース及びドレーン領域２
０、２２はそれぞれｎ導電形である。この発明に基づく
方法を領域２２に対する接触部を形成することに関して
説明する。しかしながらこの発明に基づく方法は、両領
域２０、２２又はアメリカ合衆国特許第4927779 号明細
書に記載の形式の埋め込み形コンデンサのような基体１
２中に形成された別の領域に対し、接触部を形成するた
めに用いることができる。
【０００９】この発明に基づく方法の第１の工程は、ド
ープされていない（真性の）多結晶シリコン層２４を基
体表面１４及びゲート１６上に析出することである。こ
のことは、基体１２がシランのようなシリコンを含むガ
スにさらされ、ガスを分解し表面１４上に多結晶シリコ
ンを析出するために加熱されるような、よく知られた化
学蒸着法により達成することができる。ホトレジストの
ようなマスキング層２６が多結晶シリコン層２４上に被
覆される。標準のホトリソグラフィー技術を用いてマス
キング層２６は、接触部を形成しようとする基体表面１
４の領域上に孔２８を設けられる。そして多結晶シリコ
ン層２４の露出した部分は、領域２２の一部を含む表面
１４の部分まで下向きに貫通する孔３０を形成するため
に、適当なエッチング剤を用いて除去される。
【００１０】図２には、この発明に基づく方法の第２の
工程後のトランジスタ１０の要部断面図が示されてい
る。マスキング層２６は適当な溶剤を用いて除去され、
そして孔３０の側壁が窒化シリコン又は他の絶縁材料の
層３２により被覆される。このことは、多結晶シリコン
層２４、孔３０の側壁及び孔３０の底の基体表面１４の
露出された領域上に、窒化シリコンの層を析出すること
により達成される。そして多結晶シリコン層２４及び孔
３０の底の基体表面１４上に存在する窒化シリコン層の
部分が、プラズマエッチングのような異方性エッチング
により除去される。これにより孔３０の側壁上の窒化シ
リコン層３２だけが残る。
【００１１】図３には、この発明に基づく方法の第３の
工程後のトランジスタ１０の要部断面図が示されてい
る。ここでは孔３０は接触部３４を形成するためにドー
プされた多結晶シリコンにより充填されている。このこ
とは、ドープされていない多結晶シリコン層２４上にか
つ孔３０内に、ドープされた多結晶シリコンの層を析出
することにより達成される。そしてドープされていない
層２４上のドープされた多結晶シリコン層の部分は、孔
３０中のドープされた多結晶シリコン接触部３４を残し
ながら適当なエッチング剤を用いて除去される。このエ
ッチング工程中に接触部３４はその表面に浅い凹所３６
を備えることもある。接触部３４はｎ導電形のためのリ
ンのような所望の導電形の適当なドーパントによりドー
プされている。また以下に説明する理由で、接触部３４
は約５×１０20不純物原子／ｃｍ3の濃度まで強くドー
プされるのが有利である。ドープされた多結晶シリコン
は、基体１２がシランのようなシリコンを含むガス及び
所望のドーパントを含むガスの蒸気にさらされる公知の
化学蒸着技術により析出することができる。基体１２
は、ガスが分解しドープされた多結晶シリコンを析出す
るような温度に加熱される。
【００１２】図４には、この発明に基づく方法の第４の
工程後のトランジスタ１０の要部断面図が示されてい
る。ここでは多結晶シリコン層２４及び接触部３４は、
二酸化シリコン層３８が層２４及び接触部３４の表面上
に形成される温度に酸化性雰囲気中で加熱される。一般
にこのことは７００〜９００°Ｃの温度で水蒸気中で実
施される。多結晶シリコンがこの方法で酸化されると
き、ドープされた多結晶シリコン上に形成される二酸化
シリコン膜はドープされていない多結晶シリコン上に形
成される二酸化シリコン膜より厚い。従ってドープされ
た多結晶シリコンから成る接触部３４の直上の二酸化シ
リコン層３８の部分４０は、ドープされていない多結晶
シリコン層２４上の二酸化シリコン層３８の部分４２よ
り厚い。前記のように接触部３４を強くドープすること
により、二酸化シリコン層３８の厚い方の部分４０の厚
さを薄い方の部分４２の厚さの２倍以上に作ることがで
きる。
【００１３】図５には、この発明に基づく方法の第５の
工程後のトランジスタ１０の要部断面図が示されてい
る。ここでは二酸化シリコン層３８は適当なエッチング
剤によりエッチングされ、二酸化シリコン層３８の薄い
方の部分４２がドープされていない多結晶シリコン層２
４上から完全に除去される。二酸化シリコン層３８の厚
い方の部分４０は厚さが減るが、この部分４０は依然と
して残り、接触部３４と自己整合した接触部３４上のキ
ャップ層を提供する。そしてドープされていない多結晶
シリコン層２４の露出した部分が適当なエッチング剤に
より除去される。このエッチング工程中には、接触部３
４は層３８のキャップ部分４０及び側壁の窒化シリコン
層３２によりエッチングされないように守られている。
【００１４】図６には、この発明に基づく方法の第６の
工程後のトランジスタ１０の要部断面図が示されてい
る。ここでは二酸化シリコンのような誘電体材料の層４
４が、接触部３４を完全に囲むように、ゲート１６及び
表面１４の露出した領域上に析出される。このことはよ
く知られた化学蒸着法を用いて、表面１４、ゲート１６
及び接触部３４上に二酸化シリコンの層を析出すること
により達成される。そして接触部３４を囲み接触部３４
の表面と平らな表面を有する層４４を形成するために、
公知の平坦化技術を用いて二酸化シリコン層が平坦化さ
れる。このことは、例えばトレンチキャパシタ（図示さ
れていない）のような別の領域に対して、横方向の接触
を提供することができる導電性接触部３４を備えるトラ
ンジスタ１０を提供する。接触部は縁無しでありかつキ
ャップを有するので、接触部は交差する導体路から絶縁
されている。同じ技術をこれらの交差する導体路に接触
する別の接触部を形成するために用いることができるの
で、このことは重要である。ＤＲＡＭセルのビット線が
一例である。
【００１５】この発明に基づく方法では、ドープされた
多結晶シリコンとドープされていない多結晶シリコンと
の酸化速度の差を用いることにより、二酸化シリコンの
自己整合形キャップ層４０が接触部３４上に容易に形成
される。自己整合形キャップ層４０は接触部３４を囲む
側壁スペーサの窒化シリコン層３２と共に、ドープされ
ていない多結晶シリコン層２４の除去及び誘電体層４４
との置き替え中に、接触部３４を保護する。このことは
ドープされていない多結晶シリコン層の除去を簡単化す
る標準のエッチング剤の使用により、ドープされていな
い多結晶シリコン層２４の除去を可能にする。従ってこ
の発明に基づく方法は、接触部を含む集積回路のための
製造方法の一部として用いることもできる縁無し接触部
の簡単な形成方法を提供する。
【００１６】この発明の前記実施例はこの発明の一般原
理の例証であるにすぎないことを認識かつ理解すべきで
ある。前記原理と矛盾せずに種々の修正を行うことがで
きる。例えば接触部を基体中に形成されたすべてのデバ
イスに対し作ることができる。また基体に対して作られ
たものとしてただ一つの接触部が示されたが、デバイス
は任意の所望の数の接触部並びに接触部を接続する導体
路を備えることができる。これらの及び同様な変更は特
許請求の範囲により規定されるこの発明の範囲内にあ
る。
【図面の簡単な説明】
【図１】この発明に基づく接触部形成方法の一実施例を
示す第１の工程後におけるトランジスタの要部断面図。
【図２】図１に示すトランジスタの第２の工程後におけ
る要部断面図。
【図３】図１に示すトランジスタの第３の工程後におけ
る要部断面図。
【図４】図１に示すトランジスタの第４の工程後におけ
る要部断面図。
【図５】図１に示すトランジスタの第５の工程後におけ
る要部断面図。
【図６】図１に示すトランジスタの第６の工程後におけ
る要部断面図。
【符号の説明】
１０ 半導体デバイス １２ 基体 ２４ ドープされていない（真性）多結晶シリコン層 ２６ マスキング層 ３０ 孔 ３２ 窒化シリコン層 ３４ ドープされた（導電性）多結晶シリコン層（接触
部） ３８ 二酸化シリコン層 ４０ 二酸化シリコン層の一部（キャップ） ４４ 誘電体材料層

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 半導体材料の基体上に半導体デバイスの
    導電性接触部を形成するため、基体の表面上にドープさ
    れていない多結晶シリコンの層を形成する工程と、この
    ドープされていない多結晶シリコン層を貫き基体の表面
    へ至る孔を形成する工程と、ドープされた多結晶シリコ
    ンによりこの孔を充填する工程と、ドープされた多結晶
    シリコン及びドープされていない多結晶シリコン上に二
    酸化シリコンの層を成長させ、この二酸化シリコン層は
    ドープされた多結晶シリコン上ではドープされていない
    多結晶シリコン上より厚くする工程と、ドープされてい
    ない多結晶シリコン上からすべての二酸化シリコンを除
    去し、ドープされた多結晶シリコン上には二酸化シリコ
    ンの部分を残す工程と、ドープされていない多結晶シリ
    コン層を除去する工程とを含むことを特徴とする半導体
    デバイスの接触部形成方法。
  2. 【請求項２】 二酸化シリコン層が酸化性雰囲気中で多
    結晶シリコンを加熱することにより多結晶シリコン上に
    成長させられ、ドープされた多結晶シリコン上の二酸化
    シリコン層部分がドープされていない多結晶シリコン上
    の二酸化シリコン層部分より厚く成長させられることを
    特徴とする請求項１記載の方法。
  3. 【請求項３】 ドープされた多結晶シリコンによる孔の
    【請求項３】 ドープされた多結晶シリコンによる孔の
    充填に先立って、窒化シリコン層によりドープされてい
    ない多結晶シリコン層の孔の側壁を被覆する工程を含む
    ことを特徴とする請求項２記載の方法。
  4. 【請求項４】 ドープされた多結晶シリコンが約５×１
    ０20不純物原子／ｃｍ3 のドーパント濃度を有すること
    を特徴とする請求項３記載の方法。
  5. 【請求項５】 二酸化シリコン層が７００〜９００°Ｃ
    の温度で水蒸気中で成長させられることを特徴とする請
    求項４記載の方法。
  6. 【請求項６】 ドープされていない多結晶シリコンが除
    去された後に、ドープされた多結晶シリコンを囲んで基
    体の表面上に誘電体材料層を析出する工程を含むことを
    特徴とする請求項５記載の方法。
  7. 【請求項７】 ドープされた多結晶シリコンの表面と平
    らになるように、ドープされた多結晶シリコンを囲む誘
    電体材料層の表面を平坦化する工程を含むことを特徴と
    する請求項６記載の方法。
  8. 【請求項８】 ドープされていない多結晶シリコンの層
    を基体の表面上に析出する工程と、このドープされてい
    ない多結晶シリコン層を貫き基体の表面へ至る孔を形成
    する工程と、窒化シリコンの層により孔の側壁を被覆す
    る工程と、ドープされた多結晶シリコンにより孔の残部
    を充填する工程と、ドープされた多結晶シリコン上では
    リコン層を成長させるために酸化性雰囲気中でドープさ
    れた及びドープされていない多結晶シリコンを加熱する
    工程と、ドープされていない多結晶シリコン上の二酸化
    シリコン層部分を除去し、ドープされた多結晶シリコン
    上の二酸化シリコン層部分を残すように二酸化シリコン
    層をエッチングする工程と、ドープされていない多結晶
    シリコンを除去する工程と、ドープされた多結晶シリコ
    ンを囲んで基体表面上に誘電体材料層を形成する工程と
    を含むことを特徴とする半導体材料の基体表面に導電性
    接触部を形成する方法。
  9. 【請求項９】 ドープされた多結晶シリコンが約５×１
    ０20不純物原子／ｃｍ3 のドーパント濃度を有すること
    を特徴とする請求項８記載の方法。
  10. 【請求項１０】 二酸化シリコン層が７００〜９００°
    Ｃの温度で水蒸気中で成長させられることを特徴とする
    請求項９記載の方法。
  11. 【請求項１１】 ドープされていない多結晶シリコン上
    にマスキング層を形成することによりドープされていな
    い多結晶シリコン中に孔が形成され、その際マスキング
    層はドープされていない多結晶シリコン層に孔を設けよ
    うとする個所に貫通孔を有し、マスキング層の孔を経て
    ドープされていない多結晶シリコン層がエッチングされ
    ることを特徴とする請求項８記載の方法。
  12. 【請求項１２】 ドープされていない多結晶シリコン層
    が適当なエッチング剤を用いたエッチングにより除去さ
    れることを特徴とする請求項１１記載の方法。
  13. 【請求項１３】 誘電体材料層が基体表面上に析出され
    た二酸化シリコン層であることを特徴とする請求項８記
    載の方法。
  14. 【請求項１４】 ドープされた多結晶シリコンの表面と
    ほぼ平らになるように、ドープされた多結晶シリコンを
    囲む誘電体材料層の表面を平坦化する工程を含むことを
    特徴とする請求項１３記載の方法。
  15. 【請求項１５】 請求項１に記載の方法により作られる
    ことを特徴とする半導体デバイス。
  16. 【請求項１６】 請求項８に記載の方法により作られる
    ことを特徴とする半導体デバイス。
JP5179854A 1992-08-31 1993-06-25 半導体デバイスの接触部形成方法 Expired - Lifetime JPH0824111B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US93792192A 1992-08-31 1992-08-31
US07/937921 1992-08-31

Publications (2)

Publication Number Publication Date
JPH06112152A JPH06112152A (ja) 1994-04-22
JPH0824111B2 true JPH0824111B2 (ja) 1996-03-06

Family

ID=25470571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5179854A Expired - Lifetime JPH0824111B2 (ja) 1992-08-31 1993-06-25 半導体デバイスの接触部形成方法

Country Status (7)

Country Link
US (1) US5464793A (ja)
EP (1) EP0585640B1 (ja)
JP (1) JPH0824111B2 (ja)
KR (2) KR100290691B1 (ja)
AT (1) ATE173357T1 (ja)
DE (1) DE69322024T2 (ja)
TW (1) TW214610B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2720796B2 (ja) * 1994-11-15 1998-03-04 日本電気株式会社 半導体装置の製造方法
US5627103A (en) * 1995-03-02 1997-05-06 Sony Corporation Method of thin film transistor formation with split polysilicon deposition
US6103572A (en) * 1997-02-07 2000-08-15 Citizen Watch Co., Ltd. Method of fabricating a semiconductor nonvolatile storage device
WO1999004427A1 (de) * 1997-07-15 1999-01-28 Infineon Technologies Ag Kontaktierung einer halbleiterzone
JP3090198B2 (ja) * 1997-08-21 2000-09-18 日本電気株式会社 半導体装置の構造およびその製造方法
US6057216A (en) * 1997-12-09 2000-05-02 International Business Machines Corporation Low temperature diffusion process for dopant concentration enhancement
US6215190B1 (en) * 1998-05-12 2001-04-10 International Business Machines Corporation Borderless contact to diffusion with respect to gate conductor and methods for fabricating
US6261924B1 (en) 2000-01-21 2001-07-17 Infineon Technologies Ag Maskless process for self-aligned contacts
US6940134B2 (en) * 2002-07-02 2005-09-06 International Business Machines Corporation Semiconductor with contact contacting diffusion adjacent gate electrode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US4127931A (en) * 1974-10-04 1978-12-05 Nippon Electric Co., Ltd. Semiconductor device
JPS5922380B2 (ja) * 1975-12-03 1984-05-26 株式会社東芝 ハンドウタイソシノ セイゾウホウホウ
JPS54158167A (en) * 1978-06-05 1979-12-13 Toshiba Corp Manufacture of semiconductor device
US4694561A (en) * 1984-11-30 1987-09-22 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making high-performance trench capacitors for DRAM cells
US4717678A (en) * 1986-03-07 1988-01-05 International Business Machines Corporation Method of forming self-aligned P contact
US4927779A (en) * 1988-08-10 1990-05-22 International Business Machines Corporation Complementary metal-oxide-semiconductor transistor and one-capacitor dynamic-random-access memory cell and fabrication process therefor
US5198386A (en) * 1992-06-08 1993-03-30 Micron Technology, Inc. Method of making stacked capacitors for DRAM cell

Also Published As

Publication number Publication date
EP0585640A2 (en) 1994-03-09
KR100363295B1 (ko) 2002-12-05
DE69322024T2 (de) 1999-04-08
KR100290691B1 (ko) 2001-06-01
DE69322024D1 (de) 1998-12-17
TW214610B (en) 1993-10-11
KR940004728A (ko) 1994-03-15
EP0585640B1 (en) 1998-11-11
EP0585640A3 (en) 1994-11-09
JPH06112152A (ja) 1994-04-22
US5464793A (en) 1995-11-07
ATE173357T1 (de) 1998-11-15

Similar Documents

Publication Publication Date Title
US6008084A (en) Method for fabricating low resistance bit line structures, along with bit line structures exhibiting low bit line to bit line coupling capacitance
US5116779A (en) Process for forming semiconductor device isolation regions
US6852579B2 (en) Method of manufacturing a semiconductor integrated circuit device
JPH10116905A (ja) 半導体装置の製造方法
US5849625A (en) Planar field oxide isolation process for semiconductor integrated circuit devices using liquid phase deposition
KR100202975B1 (ko) 반도체 장치의 제조방법
US5273928A (en) Method of manufacturing semiconductor memory device having trench capacitors
JPH0824111B2 (ja) 半導体デバイスの接触部形成方法
JP3190659B2 (ja) 半導体メモリ及びその製造方法
US5120677A (en) Method for making a semiconductor device by doping with arsenic, of at least 25 wt. % into a polysilicon layer
KR100360150B1 (ko) 반도체소자의캐패시터형성방법
US6251769B1 (en) Method of manufacturing contact pad
KR100426492B1 (ko) 반도체소자의전하저장전극형성방법
KR100321693B1 (ko) 티타늄실리사이드를이용한반도체소자의게이트전극및비트라인형성방법
KR100771538B1 (ko) 낮은 저항의 텅스텐-폴리사이드 게이트 및 리세스채널을갖는 반도체소자의 제조방법
JP3889151B2 (ja) トレンチキャパシタの製造方法及び半導体装置の製造方法
KR20030088750A (ko) 저온에서 질화막을 형성하는 고집적 디바이스의 제조 방법
JP2509912B2 (ja) 半導体記憶装置の製造方法
JPH0429327A (ja) 半導体装置およびその製造方法
HK1003753A (en) Method of making contact for semiconductor device
JP3403278B2 (ja) 半導体装置の製造方法
KR100272655B1 (ko) 반도체 메모리 소자 및 그 제조방법
JPH02135776A (ja) 半導体記憶装置
US20020102789A1 (en) Semiconductor device and method in which contact hole is filled with silicon having low impurity concentration
JPH05144934A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960827

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080306

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100306

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110306

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 17