JPH0824116B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0824116B2 JPH0824116B2 JP63155498A JP15549888A JPH0824116B2 JP H0824116 B2 JPH0824116 B2 JP H0824116B2 JP 63155498 A JP63155498 A JP 63155498A JP 15549888 A JP15549888 A JP 15549888A JP H0824116 B2 JPH0824116 B2 JP H0824116B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- hole
- current density
- insulating film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000001020 plasma etching Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 10
- 229920001721 polyimide Polymers 0.000 claims description 8
- 239000009719 polyimide resin Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 description 15
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Particle Accelerators (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線
における層間絶縁膜にポリイミド系樹脂膜を用いた場合
のスルーホールの形成方法に関する。
における層間絶縁膜にポリイミド系樹脂膜を用いた場合
のスルーホールの形成方法に関する。
従来、多層配線構造の半導体装置では、層間絶縁膜に
ポリイミド系樹脂膜が使用されることが多い。このポリ
イミド系樹脂からなる層間絶縁膜に、微細なスルーホー
ルを形成するためには、一般にプラズマエッチング法が
用いられ、1Pa以下の低圧で、0.1mA/cm2程度のイオン電
流密度でエッチングが行なわれていた。
ポリイミド系樹脂膜が使用されることが多い。このポリ
イミド系樹脂からなる層間絶縁膜に、微細なスルーホー
ルを形成するためには、一般にプラズマエッチング法が
用いられ、1Pa以下の低圧で、0.1mA/cm2程度のイオン電
流密度でエッチングが行なわれていた。
しかしながら、上述した従来のエッチング方法では、
エッチング速度が遅いために長時間を必要とすると共
に、孤立のスルーホールをエッチングする際に、膜中の
吸着水分の影響で、途中でエッチングが停止するという
問題がある。
エッチング速度が遅いために長時間を必要とすると共
に、孤立のスルーホールをエッチングする際に、膜中の
吸着水分の影響で、途中でエッチングが停止するという
問題がある。
本発明の半導体装置の製造方法は、半導体基板上に形
成されたポリイミド系樹脂からなる層間絶縁膜にプラズ
マエッチング法によりスルーホールを形成する半導体装
置の製造方法であって、イオン電流密度を少なくとも5m
A/cm2に保ちプラズマエッチングを行なうものである。
成されたポリイミド系樹脂からなる層間絶縁膜にプラズ
マエッチング法によりスルーホールを形成する半導体装
置の製造方法であって、イオン電流密度を少なくとも5m
A/cm2に保ちプラズマエッチングを行なうものである。
次に、本発明を図面を参照して説明する。
第２図は本発明の一実施例に用いるためのプラズマエ
ッチング装置の断面図である。
ッチング装置の断面図である。
第２図において、１はマイクロ波の導波管、２は2.45
GHzのマイクロ波、３は石英ベルジャー、４はソレノイ
ドコイル、５はウェハー設置電極、６はRF電源、７は排
気口、８はウェハーである。ベルジャー３には、2.45GH
zのマイクロ波と875ガウスの磁場強度をもつソレノイド
コイルを配し、電子のサイクロトロン共鳴により9mA/cm
2の電流密度を実現している。第１図（ａ）〜（ｂ）
は、上述したプラズマエッチング装置を使用した本発明
の一実施例を説明するための工程順に示した半導体チッ
プの断面図である。
GHzのマイクロ波、３は石英ベルジャー、４はソレノイ
ドコイル、５はウェハー設置電極、６はRF電源、７は排
気口、８はウェハーである。ベルジャー３には、2.45GH
zのマイクロ波と875ガウスの磁場強度をもつソレノイド
コイルを配し、電子のサイクロトロン共鳴により9mA/cm
2の電流密度を実現している。第１図（ａ）〜（ｂ）
は、上述したプラズマエッチング装置を使用した本発明
の一実施例を説明するための工程順に示した半導体チッ
プの断面図である。
まず、第１図（ａ）に示すように、シリコン基板12の
表面にシリコン酸化膜13等の絶縁膜を形成し、この上に
１層目のアルミニウム配線14を形成する。
表面にシリコン酸化膜13等の絶縁膜を形成し、この上に
１層目のアルミニウム配線14を形成する。
次いで、第１図（ｂ）に示すように、全面に未硬化の
ポリイミド樹脂を１μｍの厚さに回転塗布法により塗布
したのち、400℃で約１時間ベークし、硬化させて層間
絶縁膜15を形成する。
ポリイミド樹脂を１μｍの厚さに回転塗布法により塗布
したのち、400℃で約１時間ベークし、硬化させて層間
絶縁膜15を形成する。
次に、第１図（ｃ）に示すように、全面にチタン膜16
を3000Åの厚さにスパッタ法により形成し、かっこに上
にフォトレジストを形成したのち、パターニングしてマ
スク17を形成する。次でCF4ガスを用いたドライエッチ
ング法によりマスク17を用いてチタン膜16をエッチング
し開孔部18を形成する。
を3000Åの厚さにスパッタ法により形成し、かっこに上
にフォトレジストを形成したのち、パターニングしてマ
スク17を形成する。次でCF4ガスを用いたドライエッチ
ング法によりマスク17を用いてチタン膜16をエッチング
し開孔部18を形成する。
次にフォトレジストからなるマスク17を除去したの
ち、第１図（ｄ）に示すように、第２図に示したECRプ
ラズマエッチング装置内において、今度はO2＋SF6ガス
を用いたエッチングにより、開孔部18が形成されたチタ
ン膜16をマスクとして層間絶縁膜15にスルーホール19を
開設する。このとき、ベルジャー内には、2.45GHzのマ
イクロ波と875ガウスの磁揚が印加されており、ECR条件
がつくられている。
ち、第１図（ｄ）に示すように、第２図に示したECRプ
ラズマエッチング装置内において、今度はO2＋SF6ガス
を用いたエッチングにより、開孔部18が形成されたチタ
ン膜16をマスクとして層間絶縁膜15にスルーホール19を
開設する。このとき、ベルジャー内には、2.45GHzのマ
イクロ波と875ガウスの磁揚が印加されており、ECR条件
がつくられている。
この様にして開設したスルーホールは、異方性に優れ
側方へのエッチングの進行もほとんどなく、チタン膜と
同一の寸法でスルーホール19を開設することができる。
さらにイオン電流密度も9mA/cm2と大きくできるため、
孤立パターンにおけるエッチング停止による不良もおこ
らない。またセルフバイアスも20〜30Vにおさえられる
ので下地A1のスパッタもおこらない。さらに、エッチン
グ速度も１μm/min以上が確保できる。
側方へのエッチングの進行もほとんどなく、チタン膜と
同一の寸法でスルーホール19を開設することができる。
さらにイオン電流密度も9mA/cm2と大きくできるため、
孤立パターンにおけるエッチング停止による不良もおこ
らない。またセルフバイアスも20〜30Vにおさえられる
ので下地A1のスパッタもおこらない。さらに、エッチン
グ速度も１μm/min以上が確保できる。
プラズマエッチング法を用いてポリイミド系樹脂から
なる層間絶縁膜にスルーホールを形成する場合、エッチ
ング速度は第３図に示すように、電流密度とスルーホー
ルのサイズにより異なる。特に電流密度が5mA/cm2以下
ではスルーホールのサイズによりエッチング速度が極端
に異なり、1.0×1.0μm2程度の微細なスルーホールでは
エッチング速度が遅く、実用的ではない。電流密度が5m
A/cm2以上になるとエッチング速度のパターン依存性は
なくなる。従って電流密度は5mA/cm2以上にする必要が
ある。
なる層間絶縁膜にスルーホールを形成する場合、エッチ
ング速度は第３図に示すように、電流密度とスルーホー
ルのサイズにより異なる。特に電流密度が5mA/cm2以下
ではスルーホールのサイズによりエッチング速度が極端
に異なり、1.0×1.0μm2程度の微細なスルーホールでは
エッチング速度が遅く、実用的ではない。電流密度が5m
A/cm2以上になるとエッチング速度のパターン依存性は
なくなる。従って電流密度は5mA/cm2以上にする必要が
ある。
以上説明したように本発明は、半導体基板上に形成し
たポリイミド系樹脂からなる層間絶縁膜にプラズマエッ
チング法によりスルーホールを開設するに際し、少なく
とも5mA/cm2のイオン電流密度を確保することにより、
孤立のスルーホールにおいても抜け不良がなく、しかも
エッチング速度も大きくできる効果がある。
たポリイミド系樹脂からなる層間絶縁膜にプラズマエッ
チング法によりスルーホールを開設するに際し、少なく
とも5mA/cm2のイオン電流密度を確保することにより、
孤立のスルーホールにおいても抜け不良がなく、しかも
エッチング速度も大きくできる効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は本
発明の一実施例に用いるためのプラズマエッチング装置
の断面図、第３図はプラズマエッチング法におけるイオ
ン電流密度とエッチング速度との関係を示す図である。 １……導波管、２……マイクロ波、３……石英ベルジャ
ー、４……ソレノイドコイル（875ガウス）、５……ウ
ェハー設置電極、６……RF電源、７……排気口、８……
ウェハー、12……シリコン基板、13……シリコン酸化
膜、14……アルミニウム配線、15……層間絶縁膜、16…
…チタン膜、17……マスク、18……開孔部、19……スル
ーホール。
めの工程順に示した半導体チップの断面図、第２図は本
発明の一実施例に用いるためのプラズマエッチング装置
の断面図、第３図はプラズマエッチング法におけるイオ
ン電流密度とエッチング速度との関係を示す図である。 １……導波管、２……マイクロ波、３……石英ベルジャ
ー、４……ソレノイドコイル（875ガウス）、５……ウ
ェハー設置電極、６……RF電源、７……排気口、８……
ウェハー、12……シリコン基板、13……シリコン酸化
膜、14……アルミニウム配線、15……層間絶縁膜、16…
…チタン膜、17……マスク、18……開孔部、19……スル
ーホール。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768
Claims (1)
- 【請求項１】半導体基板上に形成されたポリイミド系樹
脂からなる層間絶縁膜にプラズマエッチング法によりス
ルーホールを形成する半導体装置の製造方法において、
酸素プラズマを用い、かつイオン電流密度を少なくとも
5mA/cm2に保ちプラズマエッチングを行なうことを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155498A JPH0824116B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63155498A JPH0824116B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01321634A JPH01321634A (ja) | 1989-12-27 |
| JPH0824116B2 true JPH0824116B2 (ja) | 1996-03-06 |
Family
ID=15607365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63155498A Expired - Lifetime JPH0824116B2 (ja) | 1988-06-22 | 1988-06-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0824116B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2921258B2 (ja) * | 1992-04-28 | 1999-07-19 | 日本電気株式会社 | 絶縁膜のエッチング方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727886B2 (ja) * | 1984-01-13 | 1995-03-29 | 株式会社東芝 | 有機絶縁膜のプラズマエツチング方法 |
| JPS62221119A (ja) * | 1986-03-24 | 1987-09-29 | Hitachi Ltd | 透孔形成方法 |
-
1988
- 1988-06-22 JP JP63155498A patent/JPH0824116B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01321634A (ja) | 1989-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4396458A (en) | Method for forming planar metal/insulator structures | |
| EP0046525B1 (en) | Planar multi-level metal-insulator structure comprising a substrate, a conductive interconnection pattern and a superposed conductive structure and a method to form such a structure | |
| JPH04229627A (ja) | 電気中継部構造およびその形成方法 | |
| US4447824A (en) | Planar multi-level metal process with built-in etch stop | |
| US4614563A (en) | Process for producing multilayer conductor structure | |
| JPH0824116B2 (ja) | 半導体装置の製造方法 | |
| JPS5877016A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JPH04281205A (ja) | エッチング方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| KR100255164B1 (ko) | 반도체 소자의 폴리실리콘/옥사이드 식각방법 | |
| JPH0279207A (ja) | 薄膜磁気ヘッドの製造方法 | |
| US3450534A (en) | Tin-lead-tin layer arrangement to improve adherence of photoresist and substrate | |
| JPS60140514A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH0828538B2 (ja) | 超電導薄膜パタンの形成方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH0320809B2 (ja) | ||
| JPH04330767A (ja) | 半導体装置の製造方法 | |
| JPH01134930A (ja) | 半導体装置の製造方法 | |
| JPS61271880A (ja) | 超電導線路の形成方法 | |
| JPS60143414A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPH06177276A (ja) | 多層配線基板 | |
| JPH05326725A (ja) | 半導体装置の製造方法 | |
| JPH05128438A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS6225425A (ja) | 表面保護膜のエツチング方法 |