JPH08241186A - バッファメモリ管理ユニット及びバッファメモリ管理方法 - Google Patents

バッファメモリ管理ユニット及びバッファメモリ管理方法

Info

Publication number
JPH08241186A
JPH08241186A JP7046744A JP4674495A JPH08241186A JP H08241186 A JPH08241186 A JP H08241186A JP 7046744 A JP7046744 A JP 7046744A JP 4674495 A JP4674495 A JP 4674495A JP H08241186 A JPH08241186 A JP H08241186A
Authority
JP
Japan
Prior art keywords
data
buffer memory
pointer
start address
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7046744A
Other languages
English (en)
Inventor
Takashi Onodera
貴志 小野寺
Akinari Mochizuki
昭成 望月
Nobuko Hatanaka
伸子 畠中
Noriyuki Yogoshi
紀之 余越
Takumi Maruyama
巧 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7046744A priority Critical patent/JPH08241186A/ja
Publication of JPH08241186A publication Critical patent/JPH08241186A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Memory System (AREA)

Abstract

(57)【要約】 【目的】 バッファメモリを介してデータを転送する時
のバッファメモリ管理ユニット及びバッファメモリ管理
方法に関し、バッファメモリの有効利用を図る。 【構成】 送信側1と受信側2との間にデータを転送す
る為のバッファメモリ3を有し、このバッファメモリ3
へデータを書込む空き領域の先頭アドレスを書込ポイン
タとし、解放されたデータ書込領域の先頭アドレスを解
放ポインタとして管理する管理ポインタ部4と、データ
をバッファメモリ3に書込んだ時に、その先頭アドレス
を受信側2へ通知する先頭アドレス通知部5と、通知さ
れた先頭アドレスに従って読出制御部8によりバッファ
メモリ3からデータを読出し、読出処理終了によりその
先頭アドレスを送信側1へ通知し、この通知された先頭
アドレスに従ってバッファメモリ3のデータ書込領域を
解放し、且つ管理ポインタ部4の解放ポインタを更新す
る解放ポインタ更新部6とを備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、送信側と受信側との間
に設けたバッファメモリを介してデータを転送する時の
バッファメモリ管理ユニット及びバッファメモリ管理方
法に関する。分散制御システムのバスを介して接続され
た複数のプロセッサ間に於けるデータ転送や、時間分割
で動作する複数のプログラム間のデータ転送に於いて、
バッファメモリを介在させてデータを転送する構成が比
較的多く採用されている。その場合のバッファメモリの
管理を効率良く実行することが要望されている。
【0002】
【従来の技術】図4は従来例の説明図であり、21は送
信側、22は受信側、23はバッファメモリ、24は管
理テーブル、25は読出制御部である。送信側21及び
受信側22は、システムバスを介して接続されたプロセ
ッサや、時間分割で動作するプログラムに相当する。
【0003】又バッファメモリ23は、転送されるデー
タが固定長の場合、そのデータ長に対応した領域毎に分
割して管理される。又可変長の場合は、データの最大長
に対応した領域毎に分割して管理される。管理テーブル
24は、バッファメモリ23の分割領域1〜n対応に、
その先頭アドレスと使用/未使用を登録している。
【0004】送信側21から受信側22へデータを転送
する場合、管理テーブル24を参照して、バッファメモ
リ23の未使用の領域を検索する。例えば、領域2が
「未使用」であると、領域2の先頭アドレスに従ってバ
ッファメモリ23の領域2にデータを書込み、管理テー
ブル24の領域2を「使用」とし、且つ受信側22へそ
の領域2の先頭アドレスを通知する。又可変長データの
場合は、データ長も受信側へ通知する。
【0005】受信側22の読出制御部25は、通知され
た先頭アドレス及びデータ長に従ってバッファメモリ2
3の領域2からデータを読出して処理する。このデータ
の処理が終了すると、送信側21へ領域2の先頭アドレ
スを通知する。送信側21は、受信側22からの先頭ア
ドレスを受信すると、その先頭アドレスに対応した管理
テーブル23の領域2を「使用」から「未使用」に書換
えて、バッファメモリ23の領域2を解放する。
【0006】
【発明が解決しようとする課題】従来例のバッファメモ
リ23の管理は、それぞれ分割した領域対応に管理テー
ブル24によって行うものであり、可変長のデータを転
送する場合は、最大長のデータを書込むことができる大
きさの領域にバッファメモリ23を分割することにな
る。しかし、常に最大長のデータを転送するものではな
く、通常は最大長に比較してかなり短いデータ長のデー
タを転送する場合が一般的である。従って、データ転送
に於けるバッファメモリ23の各領域は空きの部分が多
くなり、使用効率が低い問題があった。
【0007】又バッファメモリ23にデータを書込む時
と、受信側22からの通知に従ってバッファメモリ23
の領域を解放する時とに於いて、管理テーブル24を検
索するものであり、バッファメモリ23の分割数が多く
なると、その検索に要する時間が長くなり、データ転送
処理能力が低下する問題がある。本発明は、バッファメ
モリを分割しないで使用し、且つ先頭アドレスの通知の
みでバッファメモリの管理を可能とすることを目的とす
る。
【0008】
【課題を解決するための手段】本発明のバッファメモリ
管理ユニットは、(1)送信側1から受信側2へ可変長
のデータをバッファメモリ3を介して転送するバッファ
メモリ管理ユニットに於いて、バッファメモリ3へデー
タを書込むことができる空き領域の先頭アドレスを書込
ポインタとし、且つ解放されたデータ書込領域の先頭ア
ドレスを解放ポインタとして管理する管理ポインタ部4
と、この管理ポインタ部4の書込ポインタにより指示さ
れるバッファメモリ3の先頭アドレスからデータを書込
んだ時に、その先頭アドレスを受信側2へ通知する先頭
アドレス通知部5と、受信側2がバッファメモリ3から
データを読出した時に送出する先頭アドレスを受信し
て、管理ポインタ部4の解放ポインタを更新する解放ポ
インタ更新部6とを備えている。
【0009】(2)又バッファメモリ管理ユニットに於
いて、バッファメモリ3へデータを書込むことができる
空き領域の先頭アドレスを書込ポインタとし、且つ解放
されたデータ書込領域の先頭アドレスを解放ポインタと
して管理する管理ポインタ部4と、この管理ポインタ部
4の書込ポインタにより指示されるバッファメモリ3の
先頭アドレスからデータを書込んだ時に、その先頭アド
レスを受信側2へ通知する先頭アドレス通知部5と、受
信側2がバッファメモリ3からデータを読出した時に送
出する先頭アドレスを受信して、管理ポインタ部4の解
放ポインタを更新する解放ポインタ更新部6と、管理ポ
インタ部4の書込ポインタと解放ポインタとを基にバッ
ファメモリ3の空き領域の大きさを判定し、データを書
込ポインタにより指示される先頭アドレスから書込むか
又はバッファメモリ3の初期先頭アドレスから書込むか
を制御する書込制御部7とを備えている。
【0010】(3)又バッファメモリ管理方法に於い
て、送信側1は、バッファメモリ3へデータを書込むこ
とができる空き領域の先頭アドレスを書込ポインタと
し、且つ解放されたデータ書込領域の先頭アドレスを解
放ポインタとして管理し、書込ポインタにより指示され
たバッファメモリ3の先頭アドレスからデータを書込
み、この先頭アドレスを受信側2へデータ書込領域の先
頭アドレスとして通知し、受信側2は、通知された先頭
アドレスによりバッファメモリ3からデータを読出し、
このデータの読出処理終了により前記通知された先頭ア
ドレスを送信側1へ通知し、送信側は、受信した先頭ア
ドレスによりデータ書込領域を解放し、且つその先頭ア
ドレスを基に解放ポインタを更新する。
【0011】(4)又バッファメモリ管理方法に於い
て、バッファメモリ3へデータを書込むことができる空
き領域の先頭アドレスを書込ポインタとし、且つ解放さ
れたデータ書込領域の先頭アドレスを解放ポインタとし
て管理し、書込ポインタからバッファメモリ3の最終ア
ドレスまでの空き領域が、書込むデータ長に比較して小
さいか否かを判定し、空き領域が大きい時は書込ポイン
タに従ってバッファメモリ3にデータを書込み、空き領
域が小さい時は、バッファメモリ3の初期先頭アドレス
からデータを書込み、このデータの書込アドレスを受信
側2へデータ書込領域の先頭アドレスとして通知し、受
信側2は、通知された先頭アドレスによりバッファメモ
リ3からデータを読出し、そのデータの読出処理終了に
より前記通知された先頭アドレスを送信側1へ通知し、
送信側1は、受信した先頭アドレスによりデータ書込領
域を解放し、且つ先頭アドレスを基に解放ポインタを更
新する。
【0012】(5)又送信側1は、書込ポインタにより
指示されるバッファメモリ3の先頭アドレスからデータ
を書込むと共に、データ書込領域の所定位置にそのデー
タのデータ長を書込み、受信側2に先頭アドレスのみ通
知し、受信側2は、先頭アドレスに従ってバッファメモ
リ3から読出したデータにより、そのデータのデータ長
を識別させるアドレスに従ってバッファメモリから読出
したデータにより該データのデータ長を識別する。
【0013】
【作用】
(1)管理ポインタ部4は、バッファメモリ3のデータ
書込みが可能の空き領域の先頭アドレスを書込ポインタ
とし、データ書込領域が解放された時のその領域の先頭
アドレスを解放ポインタとして管理する。バッファメモ
リ3は、書込ポインタにより指示された先頭アドレスか
らデータが書込まれる。従って、データ長に対応したデ
ータ書込領域となり、リングメモリのように、順次先頭
アドレスが更新されてデータを書込むことができる。そ
して、送信側1の先頭アドレス通知部5から受信側2へ
データ書込領域の先頭アドレスを通知する。受信側2の
読出制御部8はその先頭アドレスに従ってバッファメモ
リ3からデータを読出す。そして、データの読出処理が
終了すると、その先頭アドレスを送信側1へ通知する。
送信側1は、受信した先頭アドレスによるデータ書込領
域を解放し、解放ポインタ更新部6により、管理ポイン
タ部4の解放ポインタを更新する。
【0014】(2)又バッファメモリ3は、前述の場合
と同様に、管理ポインタ部4の書込ポインタによる先頭
アドレスに従ってデータが書込まれる。そして、そのデ
ータ書込領域が解放されることにより、管理ポインタ部
4の解放ポインタが更新される。書込制御部7は、書込
ポインタと解放ポインタとを基にバッファメモリ3の空
き領域を判定する。転送するデータのデータ長に比較し
て、書込ポインタによる先頭アドレスからバッファメモ
リ3の最終アドレスまでの間の空き領域が大きい場合
は、その先頭アドレスからデータを書込むことができ
る。しかし、空き領域が小さい場合は、そのデータを最
終アドレスまでの空き領域内に書込みきれないデータが
生じるから、更に、バッファメモリ3の初期先頭アドレ
スに戻ってデータを書込むことになるが、その場合のア
ドレス制御が複雑となる。そこで、空き領域が小さい場
合、書込ポインタによらず、バッファメモリ3の初期先
頭アドレスからデータを書込み、そのデータ書込領域の
先頭アドレスを受信側へ通知する。従って、受信側2も
バッファメモリ3をアクセスする為のアドレス制御が簡
単となる。
【0015】(3)又バッファメモリ3を書込ポインタ
と解放ポインタとにより管理する。そして、書込ポイン
タによるバッファメモリ3の先頭アドレスからデータを
書込み、受信側2へはその先頭アドレスを通知する。受
信側2は先頭アドレスが判ることにより、バッファメモ
リ2からデータを読出すことができる。そして、データ
の読出処理終了により先頭アドレスを送信側1へ通知す
ると、送信側1は、この先頭アドレスによるデータ書込
領域を解放し、管理ポインタ部4の解放ポインタを更新
する。即ち、解放されたデータ書込領域の先頭アドレス
を解放ポインタとし、書込ポインタから解放ポインタま
での間は空き領域を示すものとなる。
【0016】(4)又バッファメモリ3を書込ポインタ
と解放ポインタとにより管理し、且つこの書込ポインタ
と解放ポインタとを基にバッファメモリ3の空き領域の
大きさを判定し、転送するデータのデータ長と空き領域
の大きさとを比較し、空き領域が書込ポインタによるバ
ッファメモリ3の先頭アドレスから最終アドレスまで
と、初期先頭アドレスから解放ポインタによるアドレス
までとに分割された場合に、書込ポインタによる先頭ア
ドレスから最終アドレスまでの空き領域の大きさが、デ
ータ長より大きければ、その空き領域にデータを書込む
ことができるので、書込ポインタによる先頭アドレスか
らデータを書込み、データ長より小さければ、その空き
領域にデータを全部書込むことができないので、その場
合は、初期先頭アドレスからデータを書込み、そのデー
タ書込領域の先頭アドレスを受信側2へ通知する。従っ
て、アドレス制御が簡単となる。
【0017】(5)又送信側1は、転送するデータのデ
ータ長を識別しており、このデータ長を、バッファメモ
リ3のデータ書込領域の所定位置に書込む。受信側2
は、このデータ長の書込位置を識別できるように構成す
る。従って、送信側1からデータ書込領域の先頭アドレ
スを通知するのみで、受信側2は、データ書込領域から
データを読出すことにより、そのデータ長を認識して、
データの読出処理を行うことができる。
【0018】
【実施例】図1は本発明の第1の実施例の説明図であ
り、1は送信部、2は受信部、3はバッファメモリ、4
は管理ポインタ部、5は先頭アドレス通知部、6は解放
ポインタ更新部、7は書込制御部、8は読出制御部であ
る。送信部1と受信部2とは、例えば、マルチプロセッ
サシステムに於けるプロセッサや分散制御システムに於
ける各部のプロセッサ、或いは時間分割で動作するプロ
グラムに相当し、バッファメモリ3を介してバス等によ
って接続される。
【0019】バッファメモリ管理ユニットとしては、管
理ポインタ部4と、先頭アドレス通知部5と、解放ポイ
ンタ更新部6とを含む構成であり、書込制御部7をその
構成の一部とすることができるもので、各部はそれぞれ
論理回路等によるハードウェア或いはプログラム処理に
よるソフトウェアによって容易に実現できる。又バッフ
ァメモリ3は、従来例のようにデータを書込む複数の領
域に分割されるものではなく、順次データを書込み、そ
のデータ書込領域の先頭アドレスは、管理ポインタ部4
の書込ポインタによって指示される。
【0020】従って、送信側1から受信側2へ転送する
データは、書込制御部7によって管理ポインタ部4の書
込ポインタにより指示されるバッファメモリ3の先頭ア
ドレスから書込むものである。そして、その先頭アドレ
スを先頭アドレス通知部5から受信側2へ通知する。受
信側2は、通知された先頭アドレスに従って読出制御部
8によりバッファメモリ3からデータを読出して処理す
る。そして、読出処理終了によりその先頭アドレスを送
信側1へ通知する。送信側1は、通知された先頭アドレ
スを基に解放ポインタ更新部6によって管理ポインタ部
4の解放ポインタを更新する。
【0021】図2は本発明の実施例の書込ポインタと解
放ポインタとの説明図であり、バッファメモリ3の初期
状態は、(a)に示すように、書込ポインタWPと解放
ポインタRPとは、バッファメモリ3の初期先頭アドレ
スAを示すものとなる。従って、書込ポインタWPと解
放ポインタRPとが同一の場合、バッファメモリ3は総
て空き領域を示すものとなる。
【0022】次に書込ポインタWP=Aに従ってデータ
をバッファメモリに書込み、(b)に示すように、斜線
を施した領域をデータ書込領域とすると、そのデータ書
込領域の先頭アドレスAを受信側2へ通知する。又送信
側1はデータ長を認識しているので、次のデータの書込
開始位置(先頭アドレス)を示す書込ポインタWPはB
に更新される。その時、解放ポインタRPはAのままで
ある。なお、データ書込領域の先頭のLはデータ長情報
を示す。
【0023】このデータ書込領域を解放することなく、
次のデータを書込ポインタWP=Bに従ってバッファメ
モリ3に書込むと、(c)に示す状態となり、この場合
もデータ書込領域の先頭アドレスBを受信側2へ通知
し、書込ポインタWPをCに更新する。受信側2では、
先頭アドレスA,Bが通知されて記憶されている。又そ
の時も解放ポインタRPはAのままである。更に、次の
データを書込ポインタWP=Cに従ってバッファメモリ
3に書込むと、(d)に示す状態となり、この場合もデ
ータ書込領域の先頭アドレスCを受信側2へ通知し、書
込ポインタWPをDに更新し、データ書込領域が解放さ
れないので、解放ポインタRPはAのままとする。この
場合、受信側2ではバッファメモリ3の読出処理を実行
しないと、送信側1から通知された先頭アドレスA,
B,Cが記憶されている。
【0024】この(d)に示す状態に於いて、送信側1
からデータをバッファメモリ3に書込む場合、そのデー
タ長と空き領域の大きさとを比較し、空き領域内にデー
タを書込むことができる場合は、書込ポインタWP=D
に従ってデータを書込み、空き領域内にデータを書込む
ことができない場合は、データ転送待ちとするか、或い
はアラーム送出を行うことになる。なお、データをバッ
ファメモリ3に書込む時に、常に空き領域の大きさとデ
ータ長とを比較する処理ステップを設けることができ
る。
【0025】又受信側2は、通知された先頭アドレスの
順にバッファメモリ3からのデータ読出処理を行うもの
であり、例えば、(c)の状態に於いて、先頭アドレス
Aに従ってバッファメモリ3からデータを読出し、デー
タ書込領域の所定位置、例えば、図示のように、先頭位
置のデータ長情報Lを識別して、最初のデータの読出処
理を行い、その読出処理の終了により、送信側1にその
先頭アドレスAを通知する。送信側1は、受信側2から
の先頭アドレスAの通知により、解放ポインタRPをA
とする。この時、受信側2は、AB間の領域を解放した
が、送信側1は、アドレスAまでが解放されたと認識す
る。送信側1が解放ポインタRPをBとし、AB間の領
域を解放するのは、受信側2が次の先頭アドレスBを通
知した時となる。このように、受信側2が最後に解放し
た領域は、実際には解放されているが、送信側1は未解
放と認識することになる。しかし、送信側1は、解放ポ
インタRPに通知されたアドレスを代入するだけで良い
為、解放ポインタRPの管理が簡単となる利点があり、
又予め領域を分割する場合に比較して、バッファメモリ
3を有効に利用することができる。
【0026】又(d)に示す状態に於いて、書込ポイン
タWP=Dに従ってデータを書込み、先頭アドレスA,
B,C,Dの斜線を施したデータ書込領域を解放した
後、その場合の先頭アドレスAからアドレスCまでにデ
ータを書込むと、(e)に示すように、書込ポインタW
P=C、解放ポインタRP=Dとなり、書込ポインタW
Pと解放ポインタRPとの間が空き領域を示すものとな
る。
【0027】又(f)に示す状態は、書込ポインタWP
=E、解放ポインタRP=Fの場合であり、書込ポイン
タWP=Eから最終アドレスGまでの間と、初期先頭ア
ドレスAから解放ポインタRP=Fまでの間との分割さ
れた状態の空き領域が形成される。この状態に於いて、
送信側1から受信側2へ転送するデータのデータ長と空
き領域の大きさとが比較されるが、その場合に、書込ポ
インタWP=Eから最終アドレスGまでの間の空き領域
内にデータを書込むことができないと、残りのデータは
初期先頭アドレスから書込むことになり、データの書込
み及び読出しに於いてアドレスが連続しないので、アド
レス制御が複雑となる。
【0028】そこで、書込ポインタWP=Eから最終ア
ドレスGまでの間の空き領域内にデータを書込むことが
できないと判定すると、初期先頭アドレスからデータを
書込み、書込ポインタWPをAとし、この先頭アドレス
Aを受信側2へ通知する。それによって、データの書込
み及び読出しに於けるアドレスが連続し、アドレス制御
が容易となる。この場合、書込ポインタWP=Eから最
終アドレスGまでの間の空き領域が無駄になるように考
えられるが、受信側2がアドレスAの通知を行えば、こ
の領域を含めて空き領域が連続し、次のデータの書込み
に利用することができる。従って、転送するデータのデ
ータ長分の領域を順次使用することができ、最終アドレ
ス近傍に於いてのみ、初期先頭アドレスにジャンプする
場合が生じるが、予め領域を分割する場合に比較して、
バッファメモリ3を有効に利用することができる。
【0029】図3は本発明の第2の実施例の説明図であ
り、11はメインプロセッサ、12は共通メモリ、13
はバッファメモリ、14は入力制御プロセッサ、15は
ハードディスク、16は管理ポインタ部、17は解放レ
ジスタ、18は依頼レジスタ、19はシステムバスであ
る。
【0030】この実施例は、メインプロセッサ11から
バッファメモリ13を介してハードディスク15にデー
タを書込む場合を示し、メインプロセッサ11が送信
側、入出力制御プロセッサ14が受信側に相当すること
になる。又バッファメモリ13を、システムバス19を
介して接続された共通メモリ12内に形成した場合を示
すが、個別のバッファメモリとして、システムバス19
に接続した構成とすることも勿論可能である。
【0031】メインプロセッサ11は、ハードディスク
15への書込データを作成し、管理ポインタ部16を参
照してバッファメモリ13にデータを書込む空き領域の
有無を判定し、空き領域があれば、管理ポインタ部16
の書込ポインタにより指示されるバッファメモリ13の
先頭アドレスからデータを書込み、その書込終了により
その先頭アドレスを入出力制御プロセッサ14の依頼レ
ジスタ18にシステムバス19を介して書込む。又その
データ書込領域の次のアドレスを管理ポインタ部16の
書込ポインタに格納する。
【0032】入出力制御プロセッサ14は、依頼レジス
タ18の内容の先頭アドレスに従ってバッファメモリ1
3からデータを読出し、そのデータをハードディスク1
5に書込む。この書込終了により、前記先頭アドレスを
メインプロセッサ11の解放レジスタ17にシステムバ
ス19を介して書込む。メインプロセッサ11は、解放
レジスタ17の内容の先頭アドレスを基に、管理ポイン
タ部16の解放ポインタを更新する。従って、メインプ
ロセッサ11と入出力制御プロセッサ14との間は、バ
ッファメモリ13の先頭アドレスを通知することによ
り、バッファメモリ13を介して可変長のデータを転送
することができる。
【0033】
【発明の効果】以上説明したように、本発明は、送信側
1から受信側2へ可変長のデータをバッファメモリ3を
介して転送するバッファメモリ管理ユニットに於いて、
書込ポインタと解放ポインタとによりバッファメモリ3
を管理する管理ポインタ部4と、受信側2へ先頭アドレ
スを通知する先頭アドレス通知部5と、受信側2からの
先頭アドレスによって解放ポインタを更新する解放ポイ
ンタ更新部6とを備え、書込ポインタにより指示される
バッファメモリ3の先頭アドレスからデータを書込むこ
とにより、バッファメモリ3の全領域を順次使用してデ
ータを書込むことができるから、バッファメモリ3を有
効に利用することができる。又送信側1と受信側2とは
先頭アドレスの通知のみで、バッファメモリ3を介した
データの転送、及び受信完了を通知できるから、処理が
簡単となる利点がある。又書込ポインタと解放ポインタ
とによりバッファメモリ3の空き領域の識別できるか
ら、バッファメモリ3の空き領域検索時間を著しく短縮
することができ、処理能力の向上に寄与することができ
る利点がある。
【0034】又バッファメモリ3の最終アドレス近傍の
空き領域の大きさがデータ長に比較して小さい場合に、
バッファメモリ3の初期先頭アドレスからデータを書込
み、その先頭アドレスを受信側2へ通知することによ
り、アドレス制御が簡単となる利点がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例の説明図である。
【図2】本発明の実施例の書込ポインタと解放ポインタ
との説明図である。
【図3】本発明の第2の実施例の説明図である。
【図4】従来例の説明図である。
【符号の説明】
1 送信側 2 受信側 3 バッファメモリ 4 管理ポインタ部 5 先頭アドレス通知部 6 解放ポインタ更新部 7 書込制御部 8 読出制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 畠中 伸子 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 余越 紀之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 丸山 巧 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 送信側から受信側へ可変長のデータをバ
    ッファメモリを介して転送するバッファメモリ管理ユニ
    ットに於いて、 前記バッファメモリへデータを書込むことができる空き
    領域の先頭アドレスを書込ポインタとし、且つ解放され
    たデータ書込領域の先頭アドレスを解放ポインタとして
    管理する管理ポインタ部と、 該管理ポインタ部の前記書込ポインタにより指示される
    前記バッファメモリの先頭アドレスからデータを書込ん
    だ時に、該先頭アドレスを前記受信側へ通知する先頭ア
    ドレス通知部と、 前記受信側が前記バッファメモリからデータを読出した
    時に送出する先頭アドレスを受信して前記管理ポインタ
    部の前記解放ポインタを更新する解放ポインタ更新部と
    を備えたことを特徴とするバッファメモリ管理ユニッ
    ト。
  2. 【請求項2】 送信側から受信側へ可変長のデータをバ
    ッファメモリを介して転送するバッファメモリ管理ユニ
    ットに於いて、 前記バッファメモリへデータを書込むことができる空き
    領域の先頭アドレスを書込ポインタとし、且つ解放され
    たデータ書込領域の先頭アドレスを解放ポインタとして
    管理する管理ポインタ部と、 該管理ポインタ部の前記書込ポインタにより指示される
    前記バッファメモリの先頭アドレスからデータを書込ん
    だ時に、該先頭アドレスを前記受信側へ通知する先頭ア
    ドレス通知部と、 前記受信側が前記バッファメモリからデータを読出した
    時に送出する先頭アドレスを受信して前記管理ポインタ
    部の前記解放ポインタを更新する解放ポインタ更新部と
    前記管理ポインタ部の前記書込ポインタと前記解放ポイ
    ンタとを基に前記バッファメモリの空き領域の大きさを
    判定し、データを前記書込ポインタにより指示される先
    頭アドレスから書込むか又はバッファメモリの初期先頭
    アドレスから書込むかを制御する書込制御部とを備えた
    ことを特徴とするバッファメモリ管理ユニット。
  3. 【請求項3】 送信側から受信側へ可変長のデータをバ
    ッファメモリを介して転送するバッファメモリ管理方法
    に於いて、 前記送信側は、前記バッファメモリへデータを書込むこ
    とができる空き領域の先頭アドレスを書込ポインタと
    し、且つ解放されたデータ書込領域の先頭アドレスを解
    放ポインタとして管理し、前記書込ポインタにより指示
    された前記バッファメモリの先頭アドレスからデータを
    書込み、該先頭アドレスを前記受信側へデータ書込領域
    の先頭アドレスとして通知し、 該受信側は、通知された前記先頭アドレスにより前記バ
    ッファメモリからデータを読出し、該データの読出処理
    終了により前記通知された先頭アドレスを前記送信側へ
    通知し、該送信側は、受信した先頭アドレスにより前記
    データ書込領域を解放し、且つ該先頭アドレスを基に前
    記解放ポインタを更新することを特徴とするバッファメ
    モリ管理方法。
  4. 【請求項4】 送信側から受信側へ可変長のデータをバ
    ッファメモリを介して転送するバッファメモリ管理方法
    に於いて、 前記送信側は、前記バッファメモリへデータを書込むこ
    とができる空き領域の先頭アドレスを書込ポインタと
    し、且つ解放されたデータ書込領域の先頭アドレスを解
    放ポインタとして管理し、前記書込ポインタから前記バ
    ッファメモリの最終アドレスまでの空き領域が、書込む
    データ長に比較して小さいか否かを判定し、空き領域が
    大きい時は前記書込ポインタに従って前記バッファメモ
    リにデータを書込み、空き領域が小さい時は、前記バッ
    ファメモリの初期先頭アドレスからデータを書込み、該
    データの書込アドレスを前記受信側へデータ書込領域の
    先頭アドレスとして通知し、 該受信側は、通知された前記先頭アドレスにより前記バ
    ッファメモリからデータを読出し、該データの読出処理
    終了により前記通知された先頭アドレスを前記送信側へ
    通知し、該送信側は、受信した先頭アドレスにより前記
    データ書込領域を解放し、且つ該先頭アドレスを基に前
    記解放ポインタを更新することを特徴とするバッファメ
    モリ管理方法。
  5. 【請求項5】 前記送信側は、前記書込ポインタにより
    指示される前記バッファメモリの先頭アドレスからデー
    タを書込むと共に、データ書込領域の所定位置に該デー
    タのデータ長を書込み、前記受信側に先頭アドレスのみ
    通知し、該受信側は、該先頭アドレスに従ってバッファ
    メモリから読出したデータにより該データのデータ長を
    識別することを特徴とする請求項3又は4記載のバッフ
    ァメモリ管理方法。
JP7046744A 1995-03-07 1995-03-07 バッファメモリ管理ユニット及びバッファメモリ管理方法 Withdrawn JPH08241186A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7046744A JPH08241186A (ja) 1995-03-07 1995-03-07 バッファメモリ管理ユニット及びバッファメモリ管理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7046744A JPH08241186A (ja) 1995-03-07 1995-03-07 バッファメモリ管理ユニット及びバッファメモリ管理方法

Publications (1)

Publication Number Publication Date
JPH08241186A true JPH08241186A (ja) 1996-09-17

Family

ID=12755853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7046744A Withdrawn JPH08241186A (ja) 1995-03-07 1995-03-07 バッファメモリ管理ユニット及びバッファメモリ管理方法

Country Status (1)

Country Link
JP (1) JPH08241186A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001084215A (ja) * 1999-07-12 2001-03-30 Matsushita Electric Ind Co Ltd データ処理装置
WO2001050283A1 (en) * 2000-01-07 2001-07-12 Hitachi, Ltd. Information processing apparatus and method of information distribution
JP2001511559A (ja) * 1997-07-28 2001-08-14 ネグザビット・ネットワークス,リミテッド・ライアビリティー・カンパニー マルチポート内部キャッシュdram
JP2003101454A (ja) * 2001-09-20 2003-04-04 Japan Radio Co Ltd 通信データ格納アドレス取得回路
JP2004128764A (ja) * 2002-10-01 2004-04-22 Ando Electric Co Ltd イーサネットーatm変換装置におけるメモリ制御方式及び方法
JP2005513611A (ja) * 2001-12-14 2005-05-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理システム
JP2005513610A (ja) * 2001-12-14 2005-05-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数のプロセッサを有するデータ処理システムおよび複数のプロセッサを有するデータ処理システムにおける通信手段
WO2007020740A1 (ja) * 2005-08-15 2007-02-22 Sony Computer Entertainment Inc. バッファ管理方法およびバッファ管理装置
US20080320243A1 (en) * 2007-06-22 2008-12-25 Fujitsu Limited Memory-sharing system device
WO2009133722A1 (ja) * 2008-04-30 2009-11-05 日本電気株式会社 プロセス間通信システム、その通信に用いる共有メモリおよび通信方法
WO2010082604A1 (ja) * 2009-01-14 2010-07-22 日本電気株式会社 データ処理装置、メモリ管理方法およびメモリ管理プログラム
JP2010165022A (ja) * 2009-01-13 2010-07-29 Ricoh Co Ltd プロセッサ間通信装置、プロセッサ間通信方法、プログラムおよび記録媒体
JP2016504665A (ja) * 2012-11-22 2016-02-12 ゼットティーイー コーポレイション バッファ処理方法及び装置
JP2017111491A (ja) * 2015-12-14 2017-06-22 日立オートモティブシステムズ株式会社 電子制御装置
JP2017174006A (ja) * 2016-03-22 2017-09-28 キヤノン株式会社 データ処理システム、データ処理装置、及びデータ処理方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001511559A (ja) * 1997-07-28 2001-08-14 ネグザビット・ネットワークス,リミテッド・ライアビリティー・カンパニー マルチポート内部キャッシュdram
JP2001084215A (ja) * 1999-07-12 2001-03-30 Matsushita Electric Ind Co Ltd データ処理装置
WO2001050283A1 (en) * 2000-01-07 2001-07-12 Hitachi, Ltd. Information processing apparatus and method of information distribution
JPWO2001050283A1 (ja) * 2000-01-07 2004-01-08 株式会社日立製作所 情報処理システムおよび情報配信方法
JP2003101454A (ja) * 2001-09-20 2003-04-04 Japan Radio Co Ltd 通信データ格納アドレス取得回路
JP2005513611A (ja) * 2001-12-14 2005-05-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ データ処理システム
JP2005513610A (ja) * 2001-12-14 2005-05-12 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 複数のプロセッサを有するデータ処理システムおよび複数のプロセッサを有するデータ処理システムにおける通信手段
JP2004128764A (ja) * 2002-10-01 2004-04-22 Ando Electric Co Ltd イーサネットーatm変換装置におけるメモリ制御方式及び方法
WO2007020740A1 (ja) * 2005-08-15 2007-02-22 Sony Computer Entertainment Inc. バッファ管理方法およびバッファ管理装置
JP2007052510A (ja) * 2005-08-15 2007-03-01 Sony Computer Entertainment Inc バッファ管理方法およびバッファ管理装置
US7904618B2 (en) 2005-08-15 2011-03-08 Sony Computer Entertainment Inc. Buffer managing method and buffer managing apparatus
US20080320243A1 (en) * 2007-06-22 2008-12-25 Fujitsu Limited Memory-sharing system device
WO2009133722A1 (ja) * 2008-04-30 2009-11-05 日本電気株式会社 プロセス間通信システム、その通信に用いる共有メモリおよび通信方法
JP2010165022A (ja) * 2009-01-13 2010-07-29 Ricoh Co Ltd プロセッサ間通信装置、プロセッサ間通信方法、プログラムおよび記録媒体
WO2010082604A1 (ja) * 2009-01-14 2010-07-22 日本電気株式会社 データ処理装置、メモリ管理方法およびメモリ管理プログラム
JP2016504665A (ja) * 2012-11-22 2016-02-12 ゼットティーイー コーポレイション バッファ処理方法及び装置
JP2017111491A (ja) * 2015-12-14 2017-06-22 日立オートモティブシステムズ株式会社 電子制御装置
JP2017174006A (ja) * 2016-03-22 2017-09-28 キヤノン株式会社 データ処理システム、データ処理装置、及びデータ処理方法

Similar Documents

Publication Publication Date Title
JPH08241186A (ja) バッファメモリ管理ユニット及びバッファメモリ管理方法
US7234004B2 (en) Method, apparatus and program product for low latency I/O adapter queuing in a computer system
CN114595186B (zh) 一种多核处理器的核间通信方法、通信装置
JPS58501065A (ja) パケツト音声統合交換のための処理設備
JPH08506197A (ja) 擬似待ち行列を形成するためにメモリ・レジスタを動的に割り振るシステム
CN111538694B (zh) 一种用于网络接口支持多链接和重传的数据缓存方法
CN116225742B (zh) 一种消息分发方法、设备以及存储介质
CN112698959A (zh) 一种多核通信方法和装置
JPH0587854B2 (ja)
JP2021140732A (ja) キャッシュデバイス、命令キャッシュ、命令処理システム、データ処理方法、データ処理装置、コンピュータ可読記憶媒体及びコンピュータプログラム
EP2504771B1 (en) Addressable fifo
CN117472819B (zh) 基于PXIe的DMA数据传输处理方法、系统及设备
US5875299A (en) disk access apparatus for performing a stride processing of data
JP2603013B2 (ja) リングバッファのメッセージ管理処理方式
TW573254B (en) Message transmission queue and operation method thereof
JPH05233510A (ja) 文字データ管理方法
CN119576849A (zh) 一种soc系统中门铃机制的信息交互方法及系统
JPS61125664A (ja) ネツトワ−クシステムにおけるメモリ管理方式
JP3251198B2 (ja) データ転送装置
JP2533958B2 (ja) デ―タ先行セット装置
JPH0833869B2 (ja) データ処理装置
CN118233530A (zh) 数据传输方法、装置、电子设备、存储介质和程序产品
JP3259095B2 (ja) データ転送方法
JPH0546565A (ja) データ処理装置
JPH07248883A (ja) 事前バッファフラッシュシステム

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020507